JPH069208B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH069208B2 JPH069208B2 JP62044882A JP4488287A JPH069208B2 JP H069208 B2 JPH069208 B2 JP H069208B2 JP 62044882 A JP62044882 A JP 62044882A JP 4488287 A JP4488287 A JP 4488287A JP H069208 B2 JPH069208 B2 JP H069208B2
- Authority
- JP
- Japan
- Prior art keywords
- base
- terminal
- region
- emitter
- conductive region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、各種の機能回路に汎用的に用いることがで
きる汎用回路ユニットを成す半導体装置に関する。
きる汎用回路ユニットを成す半導体装置に関する。
従来、トランジスタなどの能動素子と、能動素子に付随
する最小限の抵抗などの受動素子とを以て各種の機能回
路に汎用的に用いることができる汎用回路ユニットとし
て構成された半導体装置が実用化されている。
する最小限の抵抗などの受動素子とを以て各種の機能回
路に汎用的に用いることができる汎用回路ユニットとし
て構成された半導体装置が実用化されている。
この半導体装置は、たとえば、第３図に示すように、シ
リコンなどの半導体からなる基板２にトランジスタ４と
ともに、抵抗素子６、８を設置して、個別部品であるト
ランジスタと同様に、ベース端子１０、コレクタ端子１
２およびエミッタ端子１４を設けたものである。
リコンなどの半導体からなる基板２にトランジスタ４と
ともに、抵抗素子６、８を設置して、個別部品であるト
ランジスタと同様に、ベース端子１０、コレクタ端子１
２およびエミッタ端子１４を設けたものである。
すなわち、この半導体装置は、第４図に示すように、Ｎ
型半導体からなる基板２に対して選択的に一定の範囲で
Ｐ型のベース領域１６を設置し、このベース領域１６の
中に選択的にＮ型のエミッタ領域１８を設置し、ベース
領域１６を一定の間隔で包囲する高濃度領域からなるチ
ャネルストッパ２０を設置したものである。
型半導体からなる基板２に対して選択的に一定の範囲で
Ｐ型のベース領域１６を設置し、このベース領域１６の
中に選択的にＮ型のエミッタ領域１８を設置し、ベース
領域１６を一定の間隔で包囲する高濃度領域からなるチ
ャネルストッパ２０を設置したものである。
基板２の表面には、絶縁層としての酸化膜２２が設置さ
れて、その表面に抵抗素子６が設置されているととも
に、ベース領域１６およびエミッタ領域１８に選択的に
開口を形成してベース領域１６と抵抗素子６の一方の端
部との間に電気的接続を行うための配線導体２４が設置
されている。
れて、その表面に抵抗素子６が設置されているととも
に、ベース領域１６およびエミッタ領域１８に選択的に
開口を形成してベース領域１６と抵抗素子６の一方の端
部との間に電気的接続を行うための配線導体２４が設置
されている。
そして、抵抗素子６の他方の端部にはボンディングパッ
トとしてのベース端子１０を形成し、また、エミッタ領
域１８にはエミッタ端子１４を形成しているのである。
トとしてのベース端子１０を形成し、また、エミッタ領
域１８にはエミッタ端子１４を形成しているのである。
この場合、基板２はトランジスタ４のコレクタを成すの
で、基板２の裏面側に金属層を設置してコレクタ端子１
２を形成する。
で、基板２の裏面側に金属層を設置してコレクタ端子１
２を形成する。
したがって、この半導体装置は、各種の機能回路に対応
可能な汎用ユニットを成し、増幅器などの任意の機能回
路に用いることができるのである。すなわち、ＩＣで
は、回路の特性や目的によって機能が特定され、個性化
されて最も適する機能を実現しているのに対し、このよ
うな半導体装置では、トランジスタの能動素子とそれに
付随する最小限の受動素子によって構成することによ
り、個別にトランジスタを用いるのと同様の簡便さに加
えて、トランジスタや抵抗を配線する場合に比較して配
線の手数を削減でき、回路の信頼性を高めることができ
るなどの利点がある。
可能な汎用ユニットを成し、増幅器などの任意の機能回
路に用いることができるのである。すなわち、ＩＣで
は、回路の特性や目的によって機能が特定され、個性化
されて最も適する機能を実現しているのに対し、このよ
うな半導体装置では、トランジスタの能動素子とそれに
付随する最小限の受動素子によって構成することによ
り、個別にトランジスタを用いるのと同様の簡便さに加
えて、トランジスタや抵抗を配線する場合に比較して配
線の手数を削減でき、回路の信頼性を高めることができ
るなどの利点がある。
ところで、このような半導体装置には、トランジスタ４
などの能動素子の導電領域に設置される端子部と、抵抗
素子６などの受動素子上に設置される端子部とがある。
後者の端子部の例としてボンディングパットとしてのベ
ース端子１０があるが、これは基板２上に絶縁層として
の酸化膜２２を介して設置されているため、ベース端子
１０の部分は、ＭＯＳ構造を成し、ベース端子１０と基
板２との静電破壊強度は、酸化膜２２の絶縁耐力に依存
し、極めて低いものであった。
などの能動素子の導電領域に設置される端子部と、抵抗
素子６などの受動素子上に設置される端子部とがある。
後者の端子部の例としてボンディングパットとしてのベ
ース端子１０があるが、これは基板２上に絶縁層として
の酸化膜２２を介して設置されているため、ベース端子
１０の部分は、ＭＯＳ構造を成し、ベース端子１０と基
板２との静電破壊強度は、酸化膜２２の絶縁耐力に依存
し、極めて低いものであった。
そこで、この発明は、端子部の静電破壊強度を高めたも
のである。
のである。
この発明の半導体装置は、第１図に例示するように、半
導体基板（基板２）をコレクタに設定するとともに、前
記半導体基板とは反対導電型の第１の導電領域（１６）
からなるベースを前記半導体基板内に形成し、このベー
ス内にベースとは反対導電型の第２の導電領域（１８）
からなるエミッタを形成してなるトランジスタ（４）
と、前記半導体基板に形成されたコレクタ端子（１２）
と、前記半導体基板の表面を覆って設置された絶縁層
（酸化膜２２）と、この絶縁層上に設置されて前記エミ
ッタに接続されたエミッタ端子（１４）と、前記絶縁層
上に設置されて前記ベースに接続された第１の抵抗素子
（６）と、前記絶縁層上に設置されて前記第１の抵抗素
子を通して前記ベースに接続されたベース端子（１０）
と、前記絶縁層上に設置されて前記ベースと前記エミッ
タとの間に接続された第２の抵抗素子（８）とを備えて
単一部品として構成された半導体装置であって、前記半
導体基板内に前記半導体基板とは反対導電型の第３の導
電領域（３０）を形成して得られたＰＮ接合からなるダ
イオード（２８）と、このダイオードの前記導電領域の
内部に反対導電型の第４の導電領域（３２）を形成して
得られたＰＮ接合からなり、前記第４の導電領域を前記
ベース端子に接続したツェナーダイオード（２６）とを
備えたことを特徴とする。
導体基板（基板２）をコレクタに設定するとともに、前
記半導体基板とは反対導電型の第１の導電領域（１６）
からなるベースを前記半導体基板内に形成し、このベー
ス内にベースとは反対導電型の第２の導電領域（１８）
からなるエミッタを形成してなるトランジスタ（４）
と、前記半導体基板に形成されたコレクタ端子（１２）
と、前記半導体基板の表面を覆って設置された絶縁層
（酸化膜２２）と、この絶縁層上に設置されて前記エミ
ッタに接続されたエミッタ端子（１４）と、前記絶縁層
上に設置されて前記ベースに接続された第１の抵抗素子
（６）と、前記絶縁層上に設置されて前記第１の抵抗素
子を通して前記ベースに接続されたベース端子（１０）
と、前記絶縁層上に設置されて前記ベースと前記エミッ
タとの間に接続された第２の抵抗素子（８）とを備えて
単一部品として構成された半導体装置であって、前記半
導体基板内に前記半導体基板とは反対導電型の第３の導
電領域（３０）を形成して得られたＰＮ接合からなるダ
イオード（２８）と、このダイオードの前記導電領域の
内部に反対導電型の第４の導電領域（３２）を形成して
得られたＰＮ接合からなり、前記第４の導電領域を前記
ベース端子に接続したツェナーダイオード（２６）とを
備えたことを特徴とする。
そこで、この発明の半導体装置では、基板２の表面に絶
縁層を介して設置される端子部と基板２との間のＭＯＳ
構造に対してモノリシック構造を成すツェナーダイオー
ド２６およびダイオード２８を設置することにより、端
子部における静電気をツェナーダイオード２６およびダ
イオード２８を介して基板２側に放電することにより静
電破壊強度を高めたものである。
縁層を介して設置される端子部と基板２との間のＭＯＳ
構造に対してモノリシック構造を成すツェナーダイオー
ド２６およびダイオード２８を設置することにより、端
子部における静電気をツェナーダイオード２６およびダ
イオード２８を介して基板２側に放電することにより静
電破壊強度を高めたものである。
第１図は、この発明の半導体装置の実施例を示す。
この半導体装置は、能動素子としてのＮＰＮ型トランジ
スタ４を設置するとともに、そのベースに第１の抵抗素
子６、ベース・エミッタ間に第２の抵抗素子８を設置
し、ベース端子１０、コレクタ端子１２およびエミッタ
端子１４を設けて単一部品を成す汎用回路ユニットを構
成し、ボンディングパットとしての端子部を成すベース
端子１０と、トランジスタ４における基板２によって構
成されるコレクタとの間に、モノリシック構造を成しか
つ直列にされたツェナーダイオード２６およびダイオー
ド２８を設置している。ツェナーダイオード２６は、た
とえばツェナー耐圧が１〜300Ｖ程度までを含むもので
ある。
スタ４を設置するとともに、そのベースに第１の抵抗素
子６、ベース・エミッタ間に第２の抵抗素子８を設置
し、ベース端子１０、コレクタ端子１２およびエミッタ
端子１４を設けて単一部品を成す汎用回路ユニットを構
成し、ボンディングパットとしての端子部を成すベース
端子１０と、トランジスタ４における基板２によって構
成されるコレクタとの間に、モノリシック構造を成しか
つ直列にされたツェナーダイオード２６およびダイオー
ド２８を設置している。ツェナーダイオード２６は、た
とえばツェナー耐圧が１〜300Ｖ程度までを含むもので
ある。
この半導体装置は、第２図に示すように、たとえば、Ｎ
型半導体で構成された基板２の表面層部分に選択的に一
定の範囲で基板２とは反対導電型の第１の導電領域とし
てＰ型のベース領域１６を設置し、このベース領域１６
の中に選択的にベース領域１６とは反対導電型の第２の
導電領域としてＮ型のエミッタ領域１８を形成してトラ
ンジスタ４を構成する。また、ボンディングパットを成
す端子部としてベース端子１０が設置される領域の下側
を包含する領域にベース領域１６と離間してＰ型の第３
の導電領域３０を設置するとともに、この導電領域３０
の内部にＮ型の第４の導電領域３２を形成する。この場
合、導電領域３２の範囲はベース端子１０が設置される
領域を包含するものとする、導電領域３０は、ベース領
域１６と同時に形成され、また、導電領域３２もエミッ
タ領域１８と同時に形成することができる。
型半導体で構成された基板２の表面層部分に選択的に一
定の範囲で基板２とは反対導電型の第１の導電領域とし
てＰ型のベース領域１６を設置し、このベース領域１６
の中に選択的にベース領域１６とは反対導電型の第２の
導電領域としてＮ型のエミッタ領域１８を形成してトラ
ンジスタ４を構成する。また、ボンディングパットを成
す端子部としてベース端子１０が設置される領域の下側
を包含する領域にベース領域１６と離間してＰ型の第３
の導電領域３０を設置するとともに、この導電領域３０
の内部にＮ型の第４の導電領域３２を形成する。この場
合、導電領域３２の範囲はベース端子１０が設置される
領域を包含するものとする、導電領域３０は、ベース領
域１６と同時に形成され、また、導電領域３２もエミッ
タ領域１８と同時に形成することができる。
また、ベース領域１６の周縁には、一定の間隔を置いて
ベース領域１６を包囲する高濃度領域からなるチャネル
ストッパ２０が設置される。
ベース領域１６を包囲する高濃度領域からなるチャネル
ストッパ２０が設置される。
そして、基板２の表面には、絶縁層としての酸化膜２２
が設置され、その表面に抵抗素子６を設置し、ベース領
域１６、エミッタ領域１８および導電領域３２の表面部
に選択的に開口を形成した後、エミッタ領域１８にはエ
ミッタ端子１４を形成するとともに、配線導体２４を設
置してベース領域１６と抵抗素子６の一端部とを電気的
に接続する。同時に、導電領域３２の開口部と抵抗素子
６の端部との間に、ボンディングパットとしての端子部
としてベース端子１０を設置する。すなわち、ベース端
子１０は、導電領域３２と抵抗素子６の端部を電気的に
接続する導体を成しており、抵抗素子６の端部は、導電
領域３０、３２を介してトランジスタ４のコレクタを成
す基板２と電気的に接続されるのである。
が設置され、その表面に抵抗素子６を設置し、ベース領
域１６、エミッタ領域１８および導電領域３２の表面部
に選択的に開口を形成した後、エミッタ領域１８にはエ
ミッタ端子１４を形成するとともに、配線導体２４を設
置してベース領域１６と抵抗素子６の一端部とを電気的
に接続する。同時に、導電領域３２の開口部と抵抗素子
６の端部との間に、ボンディングパットとしての端子部
としてベース端子１０を設置する。すなわち、ベース端
子１０は、導電領域３２と抵抗素子６の端部を電気的に
接続する導体を成しており、抵抗素子６の端部は、導電
領域３０、３２を介してトランジスタ４のコレクタを成
す基板２と電気的に接続されるのである。
そして、導電領域３０と導電領域３２とはＰＮ接合を成
し、また、導電領域３０と基板２とは同様にＰＮ接合を
成し、各ＰＮ接合に対してベース端子１０とコレクタ端
子１２との間の電位関係を加味すると、前者はツェナー
ダイオード２６、後者はダイオード２８として機能す
る。
し、また、導電領域３０と基板２とは同様にＰＮ接合を
成し、各ＰＮ接合に対してベース端子１０とコレクタ端
子１２との間の電位関係を加味すると、前者はツェナー
ダイオード２６、後者はダイオード２８として機能す
る。
このようにベース端子１０と基板２との間にモノリシッ
ク構造を成す直列のツェナーダイオード２６およびダイ
オード２８が設置されることにより、ツェナーダイオー
ド２６の降伏電圧（たとえば５〜300Ｖ）を超える静電
電圧が加わったとき、酸化膜２２上の静電気はベース端
子１０からツェナーダイオード２６およびダイオード２
８を介してコレクタ側に放電されるので、静電気による
破壊を防止できるのである。
ク構造を成す直列のツェナーダイオード２６およびダイ
オード２８が設置されることにより、ツェナーダイオー
ド２６の降伏電圧（たとえば５〜300Ｖ）を超える静電
電圧が加わったとき、酸化膜２２上の静電気はベース端
子１０からツェナーダイオード２６およびダイオード２
８を介してコレクタ側に放電されるので、静電気による
破壊を防止できるのである。
なお、実施例では、ベース端子１０を例に取って説明し
たが、この発明は、トランジスタ４のエミッタ側に抵抗
素子などが設置されて、基板２上に絶縁層を介してボン
ディングパットとしてのエミッタ端子が設置される場合
などにも適用できるものである。
たが、この発明は、トランジスタ４のエミッタ側に抵抗
素子などが設置されて、基板２上に絶縁層を介してボン
ディングパットとしてのエミッタ端子が設置される場合
などにも適用できるものである。
以上説明したように、この発明によれば、半導体基板を
コレクタに設定したトランジスタを備えた単一部品とし
て構成された半導体装置であって、半導体基板上に絶縁
層を介して設置された端子部における半導体基板内にモ
ノリシック構造を成すツェナーダイオードおよびダイオ
ードを設置したので、ベース端子の静電気を基板側にツ
ェナーダイオードおよびダイオードを介して放電させる
ことができ、ベース端子の静電破壊強度を高めることが
できる。
コレクタに設定したトランジスタを備えた単一部品とし
て構成された半導体装置であって、半導体基板上に絶縁
層を介して設置された端子部における半導体基板内にモ
ノリシック構造を成すツェナーダイオードおよびダイオ
ードを設置したので、ベース端子の静電気を基板側にツ
ェナーダイオードおよびダイオードを介して放電させる
ことができ、ベース端子の静電破壊強度を高めることが
できる。
第１図はこの発明の半導体装置の実施例の等価回路を示
す図、第２図はこの発明の半導体装置の実施例を示す断
面図、第３図は従来の半導体装置として構成された汎用
回路ユニットを示す図、第４図は第３図に示した汎用回
路ユニットを構成する半導体装置を示す断面図である。 ２・・・基板 ４・・・トランジスタ ６・・・第１の抵抗素子 ８・・・第２の抵抗素子 １０・・・ベース端子 １２・・・コレクタ端子 １４・・・エミッタ端子 １６・・・ベース領域（第１の導電領域） １８・・・エミッタ領域（第２の導電領域） ２２・・・酸化膜（絶縁層） ２６・・・ツェナーダイオード ２８・・・ダイオード ３０・・・第３の導電領域 ３２・・・第４の導電領域
す図、第２図はこの発明の半導体装置の実施例を示す断
面図、第３図は従来の半導体装置として構成された汎用
回路ユニットを示す図、第４図は第３図に示した汎用回
路ユニットを構成する半導体装置を示す断面図である。 ２・・・基板 ４・・・トランジスタ ６・・・第１の抵抗素子 ８・・・第２の抵抗素子 １０・・・ベース端子 １２・・・コレクタ端子 １４・・・エミッタ端子 １６・・・ベース領域（第１の導電領域） １８・・・エミッタ領域（第２の導電領域） ２２・・・酸化膜（絶縁層） ２６・・・ツェナーダイオード ２８・・・ダイオード ３０・・・第３の導電領域 ３２・・・第４の導電領域
Claims (1)
- 【請求項１】半導体基板をコレクタに設定するととも
に、前記半導体基板とは反対導電型の第１の導電領域か
らなるベースを前記半導体基板内に形成し、このベース
内にベースとは反対導電型の第２の導電領域からなるエ
ミッタを形成してなるトランジスタと、 前記半導体基板に形成されたコレクタ端子と、 前記半導体基板の表面を覆って設置された絶縁層と、 この絶縁層上に設置されて前記エミッタに接続されたエ
ミッタ端子と、 前記絶縁層上に設置されて前記ベースに接続された第１
の抵抗素子と、 前記絶縁層上に設置されて前記第１の抵抗素子を通して
前記ベースに接続されたベース端子と、 前記絶縁層上に設置されて前記ベースと前記エミッタと
の間に接続された第２の抵抗素子と、 を備えて単一部品として構成された半導体装置であっ
て、 前記半導体基板内に前記半導体基板とは反対導電型の第
３の導電領域を形成して得られたＰＮ接合からなるダイ
オードと、 このダイオードの前記導電領域の内部に反対導電型の第
４の導電領域を形成して得られたＰＮ接合からなり、前
記第４の導電領域を前記ベース端子に接続したツェナー
ダイオードと、 を備えたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62044882A JPH069208B2 (ja) | 1987-02-27 | 1987-02-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62044882A JPH069208B2 (ja) | 1987-02-27 | 1987-02-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63211757A JPS63211757A (ja) | 1988-09-02 |
| JPH069208B2 true JPH069208B2 (ja) | 1994-02-02 |
Family
ID=12703860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62044882A Expired - Lifetime JPH069208B2 (ja) | 1987-02-27 | 1987-02-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH069208B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1230895B (it) * | 1989-06-22 | 1991-11-08 | Sgs Thomson Microelectronics | Transistore di potenza integrabile con ottimizzazione dei fenomeni di rottura secondaria diretta. |
| JP2595491B2 (ja) * | 1994-06-07 | 1997-04-02 | 日本電気株式会社 | 表面実装型保護回路部品 |
| JP4951851B2 (ja) * | 2004-10-08 | 2012-06-13 | パナソニック株式会社 | 半導体装置 |
| JP7079638B2 (ja) * | 2018-03-29 | 2022-06-02 | ローム株式会社 | 半導体素子 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57183066A (en) * | 1981-05-07 | 1982-11-11 | Sanyo Electric Co Ltd | Transistor |
| JPS6142945A (ja) * | 1984-08-06 | 1986-03-01 | Nec Corp | 半導体装置 |
-
1987
- 1987-02-27 JP JP62044882A patent/JPH069208B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63211757A (ja) | 1988-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5682047A (en) | Input-output (I/O) structure with capacitively triggered thyristor for electrostatic discharge (ESD) protection | |
| JP2850801B2 (ja) | 半導体素子 | |
| JPS6358380B2 (ja) | ||
| US4543593A (en) | Semiconductor protective device | |
| JP2000277621A (ja) | 半導体装置 | |
| JPH069208B2 (ja) | 半導体装置 | |
| JP3018417B2 (ja) | 集積回路用保護装置 | |
| JPS6348192B2 (ja) | ||
| JPS6221018Y2 (ja) | ||
| JP2757864B2 (ja) | 半導体装置 | |
| JPH0440270Y2 (ja) | ||
| JP3211871B2 (ja) | 入出力保護回路 | |
| JPS6348190B2 (ja) | ||
| JPH0629466A (ja) | 半導体集積回路 | |
| JPS58186959A (ja) | 半導体装置 | |
| JPH0454978B2 (ja) | ||
| JP2509300B2 (ja) | 半導体装置の入力回路 | |
| JPS627160A (ja) | 半導体装置 | |
| JP3157377B2 (ja) | 半導体装置 | |
| JP3134443B2 (ja) | 半導体入力保護装置 | |
| JPS6355871B2 (ja) | ||
| JPS5915508Y2 (ja) | 保護回路 | |
| JP2830092B2 (ja) | 半導体装置の静電保護素子 | |
| JPH0752766B2 (ja) | 集積回路の静電対策構造 | |
| JPS6260816B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |