JP2595491B2

JP2595491B2 - 表面実装型保護回路部品

Info

Publication number: JP2595491B2
Application number: JP6124895A
Authority: JP
Inventors: 隆也松川
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1994-06-07
Filing date: 1994-06-07
Publication date: 1997-04-02
Anticipated expiration: 2012-04-02
Also published as: JPH07335822A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は外部から電子機器内に静
電気が侵入して起こる誤動作や故障を防止するために、
電子機器内部に実装する保護回路部品に関する。

【０００２】

【従来技術】パーソナルコンピュータ、ワードプロセッ
サ、携帯電話機などの電子機器には集積回路や電子部品
が数多く用いられているが、これらの電子機器には機器
の筐体の隙間や電源線あるいは入出力信号線等を通じて
外部から静電気が侵入する場合がある。静電気は物体同
士の摩擦によっても発生するが、帯電した人体が電子機
器に接近したり、触れたりした場合に移ることも多い。
電子機器に蓄積された静電荷が耐圧を越えて一気に放電
すると、放電電流はパルス状となり、放電パルスの最高
電位は数ＫＶに達する場合もある（このような静電気の
放電パルスを以下「静電気パルス」という）。そのた
め、電子機器内の集積回路や電子部品がこの静電気パル
スによって破壊されたり、破壊に至らないまでも悪影響
を受けて、電子機器の故障や誤動作の原因となる。

【０００３】従来、このような静電気による電子機器の
誤動作等を防止するために、放電電流を抑えるコイルや
抵抗、静電気パルスを吸収するコンデンサ、ツェナーダ
イオード等を組み合わせて、静電気パルスに対する保護
回路を作成し、電子回路に組み込むことが行われてい
た。

【０００４】図３はこのような耐静電気パルス保護回路
２１を組み込んだ電子機器本体１５の一例を示してお
り、保護回路２１は電子機器本体１５のＩ／Ｏコネクタ
１１と、Ｉ／Ｏコネクタ１１と導電線１６で接続された
ＣＭＯＳ集積回路１３の入力ポート１４との間に配置さ
れている。

【０００５】図４は保護回路２１の一例を示しており、
独立した電子部品としてのコイル２５、抵抗２６、ツェ
ナーダイオード２７およびコンデンサ２８を基板上にパ
ッド２９で固定し、各部品を配線３０で接続している。
なお、入力端子２２および出力端子２４は導電線１６
（図３参照）に接続され、出力端子２３は接地される。
いま、電子機器本体１５（図３参照）の外部から静電気
がＩ／Ｏコネクタ１１を介して侵入した場合、静電気パ
ルスは入力端子２２から保護回路２１内に入力し、その
電圧レベルはコイル２５、抵抗２６によって抑えられる
が、なお一定の値を越えている場合にはツェナーダイオ
ード２７の導通によって出力端子２３から大地に放流さ
れ、さらにコンデンサ２８で吸収される。その結果、出
力端子２４から出力される電圧はＣＭＯＳ集積回路１３
の耐電以下に低下される。

【０００６】

【発明が解決しようとする課題】このように、従来の保
護回路２１は独立した部品であるコイル２５、抵抗２
６、コンデンサ２８、ツェナーダイオード２７をパッド
２９および配線３０によって接続して作成するため、い
くら小さい部品を用いたとしてもせいぜい０．５センチ
四方ぐらいまでしか小型化出来ない。電子機器全体の小
型化を図る場合、かかる保護回路も出来るだけ実装面積
が小さいことが望ましいが、従来の保護回路では、小型
化に限界があるばかりか、作成上の工程数が多いという
問題もある。

【０００７】また、従来の保護回路では、各部品間に引
き回す配線の長さが長くなると外部から侵入した静電気
が他の部分に飛んでしまうこともあって、静電気パルス
を十分に吸収出来ない場合もある。

【０００８】本発明は上記の点にかんがみてなされたも
のであり、その目的は、単品として構成され回路基板の
表面に単に実装するだけで静電気パルスを十分吸収出来
るような、実装面積をわずかしか必要としない、表面実
装型保護回路部品を提供することにある。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に本発明による表面実装型保護回路部品では、複数の静
電気吸収素子で構成され且つ入力端子と、出力端子と、
接地端子とを有する保護回路をシリコンチップ上に一体
的に形成し、全体をモールドパッケージ内に封入した。

【００１０】また、前記保護回路がツェナーダイオード
とコンデンサとの並列回路を有し、該ツェナーダイオー
ドのカソードが前記入力端子と出力端子との間に接続さ
れ、該ツェナーダイオードのアノードが接地端子に接続
されるようにした。

【００１１】

【作用】本発明による表面実装型保護回路部品は、静電
気を吸収するための回路をモールドパッケージ内のシリ
コンチップ上に一体的に形成するので、電子機器内に実
装するための実装面積がわずかですみ、また、配線の長
さを短くすることができるので、静電気パルスを十分吸
収することができる。

【００１２】

【実施例】以下、本発明による実施例について図面を参
照して説明する。

【００１３】図１は本発明による表面実装型保護回路部
品の回路構成を示した図である。

【００１４】本発明による表面実装部品１は、シリコン
チップ上にコイル５、抵抗６、ツェナーダイオード７、
コンデンサ８からなる静電気パルス吸収用の保護回路１
が一体的に形成され、全体がモールドパッケージ内に封
入されたものである。コイル５の一端は入力端子２に接
続され、コイル５の他端は抵抗６の一端に接続され、抵
抗６の他端は出力端子４に接続されている。また、抵抗
６の他端と出力端子４との間にツェナーダイーオード７
のカソードが接続され、ツェナーダイオード７のアノー
ドは接地端子３に接続されている。さらに、ツェナーダ
イオード７と並列にコンデンサ８が接続されている。接
地端子３は接地される。

【００１５】次に、本実施例による保護回路部品の製造
方法について述べる。

【００１６】シリコンウエハの表面に通常使われる薄膜
形成、リソグラフィ、エッチング、不純物注入などの加
工技術を用いて、一枚のウエハ上にコイル５、抵抗６、
ツェナーダイオード７、コンデンサ８を形成し、図１に
示した回路構成の保護回路を数十チップ分形成する。次
にウエハを各チップに分割し、個々のチップを３端子付
き表面実装モールドパッケージに収納し、製品が完成す
る。このような製造方法によれば、本発明による表面実
装型保護回路部品の大きさは３ミリメートル四方以下に
することが可能であり、また、生産効率が良く量産が可
能である。

【００１７】本実施例による保護回路部品は図３で示し
た保護回路２１と同様に、電子機器本体１５のＩ／Ｏコ
ネクタ１１と、ＣＭＯＳ集積回路１３の入力ポート１４
との間に実装される。

【００１８】図３に示されるように、Ｉ／Ｏコネクタ１
１は電子機器本体１５の外部に出ており、ここから静電
気が侵入しやすい。一方、通常ＣＭＯＳ集積回路１３の
入力ポート１４には別個に保護回路が入っている場合が
多いので、約１０Ｖまでの過電圧ならこの保護回路によ
りＣＭＯＳ集積回路１３の破壊を防ぐことができる。し
かし、静電気パルスの電圧レベルは数ＫＶに達する場合
があり、このような高電圧では入力ポート１４の保護回
路で吸収することができず、ＣＭＯＳ集積回路１３が破
壊されたり、悪影響を受ける可能性が高い。

【００１９】しかし、Ｉ／Ｏコネクタ１１とＣＭＯＳ集
積回路１３の入力ポート１４との間に本発明による保護
回路部品を実装すれば、Ｉ／Ｏコネクタ１１から静電気
が侵入した場合、図１に示されるように、静電気パルス
は入力端子２から回路１内に入力し、その電圧レベルは
コイル５、抵抗６によって抑えられるが、なお一定の値
を越えている場合にはツェナーダイオード７の導通によ
って電荷が接地端子３から大地に放流され、さらにコン
デンサ８で吸収されるので、出力端子４から出力される
電圧はＣＭＯＳ集積回路１３の耐圧以下に低下される。

【００２０】なお、本発明による表面実装型保護回路部
品の回路構成は上述した構成に限られず、種々の構成が
考えられる。図２は本発明による保護回路部品の他の回
路構成を例示したものであり、図１と同一の構成部分に
は同一の参照符号を付して表している。

【００２１】例えば、図２（ａ）に示した回路構成で
は、入力端子２と出力端子４との間に抵抗６および抵抗
６′が接続され、さらに抵抗６と抵抗６′との間にツェ
ナーダイオード７のカソードが接続され、ツェナーダイ
オード７のアノードは接地端子３に接続され、ツェナー
ダイオード７と並列にコンデンサ８が接続されている。
接地端子３は接地される。

【００２２】また、図２（ｂ）に示した回路構成では、
入力端子２と出力端子４との間に抵抗６が接続され、こ
の抵抗６と出力端子４との間にツェナーダイオード７の
カソードが接続され、ツェナーダイオード７のアノード
は接地端子３に接続され、ツェナーダイオード７と並列
にコンデンサ８が接続されている。接地端子３は接地さ
れる。

【００２３】さらに、図２（ｃ）に示した回路構成で
は、入力端子２と出力端子４との間にツェナーダイオー
ド７のカソードが接続され、ツェナーダイオード７のア
ノードは接地端子に接続され、コンデンサ８はツェナー
ダイオード７と並列に接続されている。接地端子３は接
地される。

【００２４】なお、本発明による保護回路部品は、図３
に示した使用方法に限られず、静電気による影響から電
子部品を保護するために、電子機器、例えば、携帯電
話、ワードプロセッサ、パーソナルコンピュータ、携帯
用テープレコーダ、携帯用テレビ等の内部の種々の場所
に実装可能である。

【００２５】

【発明の効果】本発明による保護回路部品は次に列記す
るような効果を奏する。（１）電子機器内部に実装することにより、電子機器に
静電気が侵入した場合であっても静電気パルスを吸収
し、電子部品を静電気による破壊や悪影響から保護する
ことができる。（２）本発明による保護回路部品の静電気を吸収するた
めの回路は表面実装モールドパッケージ内のシリコンチ
ップ上に一体的に形成するので、部品自体が小さく、独
立した電子部品を組み合わせて回路を組んでいた従来の
場合に比べて、実装面積はわずかですむ。（３）保護回路部品内部の静電気を吸収するための回路
は表面実装モールドパッケージ内のシリコンチップ上に
一体的に形成するので、配線の長さを最大限短くするこ
とにより、静電気パルスを十分に吸収することができ
る。（４）独立した電子部品を組み合わせて回路を組んでい
た従来の場合に比べて、電子機器を製造する場合の工程
数が少なくてすむ。（５）本発明による保護回路部品は生産効率が良く量産
が可能であり、安価で提供することが可能である。

【図面の簡単な説明】

【図１】本発明による保護回路部品の一実施例の回路構
成を示す。

【図２】（ａ）、（ｂ）、（ｃ）は本発明による保護回
路部品の他の実施例の回路構成を示す。

【図３】従来の耐静電気パルス保護回路を組み込んだ電
子機器の概略構成を示す。

【図４】従来の耐静電気パルス保護回路を組み立てた状
態を示した図である。

【符号の説明】

１耐静電気パルス保護回路２入力端子３第２の出力端子４第１の出力端子５コイル６抵抗７ツェナーダイオード８コンデンサ

Claims

(57)【特許請求の範囲】

【請求項１】複数の静電気吸収素子で構成され且つ入
力端子と、出力端子と、接地端子とを有する保護回路を
シリコンチップ上に一体的に形成し、全体をモールドパ
ッケージ内に封入したことを特徴とする表面実装型保護
回路部品。
【請求項２】前記保護回路がツェナーダイオードとコ
ンデンサとの並列回路を有し、該ツェナーダイオードの
カソードが前記入力端子と出力端子との間に接続され、
該ツェナーダイオードのアノードが接地端子に接続され
た請求項１に記載の表面実装型保護回路部品。
【請求項３】前記静電気吸収素子がコイル、抵抗、ツ
ェナーダイオード及びコンデンサであり、前記保護回路
が、コイルの一端が入力端子に接続され、該コイルの他
端が抵抗の一端に接続され、該抵抗の他端が出力端子に
接続され、該抵抗の他端と第１の出力端子との間にツェ
ナーダイオードのカソードが接続され、該ツェナーダイ
オードのアノードが接地端子に接続され、該ツェナーダ
イオードと並列にコンデンサが接続された回路である請
求項１に記載の表面実装型保護回路部品。
【請求項４】前記静電気吸収素子が、第１の抵抗、第
２の抵抗、ツェナーダイオード及びコンデンサであり、
前記保護回路が、入力端子と出力端子との間に第１の抵
抗及び第２の抵抗が接続され、該第１の抵抗と該第２の
抵抗との間にツェナーダイオードのカソードが接続さ
れ、該ツェナーダイオードのアノードは接地端子に接続
され、該ツェナーダイオードと並列にコンデンサが接続
された回路である請求項１に記載の表面実装型保護回路
部品。
【請求項５】前記静電気吸収素子が抵抗、ツェナーダ
イオード及びコンデンサであり、前記保護回路が、入力
端子と出力端子との間に抵抗が接続され、該抵抗と出力
端子との間にツェナーダイオードのカソードが接続さ
れ、該ツェナーダイオードのアノードは接地端子に接続
され、コンデンサが該ツェナーダイオードと平行に接続
された回路である請求項１に記載の表面実装型保護回路
部品。
【請求項６】前記静電気吸収素子がツェナーダイオー
ド及びコンデンサであり、前記保護回路が、入力端子と
出力端子との間にツェナーダイオードのカソードが接続
され、該ツェナーダイオードのアノードは接地端子に接
続され、コンデンサが該ツェナーダイオードと平行に接
続された回路である請求項１に記載の表面実装型保護回
路部品。