JP2636213B2

JP2636213B2 - 静電気吸収器

Info

Publication number: JP2636213B2
Application number: JP60286104A
Authority: JP
Inventors: 幹夫住吉
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1985-12-19
Filing date: 1985-12-19
Publication date: 1997-07-30
Anticipated expiration: 2012-07-30
Also published as: JPS62144302A

Description

【発明の詳細な説明】産業上の利用分野本発明はIC（集積回路）を始めとする半導体素子を静
電気放電から保護するための静電気吸収器に関するもの
である。

従来の技術近年、電子機器の多機能化に伴ない、家電機器，情報
通信機器，産業機器分野などにおいて電子化が推進され
つつある。この電子化に用いられるIC,LSI（大規模集積
回路）などは優れた機能をもつ反面，静電気などの異常
高電圧に対してきわめて敏感であり、そのため電子機器
の誤動作を招いたり、または破損に至る場合も少なくな
い。一方、電卓やICカードなどに用いられる半導体素子
のように人体などからの静電気放電を回避できない場合
も多くあり、その静電気対策はきわめて重要である。

従来、この種の静電気吸収器は第３図，第４図に示す
ような構成であった。図において、１は通常チップ状を
したICであり、ここでは静電気の被保護素子に当たる。
２はアルミナまたは樹脂などからなる基板で、各種の機
能部品は全てこの基板２の上に設けられる。3a,3b,3c,3
d,3e,3fは基板２の表面にプリント配線により形成され
た信号線路で、それぞれの一端は上記IC1に接続され、
また信号線路3a〜3fのそれぞれの他端は基板２のスルー
ホール４をそれぞれ通じて信号の入出力端子５にそれぞ
れ接続されている。６は上記信号線路3a〜3fと同様に基
板２の表面にプリント配線により形成されたグランド線
で、その一端が上記IC1のグランド端子に接続されてい
る。7a〜7fは酸化亜鉛またはチタン酸ストロンチウムを
主原料とするセラミックからなるチップ状のバリスタ
で、これらバリスタ7a〜7fの表裏には対向する電極8,9
がそれぞれ形成されている。そして、一方の電極８は金
線などを用いたワイヤーボンディング10によってそれぞ
れ上記信号線路3a〜3fに接続されている。また、他方の
電極９はそれぞれグランド線４上に半田もしくは導電性
接着剤などによって電気的，機械的に接続されている。

以上のように構成された従来の静電気吸収器につい
て、以下その動作を説明する。

まず、人体などに蓄積された静電気はほとんどの場
合、手の指先を通じてIC1の入出力端子５などへ放電さ
れる。そのため、入出力端子５に侵入した静電気の異常
高高圧は、スルーホール４、信号線路3a〜3fに現われ、
バリスタ7a〜7fがない場合にはその高電圧がそのままIC
1に印加され、一瞬にしてIC1は破壊されることになる。
しかし、バリスタ7a〜7fが信号線路3a3f、グランド線４
間に接続されていることにより、静電気はバリスタ7a〜
7fによって吸収され、IC1は保護されることとなる。

発明が解決しようとする問題点しかしながら、このような従来の構成では、IC1の信
号線路の数だけバリスタが必要となり、IC1の保護とし
てのバリスタのコストならびに組立コスト面で問題があ
ると同時に、ICカードなどへの適用において最重要点で
あるバリスタの厚みの制約があり、経済面ならびに適用
面で問題があるものであった。

本発明はこのような問題点を解決しようとするもの
で、バリスタの電気的特性を何ら阻害することなく、経
済的で、且つ厚みの薄い静電気吸収器を提供しようとす
ることを目的としている。

問題点を解決するための手段そこで本発明の静電気吸収器は、基板と、基板上に設
けた半導体素子と、この半導体素子に接続した複数の信
号線路と、これら信号線路に接続した入，出力端子と、
この基板上に設けたグランド線と、このグランド線と複
数の信号線路を覆うように設けたバリスタ膜とを備えた
ものである。

作用この構成によると、一つのバリスタ膜で複数の信号線
路とグランド線間の異常高電圧を吸収できるだけでな
く、信号線路間の異常高電圧をも吸収し、静電気放電か
ら半導体素子を保護することができる。

また膜状のバリスタにすることにより、印刷などで形
成できるとともに、厚みを薄くすることができるので、
経済的で薄型対応容易な静電気吸収器であり、非常に有
用性の高いものである。

実施例以下、本発明の一実施例について第１図，第２図を参
照しながら説明する。

第１図，第２図において、11は通常チップ状をしたIC
などの半導体素子であり、ここでは静電気の被保護素子
に当たる。12は基板、13a〜13fは信号線路、14はスルー
ホール、15は信号の入出力端子、16はグランド線であ
り、これらはそれぞれ従来の基板２、信号線路3a〜3f、
スルーホール４、信号の入出力端子５に対応するもので
ある。17および18は膜状をなしたるバリスタ膜で、例え
ば酸化亜鉛を主原料としたバリスタ粉にガラス粉末と有
機ビヒクルを加えて混練し、それを信号線路13a〜13cと
グランド線16および信号線路13d〜13fとグランド線16と
の両者をそれぞれ覆うように上記基板12の上にスクリー
ン印刷後、焼成して形成されるものである。また、バリ
スタ膜17,18の厚みは数μｍ〜数十μｍ程度である。こ
こで、基板12には耐熱特性が要求されるため、一般には
アルミナの薄板が用いられる。図でｔは信号線路13a（1
3b,13c）,13d（13e,13f）とグランド線16との極間距離
である。このように構成することによって、信号線路13
a〜13fとグランド線16間にプレーナ型のバリスタが構成
されたことになり、そのバリスタ電圧（バリスタの立上
り電圧）は極間距離ｔを制御することで任意に設定する
ことができる。また、静電気耐量（静電気を吸収する能
力）は、信号線路13a〜13fとグランド線16間の対向して
いる線路の幅によって同様に任意に設定することができ
る。

次に、以上のように構成された静電気吸収器の動作を
説明する。まず、従来例と同様に静電気が例えば信号の
入出力端子15から侵入した場合、静電気の高電圧はスル
ーホール14、信号線路13aに現われる。そして、この高
電圧はバリスタ膜17を経てグランド線16へ放電され、IC
11には安全な電圧しか印加さず、IC11は静電気放電から
保護される。また、第１図および第２図では６本の信号
線路13a〜13fを示しているが、その動作は他の信号線路
13b〜13fにおいても同様である。

以上のように本実施例によれば、バリスタの形成が印
刷並びに焼成によって行われるため、信号線路13a〜13f
とグランド線16間のバリスタ単価並びに組込みコストが
大幅に削減され、さらにバリスタを膜状に形成するた
め、薄形化への対応が可能となり、ICカードなどの厚み
に制約のある分野への適用を実現することができるとい
う効果をもつものである。

なお、本実施例ではバリスタ膜の形成を３極間で１バ
リスタ膜を２つとしたが、これは１極間で１バリスタ膜
を６つ、または６極間で１バリスタ膜を１つのように構
成しても同様の効果が得られることは言うまでもない。

また、本実施例ではバリスタ膜の形成を信号線路の形
成されている面としたが、基板の裏面にグランド線を設
け、信号入出力端子側すなわち静電気の侵入端とそのグ
ランド線間に信号線路を一部設け、これらにバリスタ膜
を形成しても同様な効果が得られるものである。

発明の効果以上、本発明によると一つのバリスタ膜で複数の信号
線路とグランド線間の異常高電圧を吸収できるだけでな
く、信号線路間の異常高電圧をも吸収し、静電気放電か
ら半導体素子を保護することができる。

【図面の簡単な説明】

第１図は本発明における静電気吸収器の一実施例を示す
平面図、第２図は同第１図Ａ−Ａ′線の断面図、第３図
は従来例の静電気吸収器を示す平面図、第４図は同第３
図のＢ−Ｂ′線の断面図である。 11……半導体素子、12……基板、13a〜13f……信号線
路、14……スルーホール、15……信号の入出力端子、16
……グランド線、17,18……バリスタ膜。

Claims

(57)【特許請求の範囲】

【請求項１】基板と、基板上に設けた半導体素子と、こ
の半導体素子に接続した複数の信号線路と、これら信号
線路に接続した入，出力端子と、この基板上に設けたグ
ランド線と、このグランド線と複数の信号線路を覆うよ
うに設けたバリスタ膜とを備えた静電気吸収器。