JP2674073B2 - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JP2674073B2 JP2674073B2 JP6396888A JP6396888A JP2674073B2 JP 2674073 B2 JP2674073 B2 JP 2674073B2 JP 6396888 A JP6396888 A JP 6396888A JP 6396888 A JP6396888 A JP 6396888A JP 2674073 B2 JP2674073 B2 JP 2674073B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit element
- surge
- circuit
- semiconductor
- peripheral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は集積回路装置に関するものである。
従来の技術 従来、この種の集積回路装置は、第３図に示すような
構成であった。第３図において、集積回路装置５は、シ
リコンウエハ中への不純物拡散により構成した半導体回
路素子１と、これとは独立し、不純物拡散以外の手段に
より作られた回路素子で構成された周辺回路素子２、例
えば、シリコン酸化膜等の絶縁膜でカバーされたシリコ
ンウエハ上に蒸着等の手段で作られた抵抗等で構成され
ていた。第３図に示すように、半導体回路素子１は、本
質的には外部からのサージに対して弱く、ダイオード
D1,D2及びダイオードD3,D4で構成されるサージキラー回
路3,4により、サージから保護されている。入力端子Ａ
に対しては、ダイオードD3,D4がサージキラー回路４を
構成し、入力端子Ｂからのサージは、周辺回路素子２の
抵抗Ｒを介して半導体回路素子１に印加されるが、ダイ
オードD1,D2から構成されるサージキラー回路３によ
り、サージは吸収されてしまい、半導体回路素子１の外
来サージによる破壊はおさえられる。第４図，第５図は
第３図に示す集積回路の構造を示したもので、１は半導
体回路素子、２は周辺回路素子、７は回路基板、８は導
体、９は外部回路との接続のための接続電極である。こ
こで、導体８について説明する。導体８は回路動作に必
要な電源VEE又はGND接続するためのものであるが、同時
に半導体回路素子１および周辺回路素子２のサブストレ
ート部分をVEEやGND点に接続して、回路部分全体をシー
ルドして、安定動作の確保、外部雑音妨害の役目を持た
せている。周辺回路素子２の場合、例えば、入力抵抗Ｒ
の温度特性、低雑音特性、熱バランス特性等の特性要望
から拡散抵抗ではなく、蒸着等の不純物拡散以外の手段
で作られた抵抗素子がよく用いられるが、小型・高集積
化への要望や、半導体回路と同一素材、同一工程プロセ
スでの生産が量産に適している等の理由からシリコンウ
エハ上に構成されることが多い。
構成であった。第３図において、集積回路装置５は、シ
リコンウエハ中への不純物拡散により構成した半導体回
路素子１と、これとは独立し、不純物拡散以外の手段に
より作られた回路素子で構成された周辺回路素子２、例
えば、シリコン酸化膜等の絶縁膜でカバーされたシリコ
ンウエハ上に蒸着等の手段で作られた抵抗等で構成され
ていた。第３図に示すように、半導体回路素子１は、本
質的には外部からのサージに対して弱く、ダイオード
D1,D2及びダイオードD3,D4で構成されるサージキラー回
路3,4により、サージから保護されている。入力端子Ａ
に対しては、ダイオードD3,D4がサージキラー回路４を
構成し、入力端子Ｂからのサージは、周辺回路素子２の
抵抗Ｒを介して半導体回路素子１に印加されるが、ダイ
オードD1,D2から構成されるサージキラー回路３によ
り、サージは吸収されてしまい、半導体回路素子１の外
来サージによる破壊はおさえられる。第４図，第５図は
第３図に示す集積回路の構造を示したもので、１は半導
体回路素子、２は周辺回路素子、７は回路基板、８は導
体、９は外部回路との接続のための接続電極である。こ
こで、導体８について説明する。導体８は回路動作に必
要な電源VEE又はGND接続するためのものであるが、同時
に半導体回路素子１および周辺回路素子２のサブストレ
ート部分をVEEやGND点に接続して、回路部分全体をシー
ルドして、安定動作の確保、外部雑音妨害の役目を持た
せている。周辺回路素子２の場合、例えば、入力抵抗Ｒ
の温度特性、低雑音特性、熱バランス特性等の特性要望
から拡散抵抗ではなく、蒸着等の不純物拡散以外の手段
で作られた抵抗素子がよく用いられるが、小型・高集積
化への要望や、半導体回路と同一素材、同一工程プロセ
スでの生産が量産に適している等の理由からシリコンウ
エハ上に構成されることが多い。
発明が解決しようとする課題 このような従来の構成では、第３図に示しているよう
に、周辺回路２の入力端子Ｂに接続されている部分は外
来サージに対して非常に弱いという大きな欠点を有して
いる。第４図に示しているように、周辺回路素子２は、
シリコンウエハ10、シリコン酸化膜等の絶縁膜11、抵抗
体13および接続電極12より構成されているが、絶縁膜11
は、通常１ミクロン以下と極めて薄い層である。入力端
子Ｂから入るサージは、電極12′に達し、絶縁膜11を破
壊し、シリコンウエハ10、導電性樹脂15、導体８へと抜
ける。膜厚のバラツキも含めると200〜300V程度のサー
ジ耐力しか有していない。先述のような半導体回路素子
のサージキラー回路によるサージ耐圧は400〜600Vに達
しており、周辺回路素子のサージ耐力が大幅に劣ってい
るという問題があった。
に、周辺回路２の入力端子Ｂに接続されている部分は外
来サージに対して非常に弱いという大きな欠点を有して
いる。第４図に示しているように、周辺回路素子２は、
シリコンウエハ10、シリコン酸化膜等の絶縁膜11、抵抗
体13および接続電極12より構成されているが、絶縁膜11
は、通常１ミクロン以下と極めて薄い層である。入力端
子Ｂから入るサージは、電極12′に達し、絶縁膜11を破
壊し、シリコンウエハ10、導電性樹脂15、導体８へと抜
ける。膜厚のバラツキも含めると200〜300V程度のサー
ジ耐力しか有していない。先述のような半導体回路素子
のサージキラー回路によるサージ耐圧は400〜600Vに達
しており、周辺回路素子のサージ耐力が大幅に劣ってい
るという問題があった。
本発明は、このような問題点を解決するもので、外来
サージに強い集積回路装置を構成することを目的とする
ものである。
サージに強い集積回路装置を構成することを目的とする
ものである。
課題を解決するための手段 この目的を達成するために本発明は、シリコンウエハ
中への不純物拡散により構成された半導体回路素子と、
シリコンウエハ上に不純物拡散以外の手段により作られ
た回路素子で構成した周辺回路素子と、上記半導体回路
素子および周辺回路素子を搭載する回路基板とで構成
し、周辺回路素子を回路基板の導体上に絶縁体を介して
接着したものである。
中への不純物拡散により構成された半導体回路素子と、
シリコンウエハ上に不純物拡散以外の手段により作られ
た回路素子で構成した周辺回路素子と、上記半導体回路
素子および周辺回路素子を搭載する回路基板とで構成
し、周辺回路素子を回路基板の導体上に絶縁体を介して
接着したものである。
作用 この本発明によれば、半導体回路素子の全ての入力端
子にはサージキラー回路を接続し、周辺回路素子は回路
基板上の導体と絶縁体で絶縁しており、半導体回路素
子、周辺回路素子ともに外来サージから保護されること
となる。
子にはサージキラー回路を接続し、周辺回路素子は回路
基板上の導体と絶縁体で絶縁しており、半導体回路素
子、周辺回路素子ともに外来サージから保護されること
となる。
実施例 第１図，第２図は、本発明の実施例による集積回路装
置の回路構成および構造を示す図である。第１図，第２
図の実施例は、半導体回路素子１と周辺回路素子２は各
々独立した素子で、この２素子が同一基板内で接続され
ている。入力端子Ａは、半導体回路素子１の中に構成さ
れているダイオードD3,D4からなるサージキラー回路４
に接続されている。又、入力端子Ｂには、周辺回路素子
２が接続されている。周辺回路素子２は、絶縁体膜11
（例えばSiO）で絶縁され、半導体回路素子１の中には
ダイオードD1,D2からなるサージキラー回路３が構成さ
れている。入力端子Ａから入る外来サージに対しては、
サージキラー回路４によりサージは吸収されて、半導体
回路素子１の外来サージによる破壊はおさえられる。入
力端子Ｂに接続されている周辺回路素子２に対しては、
周辺回路素子２と回路基板７上の導体８との間は絶縁体
６により絶縁されている。入力端子Ｂから入る外来サー
ジは電極12′に達するが、導電性又は非導電性の接着樹
脂14と導体８の間に絶縁体６が存在するために、電極1
2′と導体８間のサージ耐力は大幅に向上される。ま
た、絶縁膜11を破壊しても絶縁体６は数十ミクロンの厚
みがあり、400V以上のサージ耐力を有する。次に、別の
サージの経路においては、電極12′から抵抗体13,電極1
2を経て、半導体回路素子１へ達するが、ダイオードD1,
D2で構成されるサージキラー回路３によりサージは吸収
されて、半導体回路１の外来サージによる破壊はおさえ
られる。
置の回路構成および構造を示す図である。第１図，第２
図の実施例は、半導体回路素子１と周辺回路素子２は各
々独立した素子で、この２素子が同一基板内で接続され
ている。入力端子Ａは、半導体回路素子１の中に構成さ
れているダイオードD3,D4からなるサージキラー回路４
に接続されている。又、入力端子Ｂには、周辺回路素子
２が接続されている。周辺回路素子２は、絶縁体膜11
（例えばSiO）で絶縁され、半導体回路素子１の中には
ダイオードD1,D2からなるサージキラー回路３が構成さ
れている。入力端子Ａから入る外来サージに対しては、
サージキラー回路４によりサージは吸収されて、半導体
回路素子１の外来サージによる破壊はおさえられる。入
力端子Ｂに接続されている周辺回路素子２に対しては、
周辺回路素子２と回路基板７上の導体８との間は絶縁体
６により絶縁されている。入力端子Ｂから入る外来サー
ジは電極12′に達するが、導電性又は非導電性の接着樹
脂14と導体８の間に絶縁体６が存在するために、電極1
2′と導体８間のサージ耐力は大幅に向上される。ま
た、絶縁膜11を破壊しても絶縁体６は数十ミクロンの厚
みがあり、400V以上のサージ耐力を有する。次に、別の
サージの経路においては、電極12′から抵抗体13,電極1
2を経て、半導体回路素子１へ達するが、ダイオードD1,
D2で構成されるサージキラー回路３によりサージは吸収
されて、半導体回路１の外来サージによる破壊はおさえ
られる。
以上のように、本実施例によれば、半導体回路素子の
全ての入力端子にサージキラー回路が接続され、周辺回
路素子は回路基板上の導体と絶縁体で絶縁され、半導体
回路素子と周辺回路素子と回路基板から構成される集積
回路装置は、外来サージから完全に保護することができ
る。
全ての入力端子にサージキラー回路が接続され、周辺回
路素子は回路基板上の導体と絶縁体で絶縁され、半導体
回路素子と周辺回路素子と回路基板から構成される集積
回路装置は、外来サージから完全に保護することができ
る。
発明の効果 以上のように本発明によれば、シリコンウエハ中への
不純物拡散により構成した半導体回路素子と、不純物拡
散以外の手段により作られた回路素子で構成された周辺
回路素子と、上記半導体回路素子および周辺回路素子を
搭載する回路基板とで構成し、そして半導体回路素子の
全ての入力端子にサージキラー回路を接続し、周辺回路
素子は絶縁体により回路基板上の導体と絶縁することに
より、外来サージに強い集積回路装置を構成することが
できるという効果が得られる。
不純物拡散により構成した半導体回路素子と、不純物拡
散以外の手段により作られた回路素子で構成された周辺
回路素子と、上記半導体回路素子および周辺回路素子を
搭載する回路基板とで構成し、そして半導体回路素子の
全ての入力端子にサージキラー回路を接続し、周辺回路
素子は絶縁体により回路基板上の導体と絶縁することに
より、外来サージに強い集積回路装置を構成することが
できるという効果が得られる。
第１図は本発明の一実施例による集積回路装置の回路
図、第２図は同装置の構造を示す断面図、第３図は従来
の集積回路装置の構成を示す回路図、第４図は同装置の
構造を示す断面図、第５図は同斜視図である。 １……半導体回路素子、２……周辺回路素子、３……サ
ージキラー回路、４……サージキラー回路、５……集積
回路装置、６……絶縁体、７……回路基板、８……導
体、10……シリコンウエハ、11……絶縁膜、12,12′…
…電極、13……抵抗体、14……接着樹脂。
図、第２図は同装置の構造を示す断面図、第３図は従来
の集積回路装置の構成を示す回路図、第４図は同装置の
構造を示す断面図、第５図は同斜視図である。 １……半導体回路素子、２……周辺回路素子、３……サ
ージキラー回路、４……サージキラー回路、５……集積
回路装置、６……絶縁体、７……回路基板、８……導
体、10……シリコンウエハ、11……絶縁膜、12,12′…
…電極、13……抵抗体、14……接着樹脂。
Claims (1)
- 【請求項１】シリコンウエハ中への不純物拡散により構
成された半導体回路素子と、シリコンウエハ上に不純物
拡散以外の手段により作られた回路素子で構成した周辺
回路素子と、上記半導体回路素子および周辺回路素子を
搭載する回路基板とで構成し、周辺回路素子を回路基板
の導体上に絶縁体を介して接着した集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6396888A JP2674073B2 (ja) | 1988-03-17 | 1988-03-17 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6396888A JP2674073B2 (ja) | 1988-03-17 | 1988-03-17 | 集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01236646A JPH01236646A (ja) | 1989-09-21 |
| JP2674073B2 true JP2674073B2 (ja) | 1997-11-05 |
Family
ID=13244603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6396888A Expired - Fee Related JP2674073B2 (ja) | 1988-03-17 | 1988-03-17 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2674073B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930005334A (ko) * | 1991-08-19 | 1993-03-23 | 김광호 | 전원 잡음 억제를 위한 집적회로 |
-
1988
- 1988-03-17 JP JP6396888A patent/JP2674073B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01236646A (ja) | 1989-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1137907A (en) | Improvements in or relating to multiple-chip integrated circuit assembly with interconnection structure | |
| US3566214A (en) | Integrated circuit having a plurality of circuit element regions and conducting layers extending on both of the opposed common major surfaces of said circuit element regions | |
| JP3217336B2 (ja) | 半導体装置 | |
| US5773876A (en) | Lead frame with electrostatic discharge protection | |
| KR20000017348A (ko) | 회로장치 및 제조방법 | |
| KR980006153A (ko) | 반도체 장치 및 그 제조방법 | |
| US3594619A (en) | Face-bonded semiconductor device having improved heat dissipation | |
| US3604989A (en) | Structure for rigidly mounting a semiconductor chip on a lead-out base plate | |
| JP2674073B2 (ja) | 集積回路装置 | |
| EP0431586B1 (en) | High-power semiconductor device | |
| JP3421179B2 (ja) | 素子複合搭載回路基板 | |
| JP3238825B2 (ja) | 面実装型半導体装置 | |
| JPH0440270Y2 (ja) | ||
| JPH0629471A (ja) | 半導体装置 | |
| JP4674401B2 (ja) | リチウムイオン電池の保護装置 | |
| JPH069208B2 (ja) | 半導体装置 | |
| JPS61230333A (ja) | 集積回路 | |
| JP3263554B2 (ja) | チップ部品およびその製造方法 | |
| JPH01273345A (ja) | 集積回路 | |
| JPS6260816B2 (ja) | ||
| JPH07142631A (ja) | 半導体装置およびその製造方法 | |
| JPS62237737A (ja) | 半導体集積回路装置 | |
| JPH0338052A (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2636213B2 (ja) | 静電気吸収器 | |
| JPS5967669A (ja) | 磁気抵抗素子集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |