JPH0338052A - 半導体集積回路装置及びその製造方法 - Google Patents

半導体集積回路装置及びその製造方法

Info

Publication number
JPH0338052A
JPH0338052A JP1171803A JP17180389A JPH0338052A JP H0338052 A JPH0338052 A JP H0338052A JP 1171803 A JP1171803 A JP 1171803A JP 17180389 A JP17180389 A JP 17180389A JP H0338052 A JPH0338052 A JP H0338052A
Authority
JP
Japan
Prior art keywords
wiring layer
integrated circuit
semiconductor integrated
output element
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1171803A
Other languages
English (en)
Other versions
JPH07101705B2 (ja
Inventor
Koichi Suda
晃一 須田
Hitoshi Matsuzaki
均 松崎
Masayuki Wada
雅行 和田
Shoichi Ozeki
正一 大関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Ltd
Hitachi Haramachi Electronics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Haramachi Electronics Ltd filed Critical Hitachi Ltd
Priority to JP1171803A priority Critical patent/JPH07101705B2/ja
Priority to US07/500,881 priority patent/US5184272A/en
Publication of JPH0338052A publication Critical patent/JPH0338052A/ja
Publication of JPH07101705B2 publication Critical patent/JPH07101705B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Bipolar Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、バイポーラ型またはユニポーラ型のパワー素
子を具備する半導体集積回路装置及びその製造方法に関
する。
〔従来の技術〕
近年集積回路技術の進歩に伴い、負荷を直接駆動するパ
ワー素子とその駆動回路及び保護回路を同−半導体基体
内に集積化することが行われる傾向にある。この傾向は
、装置の小形化、高信頼化及び多機能化という観点から
益々強くなることが予想される。
同−半導体基体内にパワー素子とその駆動回路及び保護
回路を形成した半導体集積回路装置としては、例えば、
l5PSD ’88の第88〜95頁の論文“Inte
lligent Power Tachnology 
aReality in the 1990 g”に出
力素子としてバイポーラ型またはユニポーラ型素子を使
用した種種の事例が掲載されている。
〔発明が解決しようとする課題〕
半導体集積回路装置が所定の回路機能を呈するためには
、装置を構成する各回路素子が設計通りに作られ所定の
特性を具備しなければならない。
このため、従来装置が完成した時点で半導体基体の周辺
に配置したボンディングパッドを利用して各回路素子の
特性を測定している。また、回路が複雑な場合には、特
性測定用のボンディングパッドを設けることも行われて
いる。
ところが、パワー素子とその駆動回路または保護回路を
同−半導体基体内に形成する場合には、パワー素子の各
電極相互間が駆動回路または保護回路を構成する回路素
子で接続されることから、半導体基体の周辺に配置した
ボンディングパッドを利用してパワー素子の特性を測定
することができなくなる欠点がある。
一方、半導体集積回路装置においては常に集積度向上と
いう課題がある。この課題は、パワー素子とその駆動回
路または保護回路を集積化した半導体集積回路装置にお
いても当然のことなから存在している。
本発明の目的の1つは、パワー素子とその駆動回路また
は保護回路を同−半導体基体内に形成したものにおいて
、半導体基体の周辺に配置したボンディングパッドを用
いてパワー素子の特性を正確に測定し得るようにした半
導体集積回路装置及びその製造方法を提供するにある。
本発明の他の目的は、集積度の向上を図った半導体集積
回路装置を提供するにある。
〔課題を解決するための手段〕
上記目的を達成する本発明半導体集積回路装置の特徴と
するところは、一対の主表面を有し、−方の主表面に隣
接して出力素子を構成する第1の素子領域と、出力素子
を保護するための回路素子を構成する第2の素子領域と
が互いに分離して形成された半導体基体と、半導体基体
の一方の主表面上に一方の主表面側から順次形成され、
素子領域相互を接続する第1及び第2の配m層と、半導
体基体の一方の主表面の周辺部に設けられ、出力素子の
各T1極から引出された複数のボンディングパッドとを
具備し、出力素子の各電極から引出された各ボンディン
グパッドから見たとき出力素子をバイパスしてボンディ
ングパッド相互を接続する第1の配線層の一部に欠如部
を有し、この欠如部が第2の配線層で接続されている構
成とした点にある。
上記目的を達成する本発明半導体集積回路装置の製造方
法の特徴とするところは、一対の主表面を有し、一方の
主表面に隣接して出力素子を構成する第1の素子領域と
、出力素子を保護するための回路素子を構成する第2の
素子領域とが互いに分離して形成された半導体基体を準
備する第1の工程と、半導体基体の一方の主表面上に絶
縁層を介して第1及び第2の機能領域の電極形成個所相
互間を接続する第1の配線層及びそれに連なるボンディ
ングパッドを形成する第2の工程と、半導体基体の一方
の主表面上に第2の配線層を形成する第3の工程とを具
備し、第2の工程で形成した第1の配線層の、第1の素
子領域の電極形成個所とボンディングパッドとを接続す
る部分相互間を接続する個所の一部に欠如部が設けられ
ており。
第2の工程の後でボンディングパッドより出力素子の特
性測定を行ない、しかる後第3の工程において第1の配
線層の欠如部を第2の配線層によって接続する点にある
ここでいう出力素子とは、 MOSFET、バイポーラ
トランジスタ、サイリスタ、IGBT及びこれらと類似
の半導体素子を意味する。また、半導体基体とは、単一
の単結晶半導体または多結晶半導体からなるもの、支持
体とその上に形成された単結易学導体または多結晶半導
体の層とからなるもの、支持体とその上に並設され相互
に誘電体により分離された複数個の単結晶半導体島領域
とからなるもの及びこれらと類似するものを意味する。
〔作用〕
本発明においては、出力素子の各電極から引出されたボ
ンディングパッドから見たとき出力素子をバイパスして
ボンディングパッド相互を接続する第1の配線層の一部
に欠如部が存在し、この欠如部が第2の配線層によって
接続された構成となっている。この構成のため、出力素
子は第1の配線層を形成した時点においては、その各電
極はそれぞれ1個のボンディングパッドに連なることに
なり、出力素子の特性測定が可能となる。そして特性測
定後に第1の配線層の欠如部を第2の配線層で接続する
ことにより所定の回路構成が得られる。この構成及び製
法によれば、余分な構成例えばボンディングパッドまた
は配線を設けることなく、また製造工程を増加すること
なく、所望の特性を持つ出力素子を具備する半導体集積
回路装置を得ることが可能となる。
〔実施例〕
以下本発明を実施例として示した図面を用いて詳述する
第1図は本発明を適用した半導体集積回路装置の一実I
Ii例を示すもので、1は例えば、P−MOSトランジ
スタからなる出力素子、2,3及び4は出力素子1のソ
ース、ドレイン及びゲートに連なる第1.第2及び第3
のボンディングパッド、R1は出力素子1のソースとゲ
ート間に接続した抵抗、5は出力素子1のソースとゲー
ト間にゲート側がアノードとなるように接続したゼナー
ダイオード、6は出力素子1のゲートとドレインとの間
に接続した過電圧保護手段で、ドレイン側がアノードと
なるゼナーダイオード61とゲート側がアノードとなる
ダイオード62との直列回路から成っているmRzは出
力素子1のソースとドレイン間に接続した抵抗、Ra及
び7は第2のボンディングパッド3と第4のボンディン
グパッド8との間に互いに直列接続して介在した抵抗及
び開放検出手段で、開放検出手段7は抵抗R8と第4の
ボンディングパッド8との間に介在した第4のボンディ
ングパッド8側がアノードとなるゼナーダイオード71
と抵抗Ra側がアノードとなるダイオード72との直列
回路及びダイオード72の7ノード側と第5のボンディ
ングパッド9との間に介在した2個のインバータ73.
74の直列回路とから成っている。R4及び1oは直列
接続して出力素子1のゲートと第4のボンディングパッ
ド8との間に介在した抵抗及びN−MOSトランジスタ
、11はN−MOSトランジスタ10のゲートに接続し
た制御回路、12は抵抗R1の抵抗R4とは反対側と制
御回路11との間に介在して過電流保護手段、13は制
御回路11から引出した第6のボンディングパッド、1
4は第2のボンディングパッド3と第4のボンディング
パッド8との間に接続した例えば誘導性の負荷である。
負荷14を除き他の構成要素はすべて半導体基体100
内及び表面上に形成されている。
このP−MOSトランジスタを出力素子とする第1図に
示す回路は、P−MOS hランジスタは第1のボンデ
ィングパッド2に印加する電源電圧より低いゲート電圧
で動作するため、出力素子としてN−MOSトランジス
タを使用する場合に必要とするチャージポンプ回路が不
要となり、集積度の高い半導体集積回路装置を得ること
ができるという利点がある。
第1図において、Ti、Tz、Ts、T4及びTsは回
路素子相互を接続する配線に設けた欠如部で、出力素子
1のソースと第1のボンディングパッド2とを接続する
配線と抵抗R2及びゼナーダイオード5との間、出力素
子1のゲートと第3のボンディングパッド4との接続点
とゼナーダイオード5と過電圧保護手段6との接続点と
の間、出方素子lのドレインと第2のボンディングパッ
ド3とを接続する配線と過電圧保護手段6及び抵抗R3
との間にそれぞれ設けられている。この欠如部は別の配
線によって接続されている。具体的構成を第2図により
説明する。第2図は第1図の出力素子l、抵抗Rx 、
第1めボンディングパッド2及びこれら間の配線を含む
半導体集積回路装置の部分断面図である。第2図におい
て、半導体基体100は多結晶半導体からなる支持体1
01上に誘電体膜102を介して複数個並設した単結晶
島を持つ誘電体分離基板を使用している。図では3個の
単結晶島を有し、1つの島はP−MOSトランジスタの
素子領域として、もう1つの島は抵抗R2の素子領域と
してそれぞれ、残りの島は素子領域として使用していな
い、半導体基体100の島が露出している側の主表面上
に、素子領域の電極形成個所に相当する部分に開口を有
する第1の絶縁層21が設けられ、その上に例えばアル
ミニウムからなる第1の配線層22が設けられている。
この第1の配線層22の一部に欠如部T1が形成されて
いる。第1の配線層22上には第2の絶縁層23が、第
1の配線層22の素子領域として使用していない海上に
位置する個所及び欠如部TIの両端個所を選択的に残し
て設けられている。第1の配線層22の素子領域として
使用しない海上の露出個所はボンディングパッドとなる
。また、第1の配線層22の欠如部T1の両端個所例え
ばアルミニウムからなる第2の配線層24により接続さ
れている。
第2図に示す半導体集積回路装置の製造方法を第3図の
工程図により説明する。
(a)  半導体基体100を準備する工程で、vi電
体分離基体の単結晶島103内に素子領域を拡散または
イオン打込み技術によって形成する。
(b)  半導体基体100の単結晶島103が露出す
る側の主表面上に第1の絶縁層21を介して第1の配線
層22を形成する工程である。第1゛の絶縁層21とし
ては5iOzが、第1の配線層22としてはアルミニウ
ムがそれぞれ使用される。第1の配線層22の一部には
欠如部Tムが設けられている。
(c)  第1の配線層22上に第2の絶縁!23を形
成した後、出力素子(P−MOSトランジスタ)1の特
性を測定する工程である。第2の絶縁層23としては1
例えば5iaN4−8OG(スピン・オン・グラス)−
燐ガラスの三層膜が使用され、第1の配線層22のボン
ディングパッド2となる個所及び欠如部TIの両端個所
を露出するように形成される。出力素子lの特性測定は
、特定のボンディングパッドにプローブにより電圧を印
加して行なう。
(d)  第1の配線層22の欠如部T1を第2の配線
層24により接続する工程で、第2の配線層24として
は例えばアルミニウムが使用される。
以上のように、素子領域相互を電気的に接続する第1の
配線層22の一部に、出力素子1の各電極に連なるボン
ディングパッド相互間の出力素子1をバイパスする通路
を遮断するように欠如部を設け、欠如部を第2の配線層
によって接続するようにすることにより、(1)出力素
子1の特性を正確に測定できるため、高信頼の半導体集
積回路装置を得ることができる、(2)素子領域相互間
を第1及び第2の配線層によって接続することは半導体
集積回路装置で行なわれており、本発明を実施すること
によって製造工程が増加するおそれはない、等の利点が
ある。
第4図は本発明半導体集積回路装置の他の実施例で、第
1図の実施例とは抵抗R1の抵抗R4から遠い側から第
7のボンディングパッド15を引き出した点、N−MO
Sトランジスタ10のゲートより第8のボンディングパ
ッド16を引き出した点、及び第8のボンディングパッ
ド16の引出し点と制御回路11との間に欠除部T6を
設けた点で相違している。このように回路構成すること
により、N−MOSトランジスタ10の特性を第4、第
7及び第8のボンディングパッドを用いて正確に測定す
ることができるのである。
第5図は本発明半導体集積回路装置の更に他の実施例で
、出力素子1としてバイポーラトランジスタを使用した
半導体集積回路装置に本発明を適用した場合を示してい
る。
図において、出力素子1のコレクタはボンディングパッ
ド51に、エミッタはボンディングパッド52に、ベー
スは出力素子1とダーリントン接続されているトランジ
スタ53を介してボンディングパッド54にそれぞれ接
続されている。トランジスタ53のコレクタはボンディ
ングパッド51に接続されている。出力素子1のベース
とコレクタとの間に過電圧保護用としてゼナーダイオー
ド55及びダイオード56が接続されて1両ダイオード
の接続点はボンディングパッド51に接続されている。
かかる回路構成の半導体集積回路装置は、自動車用また
は産業用の誘導性負荷を駆動するために使用される。こ
の半導体集積回路装置において、出力素子1の特性測定
のために、出力素子lのベースよりボンディングパッド
57を引出すと共に、ゼナーダイオード55のボンディ
ングパッド51側の配線に欠如部T7 、ダイオード5
6のボンディングパッド51側の配線に欠除部Ta 、
出力素子1のベースとトランジスタ53との間でボンデ
ィングパッド57の引出し点よりトランジスタ53側の
配線に欠除部T11をそれぞれ設けている。欠如部T7
.Ta、Taの構成及び製法は第2図及び第3図に示し
たものと同じである。この構成によれば、出力素子1の
特性測定がボンディングパッド51,52.57を使っ
て正確に行える効果がある。
以上は本発明を代表的な実施例により説明したが、本発
明はこれら実施例に限定されることなく本発明の技術思
想の範囲内で種々の変形が可能である0例えば実施例で
は、特性を測定すべき素子の電極形成個所とボンディン
グパッドとの間に素子バイパスして他の電極形成個所に
連なる配線を全てしゃ断するように配線に欠如部を設け
た場合を説明したが1回路素子によって実質的にバイパ
スがしゃ断された状態にある時、または測定すべき特性
との関係でしゃ断する必要がないバイパスが存在する時
には、しゃ断の必要なバイパスにのみ欠如部を設ければ
よい。
〔発明の効果〕
本発明によれば、完成後に測定が不可能な主要素子特性
を製造工程を増加することなく完成直前に正確l;測定
することが可能となるので、集積度が高く、また信頼性
の高いパワー用として適した半導体集積回路装置を提供
することができる。
【図面の簡単な説明】
第1図は本発明の一実施例を示す回路図、第2図は第1
図に示す集積回路装置の概略断面図、第3図は第2図の
装置の製造方法を説明するための工程図、第4図及び第
5図は本発明の他の実施例を示す回路図である。 1・・・出力素子、2,3,4,8,9,13,15゜
16・・・ボンディングパッド、6・・・過電圧保護手
段。 R1+ Rz、R8,R4? Rs・・・抵抗、22・
・・第1の配線層、24・・・第2の配線層、 Tel
 Tzt ’ra。 第 図 第 2 図 第 図 (a) 第3図 +c) 第 図

Claims (1)

  1. 【特許請求の範囲】 1、電源に接続される第1の端子と、負荷に接続される
    第2の端子と、制御信号を受ける第3の端子と、ソース
    が第1の端子に、ドレインが第2の端子に、ゲートが第
    3の端子にそれぞれ接続されたP・MOSトランジスタ
    と、P・MOSトランジスタのソースとゲート間に接続
    された抵抗と、P・MOSトランジスタのゲートとドレ
    イン間に接続された過電圧保護手段とを具備することを
    特徴とする半導体集積回路装置。 2、前記過電圧保護手段がゼナーダイオードであること
    を特徴とする特許請求の範囲第1項記載の半導体集積回
    路装置。 3、前記抵抗にゼナーダイオードを並列接続したことを
    特徴とする特許請求の範囲第1項または第2項記載の半
    導体集積回路装置。 4、前記P・MOSトランジスタのソースとドレインと
    の間に抵抗を接続したことを特徴とする特許請求の範囲
    第1項、第2項または第3項記載の半導体集積回路装置
    。 5、一対の主表面を有し、一方の主表面に隣接して出力
    素子を構成する第1の素子領域と、出力素子を保護する
    ための回路素子を構成する第2の素子領域とが互いに分
    離して形成された半導体基体と、 半導体基体の一方の主表面上に一方の主表面側から順次
    形成され、素子領域相互を接続する第1及び第2の配線
    層と、 半導体基体の一方の主表面の周辺部に設けられ、出力素
    子の各電極から引出された複数のボンディングパッドと
    、を具備し、 出力素子の各電極から引出された各ボンディングパッド
    から見たとき、出力素子をバイパスしてボンディングパ
    ッド相互を接続する第1の配線層の一部に欠如部を有し
    、この欠如部は第2の配線層で接続されていることを特
    徴とする半導体集積回路装置。 6、前記半導体基体が支持部材上に誘電体によつて相互
    に分離して並設された多数の単結晶島を有し、これら単
    結晶島に前記各素子領域が形成されていることを特徴と
    する特許請求の範囲第5項記載の半導体集積回路装置。 7、前記出力素子がバイポーラ型またはユニポーラ型の
    トランジスタであることを特徴とする特許請求の範囲第
    5項または第6項記載の半導体集積回路装置。 8、前記第1及び第2の配線層がアルミニウムで形成さ
    れていることを特徴とする特許請求の範囲第5項、第6
    項または第7項記載の半導体集積回路装置。 9、前記半導体基体の一方の主表面に隣接して前記出力
    素子を駆動するための回路素子を構成する第3の素子領
    域が前記第1及び第2の素子領域から分離して形成され
    ていることを特徴とする特許請求の範囲第5項、第6項
    、第7項または第8項記載の半導体集積回路装置。 10、一対の主表面を有し、一方の主表面に隣接して出
    力素子を構成する第1の素子領域と、出力素子を保護す
    るための回路素子を構成する第2の素子領域とが互いに
    分離して形成された半導体基体を準備する第1の工程と
    、 半導体基体の一方の主表面上に絶縁層を介して第1及び
    第2の素子領域の電極形成個所相互間を接続する第1の
    配線層及びそれに連なるボンディングパッドを形成する
    第2の工程と、半導体基体の一方の主表面上に第2の配
    線層を形成する第3の工程と、を具備し、 第2の工程で形成した第1の配線層の、第1の素子領域
    の電極形成個所とボンディングパッドとを接続する部分
    相互間を接続する個所の一部に欠如部が設けられており
    、第2の工程の後でボンディングパッドより出力素子の
    特性測定を行ない、しかる後第3の工程において第1の
    配線層の欠如部を第2の配線層によつて接続することを
    特徴とする半導体集積回路装置の製造方法。 11、前記半導体基体が、支持部材上に並設され相互に
    誘電体によつて分離された多数個の単結晶島を有し、こ
    れら単結晶島に前記素子領域が形成されたものであるこ
    とを特徴とする特許請求の範囲第10項記載の半導体集
    積回路装置の製造方法。 12、一対の主表面を有し、一方の主表面に隣接して出
    力素子を構成する第1の素子領域と、出力素子を保護す
    るための回路素子を構成する第2の素子領域とが互いに
    分離して形成された半導体基体を準備する第1の工程と
    、 半導体基体の一方の主表面上に絶縁層を介して第1及び
    第2の素子領域の電極形成個所相互間を接続する第1の
    配線層及びそれに連なるボンディングパッドを形成する
    第2の工程と、半導体基体の一方の主表面上に第2の配
    線層を形成する第3の工程と、を具備し、 第2の工程で形成した第1の配線層の、第1の素子領域
    の電極形成個所から引出された部分に他から独立するよ
    うに欠如部が設けられており、第2の工程の後で出力素
    子から引出された第1の配線層の部分より出力素子の特
    性測定を行ない、しかる後第3の工程において第1の配
    線層の欠如部を第2の配線層によつて接続することを特
    徴とする半導体集積回路装置の製造方法。 13、前記半導体基体が、支持部材上に並設され相互に
    誘電体によつて分離された多数個の単結晶島を有し、こ
    れら単結晶島に前記素子領域が形成されたものであるこ
    とを特徴とする特許請求の範囲第12項記載の半導体集
    積回路装置の製造方法。
JP1171803A 1989-03-31 1989-07-05 半導体集積回路装置及びその製造方法 Expired - Lifetime JPH07101705B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1171803A JPH07101705B2 (ja) 1989-07-05 1989-07-05 半導体集積回路装置及びその製造方法
US07/500,881 US5184272A (en) 1989-03-31 1990-03-29 High-side switch with overcurrent protecting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1171803A JPH07101705B2 (ja) 1989-07-05 1989-07-05 半導体集積回路装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH0338052A true JPH0338052A (ja) 1991-02-19
JPH07101705B2 JPH07101705B2 (ja) 1995-11-01

Family

ID=15930009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1171803A Expired - Lifetime JPH07101705B2 (ja) 1989-03-31 1989-07-05 半導体集積回路装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH07101705B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010109832A (ko) * 2000-06-02 2001-12-12 윌리암 존 넬슨 새로운 전압 제한형 소자를 이용한 스너버 회로
JP2007258627A (ja) * 2006-03-27 2007-10-04 Hitachi Ltd 半導体装置
JP4720605B2 (ja) * 2006-04-27 2011-07-13 富士ゼロックス株式会社 電子機器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010109832A (ko) * 2000-06-02 2001-12-12 윌리암 존 넬슨 새로운 전압 제한형 소자를 이용한 스너버 회로
JP2007258627A (ja) * 2006-03-27 2007-10-04 Hitachi Ltd 半導体装置
JP4720605B2 (ja) * 2006-04-27 2011-07-13 富士ゼロックス株式会社 電子機器

Also Published As

Publication number Publication date
JPH07101705B2 (ja) 1995-11-01

Similar Documents

Publication Publication Date Title
US4811155A (en) Protection circuit for a semiconductor integrated circuit having bipolar transistors
US6407432B1 (en) Semiconductor device
US4803541A (en) Semiconductor device
JPH0832060A (ja) 半導体集積回路装置およびその製造方法
JP3369391B2 (ja) 誘電体分離型半導体装置
US6320241B1 (en) Circuitry and method of forming the same
US6015723A (en) Lead frame bonding distribution methods
JP3714954B2 (ja) 高電圧ブレークオーバダイオード
US6104078A (en) Design for a semiconductor device having elements isolated by insulating regions
US5418383A (en) Semiconductor device capable of previously evaluating characteristics of power output element
JPS58154254A (ja) 半導体装置
JPH0338052A (ja) 半導体集積回路装置及びその製造方法
JP2791067B2 (ja) モノリシック過電圧保護集合体
JP4179491B2 (ja) 半導体装置及びその製造方法、ならびにその特性評価方法
JP3238825B2 (ja) 面実装型半導体装置
US6404060B1 (en) Semiconductor device having a chip-on-chip structure
JPH069208B2 (ja) 半導体装置
US6180964B1 (en) Low leakage wire bond pad structure for integrated circuits
JPH04107964A (ja) 半導体集積回路装置
JPH01143248A (ja) 半導体集積回路装置
JPS6355871B2 (ja)
JPH0629466A (ja) 半導体集積回路
JPH03147373A (ja) ゲート保護回路付絶縁ゲート形半導体装置
JPH0738054A (ja) 半導体装置
JPS614265A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081101

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081101

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091101

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091101

Year of fee payment: 14