JPH0338052A - 半導体集積回路装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、バイポーラ型またはユニポーラ型のパワー素
子を具備する半導体集積回路装置及びその製造方法に関
する。

〔従来の技術〕

近年集積回路技術の進歩に伴い、負荷を直接駆動するパ
ワー素子とその駆動回路及び保護回路を同−半導体基体
内に集積化することが行われる傾向にある。この傾向は
、装置の小形化、高信頼化及び多機能化という観点から
益々強くなることが予想される。

同−半導体基体内にパワー素子とその駆動回路及び保護
回路を形成した半導体集積回路装置としては、例えば、
ｌ５ＰＳＤ　’８８の第８８〜９５頁の論文“Ｉｎｔｅ
ｌｌｉｇｅｎｔ　Ｐｏｗｅｒ　Ｔａｃｈｎｏｌｏｇｙ　
ａＲｅａｌｉｔｙ　ｉｎ　ｔｈｅ　１９９０　ｇ”に出
力素子としてバイポーラ型またはユニポーラ型素子を使
用した種種の事例が掲載されている。

〔発明が解決しようとする課題〕

半導体集積回路装置が所定の回路機能を呈するためには
、装置を構成する各回路素子が設計通りに作られ所定の
特性を具備しなければならない。

このため、従来装置が完成した時点で半導体基体の周辺
に配置したボンディングパッドを利用して各回路素子の
特性を測定している。また、回路が複雑な場合には、特
性測定用のボンディングパッドを設けることも行われて
いる。

ところが、パワー素子とその駆動回路または保護回路を
同−半導体基体内に形成する場合には、パワー素子の各
電極相互間が駆動回路または保護回路を構成する回路素
子で接続されることから、半導体基体の周辺に配置した
ボンディングパッドを利用してパワー素子の特性を測定
することができなくなる欠点がある。

一方、半導体集積回路装置においては常に集積度向上と
いう課題がある。この課題は、パワー素子とその駆動回
路または保護回路を集積化した半導体集積回路装置にお
いても当然のことなから存在している。

本発明の目的の１つは、パワー素子とその駆動回路また
は保護回路を同−半導体基体内に形成したものにおいて
、半導体基体の周辺に配置したボンディングパッドを用
いてパワー素子の特性を正確に測定し得るようにした半
導体集積回路装置及びその製造方法を提供するにある。

本発明の他の目的は、集積度の向上を図った半導体集積
回路装置を提供するにある。

〔課題を解決するための手段〕

上記目的を達成する本発明半導体集積回路装置の特徴と
するところは、一対の主表面を有し、−方の主表面に隣
接して出力素子を構成する第１の素子領域と、出力素子
を保護するための回路素子を構成する第２の素子領域と
が互いに分離して形成された半導体基体と、半導体基体
の一方の主表面上に一方の主表面側から順次形成され、
素子領域相互を接続する第１及び第２の配ｍ層と、半導
体基体の一方の主表面の周辺部に設けられ、出力素子の
各Ｔ１極から引出された複数のボンディングパッドとを
具備し、出力素子の各電極から引出された各ボンディン
グパッドから見たとき出力素子をバイパスしてボンディ
ングパッド相互を接続する第１の配線層の一部に欠如部
を有し、この欠如部が第２の配線層で接続されている構
成とした点にある。

上記目的を達成する本発明半導体集積回路装置の製造方
法の特徴とするところは、一対の主表面を有し、一方の
主表面に隣接して出力素子を構成する第１の素子領域と
、出力素子を保護するための回路素子を構成する第２の
素子領域とが互いに分離して形成された半導体基体を準
備する第１の工程と、半導体基体の一方の主表面上に絶
縁層を介して第１及び第２の機能領域の電極形成個所相
互間を接続する第１の配線層及びそれに連なるボンディ
ングパッドを形成する第２の工程と、半導体基体の一方
の主表面上に第２の配線層を形成する第３の工程とを具
備し、第２の工程で形成した第１の配線層の、第１の素
子領域の電極形成個所とボンディングパッドとを接続す
る部分相互間を接続する個所の一部に欠如部が設けられ
ており。

第２の工程の後でボンディングパッドより出力素子の特
性測定を行ない、しかる後第３の工程において第１の配
線層の欠如部を第２の配線層によって接続する点にある
。

ここでいう出力素子とは、　ＭＯＳＦＥＴ、バイポーラ
トランジスタ、サイリスタ、ＩＧＢＴ及びこれらと類似
の半導体素子を意味する。また、半導体基体とは、単一
の単結晶半導体または多結晶半導体からなるもの、支持
体とその上に形成された単結易学導体または多結晶半導
体の層とからなるもの、支持体とその上に並設され相互
に誘電体により分離された複数個の単結晶半導体島領域
とからなるもの及びこれらと類似するものを意味する。

〔作用〕

本発明においては、出力素子の各電極から引出されたボ
ンディングパッドから見たとき出力素子をバイパスして
ボンディングパッド相互を接続する第１の配線層の一部
に欠如部が存在し、この欠如部が第２の配線層によって
接続された構成となっている。この構成のため、出力素
子は第１の配線層を形成した時点においては、その各電
極はそれぞれ１個のボンディングパッドに連なることに
なり、出力素子の特性測定が可能となる。そして特性測
定後に第１の配線層の欠如部を第２の配線層で接続する
ことにより所定の回路構成が得られる。この構成及び製
法によれば、余分な構成例えばボンディングパッドまた
は配線を設けることなく、また製造工程を増加すること
なく、所望の特性を持つ出力素子を具備する半導体集積
回路装置を得ることが可能となる。

〔実施例〕

以下本発明を実施例として示した図面を用いて詳述する
。

第１図は本発明を適用した半導体集積回路装置の一実Ｉ
Ｉｉ例を示すもので、１は例えば、Ｐ−ＭＯＳトランジ
スタからなる出力素子、２，３及び４は出力素子１のソ
ース、ドレイン及びゲートに連なる第１．第２及び第３
のボンディングパッド、Ｒ１は出力素子１のソースとゲ
ート間に接続した抵抗、５は出力素子１のソースとゲー
ト間にゲート側がアノードとなるように接続したゼナー
ダイオード、６は出力素子１のゲートとドレインとの間
に接続した過電圧保護手段で、ドレイン側がアノードと
なるゼナーダイオード６１とゲート側がアノードとなる
ダイオード６２との直列回路から成っているｍＲｚは出
力素子１のソースとドレイン間に接続した抵抗、Ｒａ及
び７は第２のボンディングパッド３と第４のボンディン
グパッド８との間に互いに直列接続して介在した抵抗及
び開放検出手段で、開放検出手段７は抵抗Ｒ８と第４の
ボンディングパッド８との間に介在した第４のボンディ
ングパッド８側がアノードとなるゼナーダイオード７１
と抵抗Ｒａ側がアノードとなるダイオード７２との直列
回路及びダイオード７２の７ノード側と第５のボンディ
ングパッド９との間に介在した２個のインバータ７３．
７４の直列回路とから成っている。Ｒ４及び１ｏは直列
接続して出力素子１のゲートと第４のボンディングパッ
ド８との間に介在した抵抗及びＮ−ＭＯＳトランジスタ
、１１はＮ−ＭＯＳトランジスタ１０のゲートに接続し
た制御回路、１２は抵抗Ｒ１の抵抗Ｒ４とは反対側と制
御回路１１との間に介在して過電流保護手段、１３は制
御回路１１から引出した第６のボンディングパッド、１
４は第２のボンディングパッド３と第４のボンディング
パッド８との間に接続した例えば誘導性の負荷である。

負荷１４を除き他の構成要素はすべて半導体基体１００
内及び表面上に形成されている。

このＰ−ＭＯＳトランジスタを出力素子とする第１図に
示す回路は、Ｐ−ＭＯＳ　ｈランジスタは第１のボンデ
ィングパッド２に印加する電源電圧より低いゲート電圧
で動作するため、出力素子としてＮ−ＭＯＳトランジス
タを使用する場合に必要とするチャージポンプ回路が不
要となり、集積度の高い半導体集積回路装置を得ること
ができるという利点がある。

第１図において、Ｔｉ、Ｔｚ、Ｔｓ、Ｔ４及びＴｓは回
路素子相互を接続する配線に設けた欠如部で、出力素子
１のソースと第１のボンディングパッド２とを接続する
配線と抵抗Ｒ２及びゼナーダイオード５との間、出力素
子１のゲートと第３のボンディングパッド４との接続点
とゼナーダイオード５と過電圧保護手段６との接続点と
の間、出方素子ｌのドレインと第２のボンディングパッ
ド３とを接続する配線と過電圧保護手段６及び抵抗Ｒ３
との間にそれぞれ設けられている。この欠如部は別の配
線によって接続されている。具体的構成を第２図により
説明する。第２図は第１図の出力素子ｌ、抵抗Ｒｘ　、
第１めボンディングパッド２及びこれら間の配線を含む
半導体集積回路装置の部分断面図である。第２図におい
て、半導体基体１００は多結晶半導体からなる支持体１
０１上に誘電体膜１０２を介して複数個並設した単結晶
島を持つ誘電体分離基板を使用している。図では３個の
単結晶島を有し、１つの島はＰ−ＭＯＳトランジスタの
素子領域として、もう１つの島は抵抗Ｒ２の素子領域と
してそれぞれ、残りの島は素子領域として使用していな
い、半導体基体１００の島が露出している側の主表面上
に、素子領域の電極形成個所に相当する部分に開口を有
する第１の絶縁層２１が設けられ、その上に例えばアル
ミニウムからなる第１の配線層２２が設けられている。

この第１の配線層２２の一部に欠如部Ｔ１が形成されて
いる。第１の配線層２２上には第２の絶縁層２３が、第
１の配線層２２の素子領域として使用していない海上に
位置する個所及び欠如部ＴＩの両端個所を選択的に残し
て設けられている。第１の配線層２２の素子領域として
使用しない海上の露出個所はボンディングパッドとなる
。また、第１の配線層２２の欠如部Ｔ１の両端個所例え
ばアルミニウムからなる第２の配線層２４により接続さ
れている。

第２図に示す半導体集積回路装置の製造方法を第３図の
工程図により説明する。

（ａ）　　半導体基体１００を準備する工程で、ｖｉ電
体分離基体の単結晶島１０３内に素子領域を拡散または
イオン打込み技術によって形成する。

（ｂ）　　半導体基体１００の単結晶島１０３が露出す
る側の主表面上に第１の絶縁層２１を介して第１の配線
層２２を形成する工程である。第１゛の絶縁層２１とし
ては５ｉＯｚが、第１の配線層２２としてはアルミニウ
ムがそれぞれ使用される。第１の配線層２２の一部には
欠如部Ｔムが設けられている。

（ｃ）　　第１の配線層２２上に第２の絶縁！２３を形
成した後、出力素子（Ｐ−ＭＯＳトランジスタ）１の特
性を測定する工程である。第２の絶縁層２３としては１
例えば５ｉａＮ４−８ＯＧ（スピン・オン・グラス）−
燐ガラスの三層膜が使用され、第１の配線層２２のボン
ディングパッド２となる個所及び欠如部ＴＩの両端個所
を露出するように形成される。出力素子ｌの特性測定は
、特定のボンディングパッドにプローブにより電圧を印
加して行なう。

（ｄ）　　第１の配線層２２の欠如部Ｔ１を第２の配線
層２４により接続する工程で、第２の配線層２４として
は例えばアルミニウムが使用される。

以上のように、素子領域相互を電気的に接続する第１の
配線層２２の一部に、出力素子１の各電極に連なるボン
ディングパッド相互間の出力素子１をバイパスする通路
を遮断するように欠如部を設け、欠如部を第２の配線層
によって接続するようにすることにより、（１）出力素
子１の特性を正確に測定できるため、高信頼の半導体集
積回路装置を得ることができる、（２）素子領域相互間
を第１及び第２の配線層によって接続することは半導体
集積回路装置で行なわれており、本発明を実施すること
によって製造工程が増加するおそれはない、等の利点が
ある。

第４図は本発明半導体集積回路装置の他の実施例で、第
１図の実施例とは抵抗Ｒ１の抵抗Ｒ４から遠い側から第
７のボンディングパッド１５を引き出した点、Ｎ−ＭＯ
Ｓトランジスタ１０のゲートより第８のボンディングパ
ッド１６を引き出した点、及び第８のボンディングパッ
ド１６の引出し点と制御回路１１との間に欠除部Ｔ６を
設けた点で相違している。このように回路構成すること
により、Ｎ−ＭＯＳトランジスタ１０の特性を第４、第
７及び第８のボンディングパッドを用いて正確に測定す
ることができるのである。

第５図は本発明半導体集積回路装置の更に他の実施例で
、出力素子１としてバイポーラトランジスタを使用した
半導体集積回路装置に本発明を適用した場合を示してい
る。

図において、出力素子１のコレクタはボンディングパッ
ド５１に、エミッタはボンディングパッド５２に、ベー
スは出力素子１とダーリントン接続されているトランジ
スタ５３を介してボンディングパッド５４にそれぞれ接
続されている。トランジスタ５３のコレクタはボンディ
ングパッド５１に接続されている。出力素子１のベース
とコレクタとの間に過電圧保護用としてゼナーダイオー
ド５５及びダイオード５６が接続されて１両ダイオード
の接続点はボンディングパッド５１に接続されている。

かかる回路構成の半導体集積回路装置は、自動車用また
は産業用の誘導性負荷を駆動するために使用される。こ
の半導体集積回路装置において、出力素子１の特性測定
のために、出力素子ｌのベースよりボンディングパッド
５７を引出すと共に、ゼナーダイオード５５のボンディ
ングパッド５１側の配線に欠如部Ｔ７　、ダイオード５
６のボンディングパッド５１側の配線に欠除部Ｔａ　、
出力素子１のベースとトランジスタ５３との間でボンデ
ィングパッド５７の引出し点よりトランジスタ５３側の
配線に欠除部Ｔ１１をそれぞれ設けている。欠如部Ｔ７
．Ｔａ、Ｔａの構成及び製法は第２図及び第３図に示し
たものと同じである。この構成によれば、出力素子１の
特性測定がボンディングパッド５１，５２．５７を使っ
て正確に行える効果がある。

以上は本発明を代表的な実施例により説明したが、本発
明はこれら実施例に限定されることなく本発明の技術思
想の範囲内で種々の変形が可能である０例えば実施例で
は、特性を測定すべき素子の電極形成個所とボンディン
グパッドとの間に素子バイパスして他の電極形成個所に
連なる配線を全てしゃ断するように配線に欠如部を設け
た場合を説明したが１回路素子によって実質的にバイパ
スがしゃ断された状態にある時、または測定すべき特性
との関係でしゃ断する必要がないバイパスが存在する時
には、しゃ断の必要なバイパスにのみ欠如部を設ければ
よい。

〔発明の効果〕

本発明によれば、完成後に測定が不可能な主要素子特性
を製造工程を増加することなく完成直前に正確ｌ；測定
することが可能となるので、集積度が高く、また信頼性
の高いパワー用として適した半導体集積回路装置を提供
することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は第１
図に示す集積回路装置の概略断面図、第３図は第２図の
装置の製造方法を説明するための工程図、第４図及び第
５図は本発明の他の実施例を示す回路図である。 １・・・出力素子、２，３，４，８，９，１３，１５゜
１６・・・ボンディングパッド、６・・・過電圧保護手
段。 Ｒ１＋　Ｒｚ、Ｒ８，Ｒ４？　Ｒｓ・・・抵抗、２２・
・・第１の配線層、２４・・・第２の配線層、　Ｔｅｌ
　Ｔｚｔ　’ｒａ。 第 図 第 ２ 図 第 図 （ａ） 第３図 ＋ｃ） 第 図

Claims (1)

1. 【特許請求の範囲】 １、電源に接続される第１の端子と、負荷に接続される
   第２の端子と、制御信号を受ける第３の端子と、ソース
   が第１の端子に、ドレインが第２の端子に、ゲートが第
   ３の端子にそれぞれ接続されたＰ・ＭＯＳトランジスタ
   と、Ｐ・ＭＯＳトランジスタのソースとゲート間に接続
   された抵抗と、Ｐ・ＭＯＳトランジスタのゲートとドレ
   イン間に接続された過電圧保護手段とを具備することを
   特徴とする半導体集積回路装置。 ２、前記過電圧保護手段がゼナーダイオードであること
   を特徴とする特許請求の範囲第１項記載の半導体集積回
   路装置。 ３、前記抵抗にゼナーダイオードを並列接続したことを
   特徴とする特許請求の範囲第１項または第２項記載の半
   導体集積回路装置。 ４、前記Ｐ・ＭＯＳトランジスタのソースとドレインと
   の間に抵抗を接続したことを特徴とする特許請求の範囲
   第１項、第２項または第３項記載の半導体集積回路装置
   。 ５、一対の主表面を有し、一方の主表面に隣接して出力
   素子を構成する第１の素子領域と、出力素子を保護する
   ための回路素子を構成する第２の素子領域とが互いに分
   離して形成された半導体基体と、 半導体基体の一方の主表面上に一方の主表面側から順次
   形成され、素子領域相互を接続する第１及び第２の配線
   層と、 半導体基体の一方の主表面の周辺部に設けられ、出力素
   子の各電極から引出された複数のボンディングパッドと
   、を具備し、 出力素子の各電極から引出された各ボンディングパッド
   から見たとき、出力素子をバイパスしてボンディングパ
   ッド相互を接続する第１の配線層の一部に欠如部を有し
   、この欠如部は第２の配線層で接続されていることを特
   徴とする半導体集積回路装置。 ６、前記半導体基体が支持部材上に誘電体によつて相互
   に分離して並設された多数の単結晶島を有し、これら単
   結晶島に前記各素子領域が形成されていることを特徴と
   する特許請求の範囲第５項記載の半導体集積回路装置。 ７、前記出力素子がバイポーラ型またはユニポーラ型の
   トランジスタであることを特徴とする特許請求の範囲第
   ５項または第６項記載の半導体集積回路装置。 ８、前記第１及び第２の配線層がアルミニウムで形成さ
   れていることを特徴とする特許請求の範囲第５項、第６
   項または第７項記載の半導体集積回路装置。 ９、前記半導体基体の一方の主表面に隣接して前記出力
   素子を駆動するための回路素子を構成する第３の素子領
   域が前記第１及び第２の素子領域から分離して形成され
   ていることを特徴とする特許請求の範囲第５項、第６項
   、第７項または第８項記載の半導体集積回路装置。 １０、一対の主表面を有し、一方の主表面に隣接して出
   力素子を構成する第１の素子領域と、出力素子を保護す
   るための回路素子を構成する第２の素子領域とが互いに
   分離して形成された半導体基体を準備する第１の工程と
   、 半導体基体の一方の主表面上に絶縁層を介して第１及び
   第２の素子領域の電極形成個所相互間を接続する第１の
   配線層及びそれに連なるボンディングパッドを形成する
   第２の工程と、半導体基体の一方の主表面上に第２の配
   線層を形成する第３の工程と、を具備し、 第２の工程で形成した第１の配線層の、第１の素子領域
   の電極形成個所とボンディングパッドとを接続する部分
   相互間を接続する個所の一部に欠如部が設けられており
   、第２の工程の後でボンディングパッドより出力素子の
   特性測定を行ない、しかる後第３の工程において第１の
   配線層の欠如部を第２の配線層によつて接続することを
   特徴とする半導体集積回路装置の製造方法。 １１、前記半導体基体が、支持部材上に並設され相互に
   誘電体によつて分離された多数個の単結晶島を有し、こ
   れら単結晶島に前記素子領域が形成されたものであるこ
   とを特徴とする特許請求の範囲第１０項記載の半導体集
   積回路装置の製造方法。 １２、一対の主表面を有し、一方の主表面に隣接して出
   力素子を構成する第１の素子領域と、出力素子を保護す
   るための回路素子を構成する第２の素子領域とが互いに
   分離して形成された半導体基体を準備する第１の工程と
   、 半導体基体の一方の主表面上に絶縁層を介して第１及び
   第２の素子領域の電極形成個所相互間を接続する第１の
   配線層及びそれに連なるボンディングパッドを形成する
   第２の工程と、半導体基体の一方の主表面上に第２の配
   線層を形成する第３の工程と、を具備し、 第２の工程で形成した第１の配線層の、第１の素子領域
   の電極形成個所から引出された部分に他から独立するよ
   うに欠如部が設けられており、第２の工程の後で出力素
   子から引出された第１の配線層の部分より出力素子の特
   性測定を行ない、しかる後第３の工程において第１の配
   線層の欠如部を第２の配線層によつて接続することを特
   徴とする半導体集積回路装置の製造方法。 １３、前記半導体基体が、支持部材上に並設され相互に
   誘電体によつて分離された多数個の単結晶島を有し、こ
   れら単結晶島に前記素子領域が形成されたものであるこ
   とを特徴とする特許請求の範囲第１２項記載の半導体集
   積回路装置の製造方法。