JP2791067B2 - モノリシック過電圧保護集合体 - Google Patents
モノリシック過電圧保護集合体Info
- Publication number
- JP2791067B2 JP2791067B2 JP63290357A JP29035788A JP2791067B2 JP 2791067 B2 JP2791067 B2 JP 2791067B2 JP 63290357 A JP63290357 A JP 63290357A JP 29035788 A JP29035788 A JP 29035788A JP 2791067 B2 JP2791067 B2 JP 2791067B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor substrate
- monolithic
- conductivity type
- metal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 38
- 230000015556 catabolic process Effects 0.000 claims description 35
- 239000010410 layer Substances 0.000 claims description 30
- 239000002184 metal Substances 0.000 claims description 26
- 239000004065 semiconductor Substances 0.000 claims description 19
- 238000009792 diffusion process Methods 0.000 claims description 17
- 239000002344 surface layer Substances 0.000 claims description 4
- 230000000712 assembly Effects 0.000 claims description 3
- 238000000429 assembly Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 7
- 230000010354 integration Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
- H01L27/1021—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、データ処理システムにおける中央装置と周
辺機器（端末、プリンタ等）間に使用される伝送線のよ
うな多重回線保護用の過電圧保護システムに係る。
辺機器（端末、プリンタ等）間に使用される伝送線のよ
うな多重回線保護用の過電圧保護システムに係る。
［従来の技術］ 多重伝送線の場合、大地に関して正または負の過電圧
から各線を保護する装置を設ける必要がある。この目的
で使用される保護装置は通常の場合、その降伏電圧が正
負両方の極性で決定されているダイオードと呼ばれる装
置である。第５図に例示的に示した回路では、回線L1,L
2…LnがダイオードD1,D2…Dnを介して接地されている。
から各線を保護する装置を設ける必要がある。この目的
で使用される保護装置は通常の場合、その降伏電圧が正
負両方の極性で決定されているダイオードと呼ばれる装
置である。第５図に例示的に示した回路では、回線L1,L
2…LnがダイオードD1,D2…Dnを介して接地されている。
第６図に例示的に示した双方向性ブレークダウンダイ
オードDnは、Ｎ形シリコン基板１の中に、基板両面から
シリコンマスク4,5を介して形成された反対導電形の領
域2,3を含んで成る。ダイオードの両面がそれぞれの金
属配線6,7により出力端子8,9に接続されており、端子８
が被保護回線に、端子９が通常は大地電圧である基準電
圧に接続されている。
オードDnは、Ｎ形シリコン基板１の中に、基板両面から
シリコンマスク4,5を介して形成された反対導電形の領
域2,3を含んで成る。ダイオードの両面がそれぞれの金
属配線6,7により出力端子8,9に接続されており、端子８
が被保護回線に、端子９が通常は大地電圧である基準電
圧に接続されている。
保護する回線が８本の場合は、第６図に示したような
装置を八つ設ける必要がある。これらの装置はそれぞれ
ハウジングに内蔵されるが、半導体製造分野で周知のよ
うに、半導体装置のハウジングに関連するコストは無視
し得ないものであり、半導体そのものに係るコストより
高くなる場合すらある。
装置を八つ設ける必要がある。これらの装置はそれぞれ
ハウジングに内蔵されるが、半導体製造分野で周知のよ
うに、半導体装置のハウジングに関連するコストは無視
し得ないものであり、半導体そのものに係るコストより
高くなる場合すらある。
従って、コスト低減のために最初に行うこととして、
８本の回線を保護する場合であれば八つのチップを同一
ハウジングに封入する必要がある。これによって最初の
コスト低減が行われるが、理想的な方法ではないことが
証明される。ハウジングに組付けるコストが比較的高い
上、一つのチップの組立て欠陥がシステム全体を不合格
にするため組立て歩留まりが低くなり、また一つのチッ
プまたはその組立ての欠陥がシステム全体に欠陥を生じ
るため、信頼性が低くなるためである。
８本の回線を保護する場合であれば八つのチップを同一
ハウジングに封入する必要がある。これによって最初の
コスト低減が行われるが、理想的な方法ではないことが
証明される。ハウジングに組付けるコストが比較的高い
上、一つのチップの組立て欠陥がシステム全体を不合格
にするため組立て歩留まりが低くなり、また一つのチッ
プまたはその組立ての欠陥がシステム全体に欠陥を生じ
るため、信頼性が低くなるためである。
従って、接続するチップの数を少なくするモノリシッ
ク集積法を工夫することが望ましい。
ク集積法を工夫することが望ましい。
［発明が解決しようとする課題］ 後に説明するような直接的なモノリシック集積化方法
では、保護ダイオードに大電流を流すことが出来るよう
にすること、静電容量を低下させるようにすること、回
線と大地間よりもむしろ回線間で絶縁破壊が生じる、と
言うような諸問題を解決することができないと考えられ
る。
では、保護ダイオードに大電流を流すことが出来るよう
にすること、静電容量を低下させるようにすること、回
線と大地間よりもむしろ回線間で絶縁破壊が生じる、と
言うような諸問題を解決することができないと考えられ
る。
第７図は第６図に示したダイオード構造から直接導き
出された保護ダイオードのモノリシック集合体の一例を
示すものである。第７図には、Ｎ導電形の半導体、例え
ばシリコン、の基板１が示されている。この基板の上面
に、酸化マスク４を用いてＰ形拡散領域２−１…２−ｎ
が形成されている。各拡散領域が金属配線６−１…６−
ｎで被覆されており、金属配線は被保護回線に向かって
の接続を行なうように構成された端子８−１…８−ｎと
接続されている。基板の他面にＰ形拡散領域３が設けら
れている。この領域は領域２−１…２−ｎと同時に形成
することができるものであり、金属配線７で被覆され
る。
出された保護ダイオードのモノリシック集合体の一例を
示すものである。第７図には、Ｎ導電形の半導体、例え
ばシリコン、の基板１が示されている。この基板の上面
に、酸化マスク４を用いてＰ形拡散領域２−１…２−ｎ
が形成されている。各拡散領域が金属配線６−１…６−
ｎで被覆されており、金属配線は被保護回線に向かって
の接続を行なうように構成された端子８−１…８−ｎと
接続されている。基板の他面にＰ形拡散領域３が設けら
れている。この領域は領域２−１…２−ｎと同時に形成
することができるものであり、金属配線７で被覆され
る。
この構造は概ね第６図に示したダイオードをｎ個並列
接続した集合体として動作し、第６図のダイオードに個
有の欠点だけでなくその他の欠点も有している。
接続した集合体として動作し、第６図のダイオードに個
有の欠点だけでなくその他の欠点も有している。
第６図と第７図のダイオードに共通の欠点は、基板１
の厚さが比較的大きいため、ダイオードをなだれ効果で
流れる電流が制限される点にある。
の厚さが比較的大きいため、ダイオードをなだれ効果で
流れる電流が制限される点にある。
第７図の集積ダイオードの欠点は、下部接合面が大き
いためにオフ状態でのダイオードの静電容量が比較的大
きくなることにある。
いためにオフ状態でのダイオードの静電容量が比較的大
きくなることにある。
この他に集積化によって生じる欠点として、集積化さ
れない回路では二つの個別ダイオードDnと接続された任
意の２回線間の降伏電圧が二つのアバランシエ電圧と等
しい（従って大地へ向かってのブレークダウンではなく
て回線間でブレークダウンが生じてしまう可能性はほと
んど無くなる）のに対し、第７図のような集積構成で
は、２回線間の降伏電圧が回線と大地間の降伏電圧と同
じになる。そのため、構造によっては、回線と大地間の
ブレークダウンが生じる前に回線間のブレークダウンを
生じ、関連回線に接続されている部品に対して破壊的影
響を与えることがある。
れない回路では二つの個別ダイオードDnと接続された任
意の２回線間の降伏電圧が二つのアバランシエ電圧と等
しい（従って大地へ向かってのブレークダウンではなく
て回線間でブレークダウンが生じてしまう可能性はほと
んど無くなる）のに対し、第７図のような集積構成で
は、２回線間の降伏電圧が回線と大地間の降伏電圧と同
じになる。そのため、構造によっては、回線と大地間の
ブレークダウンが生じる前に回線間のブレークダウンを
生じ、関連回線に接続されている部品に対して破壊的影
響を与えることがある。
第７図に示した集積様式のもう一つの欠点は、こうし
て得られた装置の一方の面に複数個の接続端子を備え、
反対面にももう一つの接続端子を備える必要があること
である。このために比較的複雑な接続方法の使用が必要
になり、さらに下面の配線層７が普通非平面的になり、
図示の例のように拡散領域の境界で厚くなり過ぎる（酸
化マスク５の境界を超えて）。
て得られた装置の一方の面に複数個の接続端子を備え、
反対面にももう一つの接続端子を備える必要があること
である。このために比較的複雑な接続方法の使用が必要
になり、さらに下面の配線層７が普通非平面的になり、
図示の例のように拡散領域の境界で厚くなり過ぎる（酸
化マスク５の境界を超えて）。
本発明の目的は、オフ状態において静電容量が小さ
く、かつブレークダウン時において大きな電流が流れる
ことが可能なモノリシック過電圧保護集合体を提供する
ことである。
く、かつブレークダウン時において大きな電流が流れる
ことが可能なモノリシック過電圧保護集合体を提供する
ことである。
本発明の他の目的は、回線間のブレークダウンが生じ
る前に回線と大地間のブレークダウンが生じるような過
電圧保護集合体を提供することである。
る前に回線と大地間のブレークダウンが生じるような過
電圧保護集合体を提供することである。
［課題を解決するための手段］ 本発明が提供する一導電形の半導体基板に形成される
モノリシック保護ダイオード集合体は、前記半導体基板
の第１基板面に含まれる反対導電形の個別領域のうちの
一つが基準電圧と接続され、個別領域のその他のものが
被保護回路に接続されるべく構成された端子に接続され
ており、前記半導体基板の第２基板面は、該半導体基板
の導電形と同形で均等に高濃度ドープされた表面層から
なり、且つ該表面層を被覆した浮動金属配線層から成る
ことを特徴とする。
モノリシック保護ダイオード集合体は、前記半導体基板
の第１基板面に含まれる反対導電形の個別領域のうちの
一つが基準電圧と接続され、個別領域のその他のものが
被保護回路に接続されるべく構成された端子に接続され
ており、前記半導体基板の第２基板面は、該半導体基板
の導電形と同形で均等に高濃度ドープされた表面層から
なり、且つ該表面層を被覆した浮動金属配線層から成る
ことを特徴とする。
本発明の別の局面によると、このようなモノリシック
集合体を二つ並列接続した保護回路であって、対応する
領域の導電形が相互に逆転されており、対応する端子が
浮動金属配線を除いて相互に接続されている保護回路が
提供される。
集合体を二つ並列接続した保護回路であって、対応する
領域の導電形が相互に逆転されており、対応する端子が
浮動金属配線を除いて相互に接続されている保護回路が
提供される。
［作用］ 前記の浮動金属配線層は基準電圧に固定されていない
ので、モノリシック保護ダイオード集合体のオフ状態に
おける静電容量は比較的小さな値に止どまる。
ので、モノリシック保護ダイオード集合体のオフ状態に
おける静電容量は比較的小さな値に止どまる。
ブレークダウン時、被保護回路に接続されている個別
領域の一つと基準電圧に接続されている個別領域とは、
高濃度ドープされた第２基板面およびこれを被覆する浮
動金属配線層によってきわめて低い電気抵抗で接続され
るから、大きな電流がブレークダウン時に流れることが
可能である。
領域の一つと基準電圧に接続されている個別領域とは、
高濃度ドープされた第２基板面およびこれを被覆する浮
動金属配線層によってきわめて低い電気抵抗で接続され
るから、大きな電流がブレークダウン時に流れることが
可能である。
対応する領域の導電形が互に逆である並列接続された
二つのモノリシック保護ダイオード集合体からなる保護
回路において、被保護回路と大地間の正または負極性の
ブレークダウン作用が、基準電圧（大地）にそれぞれ接
続された導電形が互いに逆である二つの個別領域および
基板が形成するところの二つのダイオードによって確保
される。したがって、被保護回路と大地間のブレークダ
ウンが生じる前に被保護回路同士間のブレークダウンが
生じることが防止される。
二つのモノリシック保護ダイオード集合体からなる保護
回路において、被保護回路と大地間の正または負極性の
ブレークダウン作用が、基準電圧（大地）にそれぞれ接
続された導電形が互いに逆である二つの個別領域および
基板が形成するところの二つのダイオードによって確保
される。したがって、被保護回路と大地間のブレークダ
ウンが生じる前に被保護回路同士間のブレークダウンが
生じることが防止される。
［実施例］ 本発明の保護回路の一実施態様によると、個別領域の
中で基準電圧と接続される領域を該領域が基板と共に所
定の降伏電圧を有するアバランシエダイオードを形成す
るようにドープすると共に、前記端子と接続される領域
を該領域が基板と共に前記所定降伏電圧より高い逆降伏
電圧を有する基板整流ダイオードを形成するようにドー
プする。
中で基準電圧と接続される領域を該領域が基板と共に所
定の降伏電圧を有するアバランシエダイオードを形成す
るようにドープすると共に、前記端子と接続される領域
を該領域が基板と共に前記所定降伏電圧より高い逆降伏
電圧を有する基板整流ダイオードを形成するようにドー
プする。
より詳細には、このような保護回路は、端子と接続さ
れている領域を第１拡散段階とドーピング濃度を高くし
た第２拡散段階を順次に行なって形成し、前記第２拡散
段階において基準電圧と接続される領域を同時に形成す
る。
れている領域を第１拡散段階とドーピング濃度を高くし
た第２拡散段階を順次に行なって形成し、前記第２拡散
段階において基準電圧と接続される領域を同時に形成す
る。
添付図面に関連して次に行う好適実施態様の詳細な説
明から、本発明の目的、特徴、利点等が明らかとなろ
う。
明から、本発明の目的、特徴、利点等が明らかとなろ
う。
第１図（Ａ）は本発明によるモノリシック構造の一例
を示す。この構造は第１導電形、例えばＮ形の半導体基
板10を含んで成る。基板10の上面に、第７図の領域２−
１…２−ｎに対応するＰ形拡散領域12−１…12−ｎが形
成され、端子18−１…18−ｎと接続された金属配線層16
−１…16−ｎで被覆されている。また、同じ基板面に同
一導電形であるＰ形の拡散領域13も形成されており、通
常は大地である基準電圧19と接続された金属配線層17で
被覆されている。基板下面には層10と同じＮ形の高濃度
ドープ層20を備える。この層が金属配線層21で被覆され
る。
を示す。この構造は第１導電形、例えばＮ形の半導体基
板10を含んで成る。基板10の上面に、第７図の領域２−
１…２−ｎに対応するＰ形拡散領域12−１…12−ｎが形
成され、端子18−１…18−ｎと接続された金属配線層16
−１…16−ｎで被覆されている。また、同じ基板面に同
一導電形であるＰ形の拡散領域13も形成されており、通
常は大地である基準電圧19と接続された金属配線層17で
被覆されている。基板下面には層10と同じＮ形の高濃度
ドープ層20を備える。この層が金属配線層21で被覆され
る。
第１図（Ｂ）は第１図（Ａ）の集積回路の等価回路図
であり、端子18−１…18−ｎと19はアバランシエダイオ
ードによって金属配線層21と対応する共通ノードに接続
されている。
であり、端子18−１…18−ｎと19はアバランシエダイオ
ードによって金属配線層21と対応する共通ノードに接続
されている。
第７図の集積回路と比較した場合、金属配線層21は接
地されず、その電位は浮動状態にあるので、第１図
（Ａ）の集積回路は静電容量を実質的に半減していると
いう利点がある。このモノリシック回路のもう一つの利
点は、接地されているダイオードの接合と回線に接続さ
れているダイオードの接合が同じであるため、ブレーク
ダウンが正の過電圧によって生じるか負の過電圧によっ
て生じるかに関わりなく、装置が完全に対称化される点
にある。この構成のもつもう一つの利点は、高濃度ドー
プ層20を厚くして層10の幅を小さくすることによって基
板層10の正方向抵抗を低減できることにある。ブレーク
ダウンが生じると、金属配線層21の正面にある領域の金
属配線層16−１…16−ｎの一つと金属配線層21の間で通
電が行われる。次に電流が金属配線層21によって非常に
低い電圧降下で拡散領域13正面の領域まで伝導され、層
20と層10の間で通電が生じる。
地されず、その電位は浮動状態にあるので、第１図
（Ａ）の集積回路は静電容量を実質的に半減していると
いう利点がある。このモノリシック回路のもう一つの利
点は、接地されているダイオードの接合と回線に接続さ
れているダイオードの接合が同じであるため、ブレーク
ダウンが正の過電圧によって生じるか負の過電圧によっ
て生じるかに関わりなく、装置が完全に対称化される点
にある。この構成のもつもう一つの利点は、高濃度ドー
プ層20を厚くして層10の幅を小さくすることによって基
板層10の正方向抵抗を低減できることにある。ブレーク
ダウンが生じると、金属配線層21の正面にある領域の金
属配線層16−１…16−ｎの一つと金属配線層21の間で通
電が行われる。次に電流が金属配線層21によって非常に
低い電圧降下で拡散領域13正面の領域まで伝導され、層
20と層10の間で通電が生じる。
本発明による回路のもう一つの利点は、下部配線21が
浮動状態のままである、すなわち外部端子と接続されな
い点にある。そのため、集積回路のアクセス端子全部を
同じ面に設けることができるため、ハウジング内での組
立てが容易に行える。
浮動状態のままである、すなわち外部端子と接続されな
い点にある。そのため、集積回路のアクセス端子全部を
同じ面に設けることができるため、ハウジング内での組
立てが容易に行える。
従って第１図（Ａ）に示したような本発明の構成は、
第６図の個別集合体や第７図の集積回路に個有の欠点を
解消することができるが、第７図の集積回路の欠点の一
つである二つの回線間の降伏電圧と１回線と大地間の降
伏電圧が同じになるという欠点は未解決のまま残る。こ
のような欠点があると、構成形態によっては回線間ブレ
ークダウンが生じる場合もある。
第６図の個別集合体や第７図の集積回路に個有の欠点を
解消することができるが、第７図の集積回路の欠点の一
つである二つの回線間の降伏電圧と１回線と大地間の降
伏電圧が同じになるという欠点は未解決のまま残る。こ
のような欠点があると、構成形態によっては回線間ブレ
ークダウンが生じる場合もある。
この問題を解決するために、本発明は第２図（Ａ）お
よび（Ｂ）に示すような保護回路を提供する。この回路
は第１図のモノリシックチップと類似のモノリシックチ
ップを二つ並列接続して使用するが、その導電形は互に
逆にされている。第２図（Ｂ）は第２図（Ａ）の回路の
等価回路図である。この回路は、１回線と大地間でなく
回線間でブレークダウンが生じる可能性が無くなるとい
う利点を有している。
よび（Ｂ）に示すような保護回路を提供する。この回路
は第１図のモノリシックチップと類似のモノリシックチ
ップを二つ並列接続して使用するが、その導電形は互に
逆にされている。第２図（Ｂ）は第２図（Ａ）の回路の
等価回路図である。この回路は、１回線と大地間でなく
回線間でブレークダウンが生じる可能性が無くなるとい
う利点を有している。
第２図（Ｂ）を参照すると分かるように、このような
並列回路を使用した場合、大地に向けての正または負の
極性のブレークダウン作用は接地アバランシエダイオー
ドによって補償されるため、回線に接続するダイオード
をアバランシエダイオードにしなくても、整流ダイオー
ドで十分になる。
並列回路を使用した場合、大地に向けての正または負の
極性のブレークダウン作用は接地アバランシエダイオー
ドによって補償されるため、回線に接続するダイオード
をアバランシエダイオードにしなくても、整流ダイオー
ドで十分になる。
第２図（Ａ）に示した実施態様は、回線に接続するダ
イオードとして簡単な整流ダイオード、すなわち回路30
および31の各接地アバランシエダイオードより降伏電圧
がはるかに高いダイオードを使用できるようにしたもの
である。従って第２図（Ａ）から分かるように、基板と
反対導電形の領域32,33、例えばＰ形チップ30のＮ形領
域とＮ形チップ31のＰ形領域は同一の開口内部で同一導
電形の拡散を順次行なって構成される。最初の深い方の
拡散はダイオードを回線と接続する領域に限って行な
い、二回目の拡散は回線に接続されるダイオードと接地
ダイオード34,35の領域で同時に、最初の拡散より高濃
度にかつそれより浅く行なって、接地ダイオードの降伏
電圧が十分なものになるようにすると共に、回線に接続
されるダイオードの電圧接点が高濃度ドープされるよう
にする。第２図（Ａ）の二つのチップはセラミックウエ
ーハのような絶縁ウエーハに容易に搭載することがで
き、これをハウジングの底部にろう付けすることができ
る。
イオードとして簡単な整流ダイオード、すなわち回路30
および31の各接地アバランシエダイオードより降伏電圧
がはるかに高いダイオードを使用できるようにしたもの
である。従って第２図（Ａ）から分かるように、基板と
反対導電形の領域32,33、例えばＰ形チップ30のＮ形領
域とＮ形チップ31のＰ形領域は同一の開口内部で同一導
電形の拡散を順次行なって構成される。最初の深い方の
拡散はダイオードを回線と接続する領域に限って行な
い、二回目の拡散は回線に接続されるダイオードと接地
ダイオード34,35の領域で同時に、最初の拡散より高濃
度にかつそれより浅く行なって、接地ダイオードの降伏
電圧が十分なものになるようにすると共に、回線に接続
されるダイオードの電圧接点が高濃度ドープされるよう
にする。第２図（Ａ）の二つのチップはセラミックウエ
ーハのような絶縁ウエーハに容易に搭載することがで
き、これをハウジングの底部にろう付けすることができ
る。
第３図と第４図はそれぞれ第１図（Ａ）と第２図
（Ａ）の構造体の例示的平面図である。第３図を参照す
ると、接地金属配線層40が中央に位置しており、被保護
回線と接続される金属配線層41が周辺に位置している。
第４図を参照すると、接地金属配線層40が棒状に形成さ
れて長方形ウエーハの両端部に位置する一方、回線に接
続される金属配線層41はその他任意の形状に形成されて
接地金属配線層の間に位置する。指状の配置とすること
も可能である。
（Ａ）の構造体の例示的平面図である。第３図を参照す
ると、接地金属配線層40が中央に位置しており、被保護
回線と接続される金属配線層41が周辺に位置している。
第４図を参照すると、接地金属配線層40が棒状に形成さ
れて長方形ウエーハの両端部に位置する一方、回線に接
続される金属配線層41はその他任意の形状に形成されて
接地金属配線層の間に位置する。指状の配置とすること
も可能である。
［発明の効果］ 以上に述べたように、本発明によれば、オフ状態にお
いて静電容量が小さく、かつブレークダウン時において
大きな電流が流れることが可能なモノリシック過電圧保
護集合体が得られる。
いて静電容量が小さく、かつブレークダウン時において
大きな電流が流れることが可能なモノリシック過電圧保
護集合体が得られる。
また本発明によれば、回線間のブレークダウンが生じ
る前に回線と大地間のブレークダウンが生じるような過
電圧保護集合体が得られる。
る前に回線と大地間のブレークダウンが生じるような過
電圧保護集合体が得られる。
第１図（Ａ）は、本発明による集積保護ダイオードの第
一の実施例を示し、第１図（Ｂ）は、第１図（Ａ）の集
積回路の等価回路図である。 第２図（Ａ）は、本発明による２チップ保護回路の実施
例を示し、第２図（Ｂ）は、第２図（Ａ）の回路の等価
回路図である。 第３図および第４図は、それぞれ、本発明による集積保
護ダイオードの異なる実施例の平面図である。 第５図は、保護されるべき回線に接続された保護ダイオ
ードを使用する従来の回路を示す図である。 第６図は、従来の保護ダイオードの一例を示す図であ
る。 第７図は、集積保護ダイオードの一例を示す図である。 10……Ｎ形半導体基板、12−1,12−ｎ……Ｐ形拡散領
域、13……Ｐ形拡散領域、20……Ｎ形高濃度ドープ層、
21……金属配線層。
一の実施例を示し、第１図（Ｂ）は、第１図（Ａ）の集
積回路の等価回路図である。 第２図（Ａ）は、本発明による２チップ保護回路の実施
例を示し、第２図（Ｂ）は、第２図（Ａ）の回路の等価
回路図である。 第３図および第４図は、それぞれ、本発明による集積保
護ダイオードの異なる実施例の平面図である。 第５図は、保護されるべき回線に接続された保護ダイオ
ードを使用する従来の回路を示す図である。 第６図は、従来の保護ダイオードの一例を示す図であ
る。 第７図は、集積保護ダイオードの一例を示す図である。 10……Ｎ形半導体基板、12−1,12−ｎ……Ｐ形拡散領
域、13……Ｐ形拡散領域、20……Ｎ形高濃度ドープ層、
21……金属配線層。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−36557（ＪＰ，Ａ) 特開 昭63−81979（ＪＰ，Ａ) 特開 昭63−146459（ＪＰ，Ａ) 特開 昭61−206269（ＪＰ，Ａ) 特開 昭56−1737（ＪＰ，Ａ) 実開 昭59−53640（ＪＰ，Ｕ) 実開 昭63−70234（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/822 H01L 27/04 H02H 9/04 H01L 29/866
Claims (3)
- 【請求項１】第一の導電形の第一の半導体基板に形成さ
れ、 該第一の半導体基板の第１基板面に含まれる第二の導電
形の個別領域のうちの一つが基準電圧と接続され、個別
領域のその他のものが夫々対応する被保護回路に接続さ
れるべく構成された端子に接続されており、 前記第一の半導体基板の第２基板面は、該第一の半導体
基板の第一の導電形と同形で均等に高濃度ドープされた
表面層からなり、且つ該表面層を被覆した浮動金属配線
層から成る第一のモノリシック保護ダイオード集合体
と、 第二の導電形の第二の半導体基板に形成され、 該第二の半導体基板の第１基板面に含まれる第一の導電
形の個別領域のうちの一つが上記基準電圧と接続され、
個別領域のその他のものが夫々対応する前記被保護回路
に接続されるべく構成された前記端子に接続されてお
り、 前記第二の半導体基板の第２基板面は、該第二の半導体
基板の第二の導電形と同形で均等に高濃度ドープされた
表面層からなり、且つ該表面層を被覆した浮動金属配線
層から成り、以って前記第一のモノリシック保護ダイオ
ード集合体と並列接続された第二のモノリシック保護ダ
イオード集合体とより成ることを特徴とするモノリシッ
ク保護ダイオード集合体。 - 【請求項２】前記第一及び第二のモノリシック保護ダイ
オード集合体は、夫々の前記個別領域の中で、前記基準
電圧と接続される領域が基板と共に所定の降伏電圧を有
するアバランシエダイオードを形成するようにドープさ
れており、夫々の前記端子に接続されている領域が基板
と共に前記所定の降伏電圧より高い逆降伏電圧を有する
基板整流ダイオードを形成するようにドープされている
ことを特徴とする請求項１に記載の保護回路。 - 【請求項３】前記第一及び第二のモノリシック保護ダイ
オード集合体は、夫々の前記端子に接続されている領域
が第１拡散段階とドーピング濃度の高い第２拡散段階を
順次行うことによって形成され、該第２拡散段階におい
て前記基準電圧と接続される領域が同時に形成されるこ
とを特徴とする請求項２に記載の保護回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8716605A FR2623663B1 (fr) | 1987-11-24 | 1987-11-24 | Assemblage monolithique de diodes de protection et systemes de protection |
| FR8716605 | 1987-11-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01222624A JPH01222624A (ja) | 1989-09-05 |
| JP2791067B2 true JP2791067B2 (ja) | 1998-08-27 |
Family
ID=9357317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63290357A Expired - Lifetime JP2791067B2 (ja) | 1987-11-24 | 1988-11-18 | モノリシック過電圧保護集合体 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0318404B1 (ja) |
| JP (1) | JP2791067B2 (ja) |
| KR (1) | KR890008979A (ja) |
| DE (1) | DE3888636T2 (ja) |
| FR (1) | FR2623663B1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2672732B1 (fr) * | 1991-02-12 | 1997-03-21 | Sgs Thomson Microelectronics | Structure monolithique comprenant deux ensembles de diodes de protection bidirectionnelles. |
| FR2686737A1 (fr) * | 1992-01-29 | 1993-07-30 | Sgs Thomson Microelectronics | Composant de protection semiconducteur auto-protege. |
| FR2687009B1 (fr) * | 1992-01-31 | 1994-04-29 | Sgs Thomson Microelectronics | Composant de protection pour circuit automobile. |
| FR2689317B1 (fr) * | 1992-03-26 | 1994-06-17 | Sgs Thomson Microelectronics | Circuit integre constituant un reseau de diodes de protection. |
| FR2704094B1 (fr) * | 1993-04-13 | 1995-07-07 | Sgs Thomson Microelectronics | Réseau de diodes monolithique. |
| FR2705173B1 (fr) * | 1993-05-10 | 1995-07-28 | Sgs Thomson Microelectronics | Composant limiteur de courant serie. |
| FR2708145B1 (fr) * | 1993-07-21 | 1995-10-06 | Sgs Thomson Microelectronics | Composant monolithique comprenant une diode de protection en parallèle avec une pluralité de paires de diodes en série. |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4216488A (en) * | 1978-07-31 | 1980-08-05 | Hutson Jearld L | Lateral semiconductor diac |
| SE414357B (sv) * | 1978-08-17 | 1980-07-21 | Asea Ab | Overspenningsskydd for skydd av halvledarkomponenter av lageffekttyp |
| EP0148577A1 (en) * | 1983-11-14 | 1985-07-17 | General Semiconductor Industries Inc. | Overvoltage protection device |
| JPS60140878A (ja) * | 1983-12-28 | 1985-07-25 | Origin Electric Co Ltd | サージ吸収用半導体装置 |
| FR2574595B1 (fr) * | 1984-12-11 | 1987-01-16 | Silicium Semiconducteur Ssc | Diac a electrodes coplanaires |
| JPS61206269A (ja) * | 1985-03-11 | 1986-09-12 | Nec Corp | 半導体装置 |
-
1987
- 1987-11-24 FR FR8716605A patent/FR2623663B1/fr not_active Expired - Lifetime
-
1988
- 1988-11-08 KR KR1019880014656A patent/KR890008979A/ko not_active Application Discontinuation
- 1988-11-18 JP JP63290357A patent/JP2791067B2/ja not_active Expired - Lifetime
- 1988-11-24 DE DE3888636T patent/DE3888636T2/de not_active Expired - Fee Related
- 1988-11-24 EP EP88420392A patent/EP0318404B1/fr not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| FR2623663B1 (fr) | 1990-04-13 |
| DE3888636T2 (de) | 1994-11-24 |
| JPH01222624A (ja) | 1989-09-05 |
| FR2623663A1 (fr) | 1989-05-26 |
| EP0318404A1 (fr) | 1989-05-31 |
| KR890008979A (ko) | 1989-07-13 |
| EP0318404B1 (fr) | 1994-03-23 |
| DE3888636D1 (de) | 1994-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4369230B2 (ja) | サージ防護半導体装置 | |
| US6587320B1 (en) | Apparatus for current ballasting ESD sensitive devices | |
| US6515345B2 (en) | Transient voltage suppressor with diode overlaying another diode for conserving space | |
| JP2791067B2 (ja) | モノリシック過電圧保護集合体 | |
| JPH1084098A (ja) | 三重井戸技術を用いた高密度ｄｒａｍのｅｓｄ保護 | |
| JP2003060059A (ja) | 保護回路および保護素子 | |
| JPH09139468A (ja) | 半導体集積回路装置 | |
| JPH01214055A (ja) | 静電破壊保護装置 | |
| JPH0478162A (ja) | 集積回路用保護装置 | |
| JP3134443B2 (ja) | 半導体入力保護装置 | |
| JPH0888326A (ja) | 半導体装置の静電気保護構造 | |
| JPH10223843A (ja) | 半導体装置の保護回路 | |
| JPH07147384A (ja) | 半導体装置 | |
| US5384482A (en) | Semiconductor integrated circuit device having input protective circuit | |
| JPH0629466A (ja) | 半導体集積回路 | |
| JPH0758737B2 (ja) | 半導体装置 | |
| JPH0530073B2 (ja) | ||
| JPH0211020B2 (ja) | ||
| JP3098796B2 (ja) | 半導体集積回路装置 | |
| JP2776569B2 (ja) | 半導体装置 | |
| JPH0454978B2 (ja) | ||
| JPS60160158A (ja) | 電流の過渡を抑止するモノリシツク回路にて使用する保護クランプ回路 | |
| JP3594725B2 (ja) | 半導体装置の保護回路 | |
| JP2822727B2 (ja) | 半導体入力保護装置 | |
| JP3206569B2 (ja) | 入力保護素子及び入力保護素子を有する半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080612 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080612 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090612 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090612 Year of fee payment: 11 |