JPH01222624A - モノリシック過電圧保護集合体 - Google Patents
モノリシック過電圧保護集合体Info
- Publication number
- JPH01222624A JPH01222624A JP63290357A JP29035788A JPH01222624A JP H01222624 A JPH01222624 A JP H01222624A JP 63290357 A JP63290357 A JP 63290357A JP 29035788 A JP29035788 A JP 29035788A JP H01222624 A JPH01222624 A JP H01222624A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- monolithic
- diode
- circuit
- regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001012 protector Effects 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000009792 diffusion process Methods 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 230000001681 protective effect Effects 0.000 claims abstract description 4
- 230000015556 catabolic process Effects 0.000 claims description 34
- 239000002184 metal Substances 0.000 claims description 25
- 230000000712 assembly Effects 0.000 claims description 3
- 238000000429 assembly Methods 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 abstract 4
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 230000010354 integration Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
- H01L27/1021—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は、データ処理システムにおける中実装置と周辺
機器（端末、プリンタ等）間に使用される伝送線のよう
な多重回線保護用の過電圧保護システムに係る。
機器（端末、プリンタ等）間に使用される伝送線のよう
な多重回線保護用の過電圧保護システムに係る。
［従来の技術］
多重伝送線の場合、大地に関して正または負の過電圧か
ら各線を保護する装置を設ける必要がある。この目的で
使用される保護装置は通常の場合、その降伏電圧が正負
両方の極性で決定されているダイオードと呼ばれる装置
である。第５図に例示的に示した回路では、回線ＬＬ、
Ｔ、２・・Ｔ−ｎがダイオードＤｉ、Ｄ２ ・Ｄｎを介
して接地されている。
ら各線を保護する装置を設ける必要がある。この目的で
使用される保護装置は通常の場合、その降伏電圧が正負
両方の極性で決定されているダイオードと呼ばれる装置
である。第５図に例示的に示した回路では、回線ＬＬ、
Ｔ、２・・Ｔ−ｎがダイオードＤｉ、Ｄ２ ・Ｄｎを介
して接地されている。
第６図に例示的に示した双方向性ブレークダウンダイオ
−ｌ’： Ｄ ｎは、Ｎ形シリコン基板１の中に、基板
両面からシリコンマスク４，５を介して形成された反対
導電形の領域２，３を含んで成る。ダイオードの両面が
それぞれの金属配線６，７により出力端子８，９に接続
されており、端子８が被保護回線に、端子９が通常は大
地電圧である基準電圧に接続されている。
−ｌ’： Ｄ ｎは、Ｎ形シリコン基板１の中に、基板
両面からシリコンマスク４，５を介して形成された反対
導電形の領域２，３を含んで成る。ダイオードの両面が
それぞれの金属配線６，７により出力端子８，９に接続
されており、端子８が被保護回線に、端子９が通常は大
地電圧である基準電圧に接続されている。
保護する回線が８本の場合は、第６図に示したような装
置を八つ設ける必要がある。これらの装置はそれぞれハ
ウジングに内蔵されるが、半導体製造分野で周知のよう
に、半導体装置のハウジングに関連するコストは無視し
得ないものであり、半導体そのものに係るコストより高
くなる場合すらある。
置を八つ設ける必要がある。これらの装置はそれぞれハ
ウジングに内蔵されるが、半導体製造分野で周知のよう
に、半導体装置のハウジングに関連するコストは無視し
得ないものであり、半導体そのものに係るコストより高
くなる場合すらある。
従って、コスト低減のために最初に行うこととして、８
本の回線を保護する場合であれば八つのチップを同一ハ
ウジングに封入する必要がある。
本の回線を保護する場合であれば八つのチップを同一ハ
ウジングに封入する必要がある。
これによって最初のコスト低減が行われるが、理想的な
方法ではないことが証明される。ハウジングに組付ける
コストが比較的高い上、一つのチップの組立て欠陥がシ
ステム全体を不合格にするため組立て歩留まりが低くな
り、また一つのチップまたはその組立ての欠陥がシステ
ム全体に欠陥を生じるため、信頼性が低くなるためであ
る。
方法ではないことが証明される。ハウジングに組付ける
コストが比較的高い上、一つのチップの組立て欠陥がシ
ステム全体を不合格にするため組立て歩留まりが低くな
り、また一つのチップまたはその組立ての欠陥がシステ
ム全体に欠陥を生じるため、信頼性が低くなるためであ
る。
従って、接続するチップの数を少なくするモノリシック
集積法を工夫することが望ましい。
集積法を工夫することが望ましい。
［発明が解決しようとする課題］
後に説明するような直接的なモノリシック集積化方法で
は、保護ダイオードに大電流を流すことが出来るように
すること、静電容量を低下させるようにすること、回線
と大地間よりもむしろ回線間で絶縁破壊が生しる、と言
うような諸問題を解決するこしができないと考えられる
。
は、保護ダイオードに大電流を流すことが出来るように
すること、静電容量を低下させるようにすること、回線
と大地間よりもむしろ回線間で絶縁破壊が生しる、と言
うような諸問題を解決するこしができないと考えられる
。
第７図は第６図に示したダイオード構造から直接導き出
された保護ダイオードのモノリシック集合体の一例を示
すものである。第７図には、Ｎ導電形の半導体、例えば
シリコン、の基板１が示されている。この基板の上面に
、酸化マスク４を用いてＰ形拡散領域２−１・・２−ｎ
が形成されている。各拡散領域が金属配線６−１・・６
−ｎで被覆されており、金属配線は被保護回線に向かっ
ての接続を行なうように構成された端子８−１ ・８−
ｎと接続されている。基板の他面にＰ形拡散領域３が設
けられている。この領域は領域２−１・・・２−ｎと同
時Ｌ“、形成することができるものであり、金属配線７
Ｃ被覆される。
された保護ダイオードのモノリシック集合体の一例を示
すものである。第７図には、Ｎ導電形の半導体、例えば
シリコン、の基板１が示されている。この基板の上面に
、酸化マスク４を用いてＰ形拡散領域２−１・・２−ｎ
が形成されている。各拡散領域が金属配線６−１・・６
−ｎで被覆されており、金属配線は被保護回線に向かっ
ての接続を行なうように構成された端子８−１ ・８−
ｎと接続されている。基板の他面にＰ形拡散領域３が設
けられている。この領域は領域２−１・・・２−ｎと同
時Ｌ“、形成することができるものであり、金属配線７
Ｃ被覆される。
この構造は概ね第６図に示したダイオードをｎ個並列接
糾した集合体として動作し、第６図のダイオード、こ個
有の欠点だけでなくその他の欠点も有して（゛る。
糾した集合体として動作し、第６図のダイオード、こ個
有の欠点だけでなくその他の欠点も有して（゛る。
第６１４と第７図のダイオードに共通の欠点は、基板１
の厚さが比較的太きいため、ダイオードをなた、゛髪、
状に通る電流が制限される点にある。
の厚さが比較的太きいため、ダイオードをなた、゛髪、
状に通る電流が制限される点にある。
＝４−
第７図の集積ダイオードの欠点は、下部接合面が大きい
ためにオフ状態でのダイオードの静電容量が比較的大き
くなることにある。
ためにオフ状態でのダイオードの静電容量が比較的大き
くなることにある。
この他に集積化によって生じる欠点として、集積化され
ない回路では二つの個別ダイオードＤｎと接続された任
意の２回線間の降伏電圧が二つのアバランシェ電圧と等
しい（従って大地へ向かってのブレークダウンではなく
て回線間でブレークダウンが生じてしまう可能性はほと
んど無くなる）のに対し、第７図のような集積構成では
、２回線間の降伏電圧が回線と大地間の降伏電圧と同じ
になる。そのため、構造によっては、回線と大地間のブ
レークダウンが生じる前に回線間のブレークダウンを生
じ、関連回線に接続されている部品に対して破壊的影響
を与えることがある。
ない回路では二つの個別ダイオードＤｎと接続された任
意の２回線間の降伏電圧が二つのアバランシェ電圧と等
しい（従って大地へ向かってのブレークダウンではなく
て回線間でブレークダウンが生じてしまう可能性はほと
んど無くなる）のに対し、第７図のような集積構成では
、２回線間の降伏電圧が回線と大地間の降伏電圧と同じ
になる。そのため、構造によっては、回線と大地間のブ
レークダウンが生じる前に回線間のブレークダウンを生
じ、関連回線に接続されている部品に対して破壊的影響
を与えることがある。
第７図に示した集積様式のもう一つの欠点は、こうして
得られた装置の一方の面に複数個の接続端子を備え、反
対面にももう一つの接続端子を備える必要があることで
ある。このために比較的複雑な接続方法の使用が必要に
なり、さらに下面の配線層７が普通非平面的になり、図
示の例のように拡散領域の境界で厚くなり過ぎる（酸化
マスク５の境界を超えて）。
得られた装置の一方の面に複数個の接続端子を備え、反
対面にももう一つの接続端子を備える必要があることで
ある。このために比較的複雑な接続方法の使用が必要に
なり、さらに下面の配線層７が普通非平面的になり、図
示の例のように拡散領域の境界で厚くなり過ぎる（酸化
マスク５の境界を超えて）。
本発明の目的は、オフ状態において静電容量が小さく、
かつブレークダウン時において大きな電流が流れること
が可能なモノリシック過電圧保護集合体を提供すること
である。
かつブレークダウン時において大きな電流が流れること
が可能なモノリシック過電圧保護集合体を提供すること
である。
本発明の他の目的は、回線間のブレークダウンが生じる
前に回線と大地間のブレークダウンが生しるような過電
圧保護化合体を提供することである。
前に回線と大地間のブレークダウンが生しるような過電
圧保護化合体を提供することである。
［課題を解決するための手段］
本発明が提供する第１導電形の半導体基板に形成される
モノリシック保護ダイオード集合体は、第１゜基板面に
含まれる反対導電形の個別領域のうちの一つが基準電圧
に、個別領域のその他のものが被保護回路と接続される
べく構成されている端子に接続されており、第２基板面
が第１導電形で均等に高濃度ドープされ、かつ浮動金属
配線層で被覆されている。
モノリシック保護ダイオード集合体は、第１゜基板面に
含まれる反対導電形の個別領域のうちの一つが基準電圧
に、個別領域のその他のものが被保護回路と接続される
べく構成されている端子に接続されており、第２基板面
が第１導電形で均等に高濃度ドープされ、かつ浮動金属
配線層で被覆されている。
本発明の別の局面によると、このようなモノリシック集
合体を二つ並列接続した保護回路であって、対応する領
域の導電形が相互に逆転されており、対応する端子が浮
動金属配線を除いて相互に接続されている保護回路が提
供される。
合体を二つ並列接続した保護回路であって、対応する領
域の導電形が相互に逆転されており、対応する端子が浮
動金属配線を除いて相互に接続されている保護回路が提
供される。
［作用］
前記の浮動金属配線層は基準電圧に固定されていないの
で、モノリシック保護ダイオード集合体のオフ状態にお
ける静電容量は比較的小さな値に止どまる。
で、モノリシック保護ダイオード集合体のオフ状態にお
ける静電容量は比較的小さな値に止どまる。
ブレークダウン時、被保護回路に接続されている個別領
域の−っと基準電圧に接続されている個別領域とは、高
濃度ドープされた第２基板面およびこれを被覆する浮動
金属配線層によってきわめて低い電気抵抗で接続される
から、大きな電流がブレークダウン時に流れることが可
能である。
域の−っと基準電圧に接続されている個別領域とは、高
濃度ドープされた第２基板面およびこれを被覆する浮動
金属配線層によってきわめて低い電気抵抗で接続される
から、大きな電流がブレークダウン時に流れることが可
能である。
対応する領域の導電形が互に逆である並列接続された二
つのモノリシック保護ダイオード集合体からなる保護回
路において、被保護回路と大地間の正または負極性のブ
レークダウン作用が、基準電圧（大地）にそれぞれ接続
された導電形が互いに逆である二つの個別領域および基
板が形成するところの二つのダイオードによって確保さ
れる。
つのモノリシック保護ダイオード集合体からなる保護回
路において、被保護回路と大地間の正または負極性のブ
レークダウン作用が、基準電圧（大地）にそれぞれ接続
された導電形が互いに逆である二つの個別領域および基
板が形成するところの二つのダイオードによって確保さ
れる。
したがって、被保護回路と大地間のブレークダウンが生
しる前に被保護回路同土間のブレークダウンが生じるこ
とが防止される。
しる前に被保護回路同土間のブレークダウンが生じるこ
とが防止される。
［実施例］
本発明の保護回路の一実施態様によると、個別領域の中
で基準電圧と接続される領域を該領域が基板と共に所定
の降伏電圧を有するアバランシェダイオードを形成する
ようにドープすると共に、前記端子と接続される領竺を
該領域が基板と共に前記所定降伏電圧より高い逆降伏電
圧を有する基板整流ダイオードを形成するようにトープ
する。
で基準電圧と接続される領域を該領域が基板と共に所定
の降伏電圧を有するアバランシェダイオードを形成する
ようにドープすると共に、前記端子と接続される領竺を
該領域が基板と共に前記所定降伏電圧より高い逆降伏電
圧を有する基板整流ダイオードを形成するようにトープ
する。
より詳細には、このような保護回路は、端子と接続され
ている領域を第１拡散段階とドーピング濃度を高くした
第２拡散段階を順次に行なって形成し、前記第２拡散段
階において基準電圧と接続される領域を同時に形成する
。
ている領域を第１拡散段階とドーピング濃度を高くした
第２拡散段階を順次に行なって形成し、前記第２拡散段
階において基準電圧と接続される領域を同時に形成する
。
添付図面に関連して次に行う好適実施態様の詳細な説明
から、本発明の目的、特徴、利点等が明らかとなろう。
から、本発明の目的、特徴、利点等が明らかとなろう。
第１図（Ａ）は本発明によるモノリシック構造の一例を
示す９この構造は第１導電形、例えばＮ形の半導体基板
１０を含んで成る。基板１０の上面に、第７図の領域２
−１ ・２−ｎに対応するＰ形拡散領域１２−１・・・
１２−ｎが形成され、端子１８−１−１８− ｎと接続
された金属配線Ｍ１６−１・・１６−ｎで被覆されてい
る。また、同じ基板面に同一導電形であるＰ形の拡散領
域１３も形成されており、通常は大地である基準電圧１
９と接続された金属配線層１７で被覆されている。基板
下面には層１０と同じＮ形の高濃度トープＮ２０を備え
る。この層が金属配線［２１℃被覆される。
示す９この構造は第１導電形、例えばＮ形の半導体基板
１０を含んで成る。基板１０の上面に、第７図の領域２
−１ ・２−ｎに対応するＰ形拡散領域１２−１・・・
１２−ｎが形成され、端子１８−１−１８− ｎと接続
された金属配線Ｍ１６−１・・１６−ｎで被覆されてい
る。また、同じ基板面に同一導電形であるＰ形の拡散領
域１３も形成されており、通常は大地である基準電圧１
９と接続された金属配線層１７で被覆されている。基板
下面には層１０と同じＮ形の高濃度トープＮ２０を備え
る。この層が金属配線［２１℃被覆される。
第１図（Ｂ）は第１図（Ａ）の集積回路の等価回路図で
あり、端子１８−１・・１８−ｎと１９はアバランシェ
ダイオードによって金属配線層２１と対応する共通ノー
ドに接続されている。
あり、端子１８−１・・１８−ｎと１９はアバランシェ
ダイオードによって金属配線層２１と対応する共通ノー
ドに接続されている。
第７図の集積回路と比較した場合、金属配線層２１は接
地されず、その電位は浮動状態にあるので、第１図（Ａ
）の集積回路は静電容量を実質的に半減しているという
利点がある。このモノリシック回路のもう一つの利点は
、接地されているダイオードの接合と回線に接続されて
いるダイオードの接合が同じであるため、ブレークダウ
ンが正の過電圧によって生じるか負の過電圧によって生
じるかに関わりなく、装置が完全に対称化される点にあ
る。この構成のもつもう一つの利点は、高濃度ドープ層
２０を厚くして層１０の幅を小さくすることによって基
板層１０の正方向抵抗を低減できることにある。ブレー
クダウンが生じると、金属配線層２１の正面にある領域
の金属配線Ｎ１６−１・・１６−ｎの一つと金属配線層
２１の間で通電が行われる。次に電流が金属配線層２１
によって非常に低い電圧降下で拡散領域１３正面の領域
まで伝導され、Ｊｉ１２０とＮ１０の間で通電が生じる
。
地されず、その電位は浮動状態にあるので、第１図（Ａ
）の集積回路は静電容量を実質的に半減しているという
利点がある。このモノリシック回路のもう一つの利点は
、接地されているダイオードの接合と回線に接続されて
いるダイオードの接合が同じであるため、ブレークダウ
ンが正の過電圧によって生じるか負の過電圧によって生
じるかに関わりなく、装置が完全に対称化される点にあ
る。この構成のもつもう一つの利点は、高濃度ドープ層
２０を厚くして層１０の幅を小さくすることによって基
板層１０の正方向抵抗を低減できることにある。ブレー
クダウンが生じると、金属配線層２１の正面にある領域
の金属配線Ｎ１６−１・・１６−ｎの一つと金属配線層
２１の間で通電が行われる。次に電流が金属配線層２１
によって非常に低い電圧降下で拡散領域１３正面の領域
まで伝導され、Ｊｉ１２０とＮ１０の間で通電が生じる
。
本発明による回路のもう−っの利点は、下部配線２１が
浮動状態のままである、すなわち外部端子と接続されな
い点にある。そのため、集積回路のアクセス端子全部を
同じ面に設けることができるため、ハウジング内での組
立てが容易に行える。
浮動状態のままである、すなわち外部端子と接続されな
い点にある。そのため、集積回路のアクセス端子全部を
同じ面に設けることができるため、ハウジング内での組
立てが容易に行える。
従って第１図（Ａ）に示したような本発明の構成は、第
６図の個別集合体や第７図の集積回路に個有の欠点を解
消することができるが、第７図の集積回路の欠点の一つ
である二つの回線間の降伏電圧と１回線と大地間の降伏
電圧が同じになるという欠点は未解決のまま残る。この
ような欠点があると、構成形態によっては回線間ブレー
クダウンが生じる場合もある。
６図の個別集合体や第７図の集積回路に個有の欠点を解
消することができるが、第７図の集積回路の欠点の一つ
である二つの回線間の降伏電圧と１回線と大地間の降伏
電圧が同じになるという欠点は未解決のまま残る。この
ような欠点があると、構成形態によっては回線間ブレー
クダウンが生じる場合もある。
この問題を解決するために、本発明は第２図（Ａ）およ
び（Ｂ）に示すような保護回路を提供する。この回路は
第１図のモノリシックチップと類似のモノリシックチッ
プを二つ並列接続して使用するが、その導電形は互に逆
にされている。第２図（Ｂ）は第２図（Ａ）の回路の等
価回路図である。この回路は、１回線と大地間でなく回
線間でブレークダウンが生じる可能性が無くなるという
利点を有している。
び（Ｂ）に示すような保護回路を提供する。この回路は
第１図のモノリシックチップと類似のモノリシックチッ
プを二つ並列接続して使用するが、その導電形は互に逆
にされている。第２図（Ｂ）は第２図（Ａ）の回路の等
価回路図である。この回路は、１回線と大地間でなく回
線間でブレークダウンが生じる可能性が無くなるという
利点を有している。
第２図（Ｂ）を参照すると分かるように、このような並
列回路を使用した場合、大地に向けての正または負の極
性のブレークダウン作用は接地アバランシェダイオード
によって補償されるため、回線に接続するダイオードを
アバランシェダイオードにしなくても、整流ダイオード
で十分になる。
列回路を使用した場合、大地に向けての正または負の極
性のブレークダウン作用は接地アバランシェダイオード
によって補償されるため、回線に接続するダイオードを
アバランシェダイオードにしなくても、整流ダイオード
で十分になる。
第２図（Ａ）に示した実施態様は、回線に接続するダイ
オードとして簡単な整流ダイオード、すなわち回路３０
および３１の各接地アバランシェダイオードより降伏電
圧がはるかに高いダイオードを使用できるようにしたも
のである。従って第２図（Ａ）から分かるように、基板
と反対導電形の領域３２，３３、例えばＰ形チップ３０
のＮ影領域とＮ形チップ３１のＰ影領域は同一の開口内
部で同一導電形の拡散を順次行なって構成される。
オードとして簡単な整流ダイオード、すなわち回路３０
および３１の各接地アバランシェダイオードより降伏電
圧がはるかに高いダイオードを使用できるようにしたも
のである。従って第２図（Ａ）から分かるように、基板
と反対導電形の領域３２，３３、例えばＰ形チップ３０
のＮ影領域とＮ形チップ３１のＰ影領域は同一の開口内
部で同一導電形の拡散を順次行なって構成される。
最初の深い方の拡散はダイオードを回線と接続する領域
に限って行ない、二回目の拡散は回線に接続されるダイ
オードと接地ダイオード３４．３５の領域で同時に、最
初の拡散より高濃度にかつそれより浅く行なって、接地
ダイオードの降伏電圧＝１２− が十分なものになるようにすると共に、回線に接続され
るダイオードの電圧接点が高濃度ドープされるようにす
る。第２図（Ａ）の二つのチップはセラミックウェーハ
のような絶縁ウェーハに容易に搭載することができ、こ
れをハウジングの底部にろう付けすることができる。
に限って行ない、二回目の拡散は回線に接続されるダイ
オードと接地ダイオード３４．３５の領域で同時に、最
初の拡散より高濃度にかつそれより浅く行なって、接地
ダイオードの降伏電圧＝１２− が十分なものになるようにすると共に、回線に接続され
るダイオードの電圧接点が高濃度ドープされるようにす
る。第２図（Ａ）の二つのチップはセラミックウェーハ
のような絶縁ウェーハに容易に搭載することができ、こ
れをハウジングの底部にろう付けすることができる。
第３図と第４図はそれぞれ第１図（Ａ）と第２図（Ａ）
の構造体の例示的平面図である。第３図を参照すると、
接地金属配線層４０が中央に位置しており、被保護回線
と接続される金属配線層４１が周辺に位置している。第
４図を参照すると、接地金属配線層４０が棒状に形成さ
れて長方形ウェーハの両端部に位置する一方、回線に接
続される金属配線層４１はその他任意の形状に形成され
て接地金属配線層の間に位置する。指状の配置とするこ
とも可能である。
の構造体の例示的平面図である。第３図を参照すると、
接地金属配線層４０が中央に位置しており、被保護回線
と接続される金属配線層４１が周辺に位置している。第
４図を参照すると、接地金属配線層４０が棒状に形成さ
れて長方形ウェーハの両端部に位置する一方、回線に接
続される金属配線層４１はその他任意の形状に形成され
て接地金属配線層の間に位置する。指状の配置とするこ
とも可能である。
［発明の効果］
以上に述べたように、本発明によれば、オフ状態におい
て静電容量が小さく、かつブレークダウン時において大
きな電流が流れることが可能なモノリシック過電圧保護
集合体が得られる。
て静電容量が小さく、かつブレークダウン時において大
きな電流が流れることが可能なモノリシック過電圧保護
集合体が得られる。
また本発明によれば、回線間のブレークダウンが生じる
前に回線と大地間のブレークダウンが生じるような過電
圧保護集合体が得られる。
前に回線と大地間のブレークダウンが生じるような過電
圧保護集合体が得られる。
第１図（Ａ）は、本発明による集積保護ダイオードの第
一の実施例を示し、第１図（Ｂ）は、第１図（Ａ）の集
積回路の等価回路図である。 第２図（Ａ）は、本発明による２チップ保護回路の実施
例を示し、第２図（Ｂ）は、第２図（Ａ）の回路の等価
回路図である。 第３図および第４図は、それぞれ、本発明による集積保
護ダイオードの異なる実施例の平面図である。 第５図は、保護されるべき回線に接続された保護ダイオ
ードを使用する従来の回路を示す図である。 第６図は、従来の保護ダイオードの一例を示す図である
。 第７図は、集積保護ダイオードの一例を示す図である。 １０−Ｎ形半導体基板、１２−１ 、１２− ｎ −Ｐ
形拡散領域、１３・・・Ｐ形拡散領域、２０・・・Ｎ形
高濃度ドープ層、２１・・・金属配線層。
一の実施例を示し、第１図（Ｂ）は、第１図（Ａ）の集
積回路の等価回路図である。 第２図（Ａ）は、本発明による２チップ保護回路の実施
例を示し、第２図（Ｂ）は、第２図（Ａ）の回路の等価
回路図である。 第３図および第４図は、それぞれ、本発明による集積保
護ダイオードの異なる実施例の平面図である。 第５図は、保護されるべき回線に接続された保護ダイオ
ードを使用する従来の回路を示す図である。 第６図は、従来の保護ダイオードの一例を示す図である
。 第７図は、集積保護ダイオードの一例を示す図である。 １０−Ｎ形半導体基板、１２−１ 、１２− ｎ −Ｐ
形拡散領域、１３・・・Ｐ形拡散領域、２０・・・Ｎ形
高濃度ドープ層、２１・・・金属配線層。
Claims (1)
- 【特許請求の範囲】 １、一導電形の半導体基板に形成されるモノリシック保
護ダイオード集合体であって、 第１基板面に含まれる反対導電形の個別領域のうちの一
つが基準電圧と接続され、個別領域のその他のものが被
保護回路に接続されるべく構成された端子に接続されて
おり、 第２基板面が前記一導電形で均等に高濃度ドープされ、
かつ浮動金属配線層で被覆されていることを特徴とする
モノリシック保護ダイオード集合体。 ２、請求項１に記載のモノリシック集合体二つを並列接
続して成る保護集合体であって、対応する領域の導電形
が相互に逆転しており、対応する端子が浮動金属配線層
を除いて相互に接続されていることを特徴とする保護集
合体。 ３、前記個別領域の中で、基準電位と接続される領域が
基板と共に所定の降伏電圧を有するアバランシエダイオ
ードを形成するようにドープされており、前記端子に接
続されている領域が基板と共に前記所定の降伏電圧より
高い逆降伏電圧を有する基板整流ダイオードを形成する
ようにドープされている請求項２に記載の保護回路。 ４、端子に接続される領域が第１拡散段階とドーピング
濃度の高い第２拡散段階を順次行うことによって形成さ
れ、前記第２拡散段階において基準電圧と接続される領
域が同時に形成される請求項３に記載の保護回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8716605A FR2623663B1 (fr) | 1987-11-24 | 1987-11-24 | Assemblage monolithique de diodes de protection et systemes de protection |
| FR8716605 | 1987-11-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01222624A true JPH01222624A (ja) | 1989-09-05 |
| JP2791067B2 JP2791067B2 (ja) | 1998-08-27 |
Family
ID=9357317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63290357A Expired - Lifetime JP2791067B2 (ja) | 1987-11-24 | 1988-11-18 | モノリシック過電圧保護集合体 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0318404B1 (ja) |
| JP (1) | JP2791067B2 (ja) |
| KR (1) | KR890008979A (ja) |
| DE (1) | DE3888636T2 (ja) |
| FR (1) | FR2623663B1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2672732B1 (fr) * | 1991-02-12 | 1997-03-21 | Sgs Thomson Microelectronics | Structure monolithique comprenant deux ensembles de diodes de protection bidirectionnelles. |
| FR2686737A1 (fr) * | 1992-01-29 | 1993-07-30 | Sgs Thomson Microelectronics | Composant de protection semiconducteur auto-protege. |
| FR2687009B1 (fr) * | 1992-01-31 | 1994-04-29 | Sgs Thomson Microelectronics | Composant de protection pour circuit automobile. |
| FR2689317B1 (fr) * | 1992-03-26 | 1994-06-17 | Sgs Thomson Microelectronics | Circuit integre constituant un reseau de diodes de protection. |
| FR2704094B1 (fr) * | 1993-04-13 | 1995-07-07 | Sgs Thomson Microelectronics | Réseau de diodes monolithique. |
| FR2705173B1 (fr) * | 1993-05-10 | 1995-07-28 | Sgs Thomson Microelectronics | Composant limiteur de courant serie. |
| FR2708145B1 (fr) * | 1993-07-21 | 1995-10-06 | Sgs Thomson Microelectronics | Composant monolithique comprenant une diode de protection en parallèle avec une pluralité de paires de diodes en série. |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61206269A (ja) * | 1985-03-11 | 1986-09-12 | Nec Corp | 半導体装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4216488A (en) * | 1978-07-31 | 1980-08-05 | Hutson Jearld L | Lateral semiconductor diac |
| SE414357B (sv) * | 1978-08-17 | 1980-07-21 | Asea Ab | Overspenningsskydd for skydd av halvledarkomponenter av lageffekttyp |
| EP0148577A1 (en) * | 1983-11-14 | 1985-07-17 | General Semiconductor Industries Inc. | Overvoltage protection device |
| JPS60140878A (ja) * | 1983-12-28 | 1985-07-25 | Origin Electric Co Ltd | サージ吸収用半導体装置 |
| FR2574595B1 (fr) * | 1984-12-11 | 1987-01-16 | Silicium Semiconducteur Ssc | Diac a electrodes coplanaires |
-
1987
- 1987-11-24 FR FR8716605A patent/FR2623663B1/fr not_active Expired - Lifetime
-
1988
- 1988-11-08 KR KR1019880014656A patent/KR890008979A/ko not_active Application Discontinuation
- 1988-11-18 JP JP63290357A patent/JP2791067B2/ja not_active Expired - Lifetime
- 1988-11-24 EP EP88420392A patent/EP0318404B1/fr not_active Expired - Lifetime
- 1988-11-24 DE DE3888636T patent/DE3888636T2/de not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61206269A (ja) * | 1985-03-11 | 1986-09-12 | Nec Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0318404A1 (fr) | 1989-05-31 |
| EP0318404B1 (fr) | 1994-03-23 |
| DE3888636D1 (de) | 1994-04-28 |
| DE3888636T2 (de) | 1994-11-24 |
| FR2623663A1 (fr) | 1989-05-26 |
| JP2791067B2 (ja) | 1998-08-27 |
| FR2623663B1 (fr) | 1990-04-13 |
| KR890008979A (ko) | 1989-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6587320B1 (en) | Apparatus for current ballasting ESD sensitive devices | |
| JPH065705B2 (ja) | 半導体集積回路装置 | |
| JPS63147357A (ja) | 静電気放電保護回路 | |
| JP2003517215A (ja) | 改良型ｅｓｄダイオード構造 | |
| JP2822915B2 (ja) | 半導体装置 | |
| JPH01222624A (ja) | モノリシック過電圧保護集合体 | |
| JPH1084098A (ja) | 三重井戸技術を用いた高密度ｄｒａｍのｅｓｄ保護 | |
| JPH09139468A (ja) | 半導体集積回路装置 | |
| JPH0478162A (ja) | 集積回路用保護装置 | |
| JPH0590481A (ja) | 半導体集積回路 | |
| JP3134443B2 (ja) | 半導体入力保護装置 | |
| US20230223396A1 (en) | Semiconductor device and a method of manufacturing a semiconductor device | |
| JPS62122164A (ja) | 入力保護回路 | |
| JP2776569B2 (ja) | 半導体装置 | |
| JP2751670B2 (ja) | サージ防護デバイス | |
| JPH0211020B2 (ja) | ||
| JPS60103658A (ja) | 半導体集積回路 | |
| JPS58202573A (ja) | 半導体集積回路装置 | |
| JPH0530073B2 (ja) | ||
| JPH0629466A (ja) | 半導体集積回路 | |
| JP3098796B2 (ja) | 半導体集積回路装置 | |
| JP2822727B2 (ja) | 半導体入力保護装置 | |
| JPS59200454A (ja) | 静電破壊保護素子 | |
| JPH0758737B2 (ja) | 半導体装置 | |
| JPS5988872A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080612 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080612 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090612 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090612 Year of fee payment: 11 |