JPS60140878A - サージ吸収用半導体装置 - Google Patents
サージ吸収用半導体装置Info
- Publication number
- JPS60140878A JPS60140878A JP24992083A JP24992083A JPS60140878A JP S60140878 A JPS60140878 A JP S60140878A JP 24992083 A JP24992083 A JP 24992083A JP 24992083 A JP24992083 A JP 24992083A JP S60140878 A JPS60140878 A JP S60140878A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- junction
- capacitance
- small
- electrostatic capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 239000012535 impurity Substances 0.000 abstract description 25
- 239000000758 substrate Substances 0.000 abstract description 13
- 239000011248 coating agent Substances 0.000 abstract description 2
- 238000000576 coating method Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract 1
- 230000002457 bidirectional effect Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 239000006096 absorbing agent Substances 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ＰＮ接合の逆方向非線形抵抗特性を主に利用
するサージ吸収素子の様な半導体装置に関する。
するサージ吸収素子の様な半導体装置に関する。
一般に通信線及び各種電気機器の制御線などにおいては
、自然雷の直撃や誘導、或いは負荷の開閉などによって
サージ電圧が生じ、特に通信装置、他の電子機器などの
高密度モジュール化の進展に伴い、サージ電圧や過電圧
に極めて弱いＩＣ，ＬＳＩ素子などが多用されているた
め、電子機器にサージが侵入する前にサージアブソーバ
でもってサージを吸収する必要が多くなっている。
、自然雷の直撃や誘導、或いは負荷の開閉などによって
サージ電圧が生じ、特に通信装置、他の電子機器などの
高密度モジュール化の進展に伴い、サージ電圧や過電圧
に極めて弱いＩＣ，ＬＳＩ素子などが多用されているた
め、電子機器にサージが侵入する前にサージアブソーバ
でもってサージを吸収する必要が多くなっている。
斯かるサージアブソーバは大別して放電型のものと、金
属酸化物バリスタ或いはシリ・コン半導体バリスタの様
な固体素子とに分けられ、本発明の属する固体素子はサ
ージ電圧全高速で吸収する機能を有するが、サージ耐量
は比較的小さく、サージ耐量を大きくとれば静電容量が
大きくなるという相反した関係にある。そして静電容量
が大きくなると、電力損失が増え、特にこの傾向は高周
波伝送路、高速のデジタル信号伝送路などにおりて著し
くなるので、サージ吸収能力又はクラングミ圧に影響を
与えることなく半導体装置の静電容量を低減させること
が重要になっている。
属酸化物バリスタ或いはシリ・コン半導体バリスタの様
な固体素子とに分けられ、本発明の属する固体素子はサ
ージ電圧全高速で吸収する機能を有するが、サージ耐量
は比較的小さく、サージ耐量を大きくとれば静電容量が
大きくなるという相反した関係にある。そして静電容量
が大きくなると、電力損失が増え、特にこの傾向は高周
波伝送路、高速のデジタル信号伝送路などにおりて著し
くなるので、サージ吸収能力又はクラングミ圧に影響を
与えることなく半導体装置の静電容量を低減させること
が重要になっている。
本発明は、半導体装置の等価的な静電容量を小さくする
ことを主目的として、１つ以上の主ＰＮ接合の逆方向非
線形抵抗特性を利用する半導体装置内にその主ＰＮ接合
とは逆方向となる小さな容量低減用の従ＰＮ接合を形成
してその順方向特性金利用することにより、主ＰＮ接合
による静電容量に対し従ＰＮ接合による小さな容量低減
用の静電容量を直列に与え、これによって半導体素子全
体の静電容量全充分に小さくし得る半導体装置を提供す
るものである。
ことを主目的として、１つ以上の主ＰＮ接合の逆方向非
線形抵抗特性を利用する半導体装置内にその主ＰＮ接合
とは逆方向となる小さな容量低減用の従ＰＮ接合を形成
してその順方向特性金利用することにより、主ＰＮ接合
による静電容量に対し従ＰＮ接合による小さな容量低減
用の静電容量を直列に与え、これによって半導体素子全
体の静電容量全充分に小さくし得る半導体装置を提供す
るものである。
以下図面に従って本発明の実施例について説明する。
第１図（Ａ） 、 （Ｂ） 、 （Ｃ）により本発明の
一実施例を説明すると、１は不純物濃度の低いｎ−導電
型の半導体基板、２け不純物濃度の高いｐ＋高不純物濃
度の半導体層、６はこの領域の主面に形成された絶縁被
膜、４はこの絶縁被膜６の開口を利用して形成された本
発明の重要な小領域である。先ず不純物濃度の低いｎ″
″′導電型の半導体基板１の一方の面側からｐ導電型の
不純物を拡散してｐ＋高不純物濃度の層２を形成して、
主ＰＮ接合Ｊ１を形成する。これら半導体層１，２及び
主ＰＮ接合Ｊ□がアバランシェブレークダウン機能を与
える。一般に、サージ耐量を大きくするにけ主ＰＮ接合
Ｊ１の接合面積を大きくするが、接合面積とそのＰＮ接
合による静電容量はほぼ比例するので、サージ耐量全増
大させようとすると必然的にＰＮ接合による静電容量も
大きくなる。従って、この実施例では主ＰＮ接合Ｊ１に
よる静電容量０１ヲ小さくするために、半導体基板１に
おける層２とは逆の面に形成された絶縁被膜６の所定の
小さな窓からｐ導電型の不純物を拡散してｐ＋高不純物
濃度の小領域４を形成し、これによシ接合面積の小さな
従ＰＮ接合Ｊ２を形成して小さな静電容量０２ヲ前記静
電容量Ｃ１に対し直列ｌ７ｃ４′えている。
一実施例を説明すると、１は不純物濃度の低いｎ−導電
型の半導体基板、２け不純物濃度の高いｐ＋高不純物濃
度の半導体層、６はこの領域の主面に形成された絶縁被
膜、４はこの絶縁被膜６の開口を利用して形成された本
発明の重要な小領域である。先ず不純物濃度の低いｎ″
″′導電型の半導体基板１の一方の面側からｐ導電型の
不純物を拡散してｐ＋高不純物濃度の層２を形成して、
主ＰＮ接合Ｊ１を形成する。これら半導体層１，２及び
主ＰＮ接合Ｊ□がアバランシェブレークダウン機能を与
える。一般に、サージ耐量を大きくするにけ主ＰＮ接合
Ｊ１の接合面積を大きくするが、接合面積とそのＰＮ接
合による静電容量はほぼ比例するので、サージ耐量全増
大させようとすると必然的にＰＮ接合による静電容量も
大きくなる。従って、この実施例では主ＰＮ接合Ｊ１に
よる静電容量０１ヲ小さくするために、半導体基板１に
おける層２とは逆の面に形成された絶縁被膜６の所定の
小さな窓からｐ導電型の不純物を拡散してｐ＋高不純物
濃度の小領域４を形成し、これによシ接合面積の小さな
従ＰＮ接合Ｊ２を形成して小さな静電容量０２ヲ前記静
電容量Ｃ１に対し直列ｌ７ｃ４′えている。
この構造によれば、第１図Ｃ，Ｃ）で示すように接合面
積の大きな主ＰＮ接合Ｊ１ヲ有するアバランシェブレー
クダウンタイプのダイオードＤ１と主ＰＮ接合Ｊ１の接
合面積に比べて充分に接合面積の小さいＰＮＮ接合２ｔ
−有するダイオードＤ２とを直列接続したのと等価にな
る。従って、これら主ＰＮ接合Ｊ１による静電容量Ｃ８
とＰＮ接合Ｊ２による静電容量Ｃ２とが直列接続された
ことにな９、合成静電容量、−つまシこの半導体装置全
体の等価的な静電容量Ｃは、 ここでＣ２＜＜ Ｃ，とすれば、上記静電容量Ｃは、Ｃ
キＣ２になる。
積の大きな主ＰＮ接合Ｊ１ヲ有するアバランシェブレー
クダウンタイプのダイオードＤ１と主ＰＮ接合Ｊ１の接
合面積に比べて充分に接合面積の小さいＰＮＮ接合２ｔ
−有するダイオードＤ２とを直列接続したのと等価にな
る。従って、これら主ＰＮ接合Ｊ１による静電容量Ｃ８
とＰＮ接合Ｊ２による静電容量Ｃ２とが直列接続された
ことにな９、合成静電容量、−つまシこの半導体装置全
体の等価的な静電容量Ｃは、 ここでＣ２＜＜ Ｃ，とすれば、上記静電容量Ｃは、Ｃ
キＣ２になる。
従って、主ＰＮ接合Ｊ１の接合面積に比べて従ＰＮ接合
Ｊ２の接合面積が小さくなるように、小領域４を形成す
れば、半導体装置の等価的な静電容ｉＣは従ＰＮ接合Ｊ
２による静電容量Ｃ２とほぼ等しくなる。
Ｊ２の接合面積が小さくなるように、小領域４を形成す
れば、半導体装置の等価的な静電容ｉＣは従ＰＮ接合Ｊ
２による静電容量Ｃ２とほぼ等しくなる。
ここでＰＮ接合Ｊ２は静電容量を小さくするためにだけ
に用いられる容量低減用のＰＮ接合でｉｂ、このＰＮ接
合Ｊ２は順方向バイアス状態で使用されるので、ＰＮ接
合Ｊ２はサージ耐量に制限を与えない程度にその接合面
ＩＲを充分に小さくできる。
に用いられる容量低減用のＰＮ接合でｉｂ、このＰＮ接
合Ｊ２は順方向バイアス状態で使用されるので、ＰＮ接
合Ｊ２はサージ耐量に制限を与えない程度にその接合面
ＩＲを充分に小さくできる。
ここで図中、５，６は電極、７．８Ｆｉこれら夫々の電
極から引出された端子であυ、使用状態においては、端
子７に負の電圧、端子８に正の電圧が印加される。
極から引出された端子であυ、使用状態においては、端
子７に負の電圧、端子８に正の電圧が印加される。
次に第２図に示す別の実施例では、半導体装置全体の等
価的な静電容量Ｃｔｌ−小さくすると共に、サージ電流
が半導体基板１を均一に流れ易くするため、ｐ十高不純
物濃度の小領域４ ａ ＝ ４ ｂ ＊ ４ ｃ・・・
・・・を複数個形成し、これら小領域に夫々形成された
電極６ａ、６ｂ、６ｃ・・・・・・をすべて共通に結合
している。この実施例において、小領域４ａ。
価的な静電容量Ｃｔｌ−小さくすると共に、サージ電流
が半導体基板１を均一に流れ易くするため、ｐ十高不純
物濃度の小領域４ ａ ＝ ４ ｂ ＊ ４ ｃ・・・
・・・を複数個形成し、これら小領域に夫々形成された
電極６ａ、６ｂ、６ｃ・・・・・・をすべて共通に結合
している。この実施例において、小領域４ａ。
４ｂ、４ｃ・・・・・・の形成に伴い形成される夫々の
静電容量Ｃ，Ｃ，，Ｃ・・・・・・が互いに並列接続さ
ａ Ｑ れるので、これら全合成した静電容量ｃ２は、Ｃ２キＣ
ａ十Ｃｂ十Ｃｃ＋・・・・・・となる。従って、小領域
４ａ、４ｂ、４ｃ・・・・・・全充分に小さくすること
が好ましい。
静電容量Ｃ，Ｃ，，Ｃ・・・・・・が互いに並列接続さ
ａ Ｑ れるので、これら全合成した静電容量ｃ２は、Ｃ２キＣ
ａ十Ｃｂ十Ｃｃ＋・・・・・・となる。従って、小領域
４ａ、４ｂ、４ｃ・・・・・・全充分に小さくすること
が好ましい。
第３図に示す他の実施例ではｎ導電型の不純物濃度が非
常に低いｎ″′−低不純物濃度の半導体基板１を用いる
ことにより、この基板１と小領域４とによシ形成される
ＰＮ接合Ｊ２に起因する静電容量Ｃ２を更に小さくでき
る。
常に低いｎ″′−低不純物濃度の半導体基板１を用いる
ことにより、この基板１と小領域４とによシ形成される
ＰＮ接合Ｊ２に起因する静電容量Ｃ２を更に小さくでき
る。
次に第４図（Ａ） 、 （Ｂ）によシ本発明の他の実施
例ｔ−説明すると、半導体基板１にｐ導電型の不純物を
拡散してｐ十高不純物濃度の小領域４を形成するとき、
同時に小領域４と離してｐ十高不純物濃度の第２の小領
域４′ヲ形成し、更に通常のフォトリゾグラフィ法を利
用して計高不純物濃度のオ６の小領域９を小領域４′内
に形成する。ｎ−低不純物濃度の半導体層１と第２の小
領域４′との間に形成されるＰＮ接合は不要なので、導
電性薄膜１ｏをこのＰＮ接合に跨がるように形成して半
導体層１と第２の小領域４′と全電気的に短絡する。そ
してオ６の小領域９に形成された電極１１と小領域４に
形成された電極６とを共通に接続することにょυ、同図
（Ｂ）に示すように主ＰＮ接合Ｊ１に−もちアバランシ
ェブレークダウン機能を行うダイオードＤ１に対し、接
合面積の小さなＰＮＮ接合、Ｊｆｆｉ夫々３ 有するダイオードＤ２ｔ Ｄ、’ｆｒ、逆並列したもの
を直列に接続した構成と等価の構造を有する半導体装置
を得ることが出来る。斯かる半導体装置は、この半導体
素子２個の夫々の電極５を中間引出し端子１２を介して
背中合せに半田付することにより、第５図に示す様な３
つの引出し端子を備えた双方向性のアバランシェブレー
クダウン機能を有するサージ吸収素子を得るのに適して
おシ、調整された小さな静電容量を有するだけの双方向
性の半導体装置を得ることが出来る。
例ｔ−説明すると、半導体基板１にｐ導電型の不純物を
拡散してｐ十高不純物濃度の小領域４を形成するとき、
同時に小領域４と離してｐ十高不純物濃度の第２の小領
域４′ヲ形成し、更に通常のフォトリゾグラフィ法を利
用して計高不純物濃度のオ６の小領域９を小領域４′内
に形成する。ｎ−低不純物濃度の半導体層１と第２の小
領域４′との間に形成されるＰＮ接合は不要なので、導
電性薄膜１ｏをこのＰＮ接合に跨がるように形成して半
導体層１と第２の小領域４′と全電気的に短絡する。そ
してオ６の小領域９に形成された電極１１と小領域４に
形成された電極６とを共通に接続することにょυ、同図
（Ｂ）に示すように主ＰＮ接合Ｊ１に−もちアバランシ
ェブレークダウン機能を行うダイオードＤ１に対し、接
合面積の小さなＰＮＮ接合、Ｊｆｆｉ夫々３ 有するダイオードＤ２ｔ Ｄ、’ｆｒ、逆並列したもの
を直列に接続した構成と等価の構造を有する半導体装置
を得ることが出来る。斯かる半導体装置は、この半導体
素子２個の夫々の電極５を中間引出し端子１２を介して
背中合せに半田付することにより、第５図に示す様な３
つの引出し端子を備えた双方向性のアバランシェブレー
クダウン機能を有するサージ吸収素子を得るのに適して
おシ、調整された小さな静電容量を有するだけの双方向
性の半導体装置を得ることが出来る。
次に２６図（Ａ） 、 （Ｂ、ｌによシ双方向性半導体
バリスタの実施例を説明すると、ｎ−低不純物濃度の半
導体基板１の両側からｐ型不純物を拡散してｐ不純物濃
度の半導体層２．２”ｅ形成することにょシ、主ＰＮ接
合Ｊ１．Ｊ１”ｋ形成する。半導体層２にｎ十高不純物
濃度の小領域４ａとｎ不純物濃度の小領域４ｂ、！：’
を形成し、半導体層２′にｎ十高不純物濃度の小領域４
′ａとｎ不純物濃度の小領域４’ｂとを形成する。更に
、小領域４ｂ、４’ｂにはｐ＋高不純物濃度の小領域１
１ 、１１’が夫々形成され、小領域９に形成された電
極１１と小領域４ａに形成された電極６とが電気的に結
合され、小領域９′に形成された電極１１′と小領域４
′ａに形成された電極６′とが電気的に結合される。ま
た第４図の実施例と同様に、導電性薄膜１０ 、１０’
でもって、半導体層２と小領域４ｂ％半導体層２′と小
領域４’ ｂ ’に夫々電気的に短絡する。この様な構
成によれば、単一の半導体基板でもって、同図（Ｂ）に
示す様な静電容量を小さくし得る双方向性半導体バリス
タを得ることが出来る。
バリスタの実施例を説明すると、ｎ−低不純物濃度の半
導体基板１の両側からｐ型不純物を拡散してｐ不純物濃
度の半導体層２．２”ｅ形成することにょシ、主ＰＮ接
合Ｊ１．Ｊ１”ｋ形成する。半導体層２にｎ十高不純物
濃度の小領域４ａとｎ不純物濃度の小領域４ｂ、！：’
を形成し、半導体層２′にｎ十高不純物濃度の小領域４
′ａとｎ不純物濃度の小領域４’ｂとを形成する。更に
、小領域４ｂ、４’ｂにはｐ＋高不純物濃度の小領域１
１ 、１１’が夫々形成され、小領域９に形成された電
極１１と小領域４ａに形成された電極６とが電気的に結
合され、小領域９′に形成された電極１１′と小領域４
′ａに形成された電極６′とが電気的に結合される。ま
た第４図の実施例と同様に、導電性薄膜１０ 、１０’
でもって、半導体層２と小領域４ｂ％半導体層２′と小
領域４’ ｂ ’に夫々電気的に短絡する。この様な構
成によれば、単一の半導体基板でもって、同図（Ｂ）に
示す様な静電容量を小さくし得る双方向性半導体バリス
タを得ることが出来る。
以上述べた様に本発明によれば、逆方向非線形抵抗特性
が主に利用される主ＰＮ接合を有する半導体素子自身に
、その静電容量を補償、つ″ｉ！ｂ半導体装置全体の静
電容量を小きくするための小さい静電容量を与える接合
面積の小さなＰＮ接合を形成しているので、所定の値に
調整された静電容量を有する半導体装ｔ’を容易に製作
することが出来、しかも充分に小さな接合面積をもっＰ
Ｎ接合を容易に形成できるから半導体装置の静電容量を
充分に小さくできる。
が主に利用される主ＰＮ接合を有する半導体素子自身に
、その静電容量を補償、つ″ｉ！ｂ半導体装置全体の静
電容量を小きくするための小さい静電容量を与える接合
面積の小さなＰＮ接合を形成しているので、所定の値に
調整された静電容量を有する半導体装ｔ’を容易に製作
することが出来、しかも充分に小さな接合面積をもっＰ
Ｎ接合を容易に形成できるから半導体装置の静電容量を
充分に小さくできる。
第１図は本発明の一実施例を説明するための図であり、
（Ａ）は断面図、（Ｂ）は半導体基板の上面図、（Ｃ）
はその等価図、第２図及び第３図は夫々本発明の他の実
施例を示す断面図、第４図は本発明の他の一実施例を示
す図であって、その（Ａ）は断面図、（Ｂ）はその等価
図、第５図は本発明の他の実施例を説明するための図、
２６図は本発明の他の一実施例を説明するための図であ
り、（Ａ）は断面図、（Ｂ）はその等価図である。 １・・・半導体基板 ２，２′・・・半導体層 ６，３
′・・・絶縁被膜４．４′・・・小領域 ５，６・・・
電極 ７，８・・・引出し端子９．９′・・・小領域
１０ 、１０’・・・導電性薄膜 Ｊ、 ｌ Ｊ２゜Ｊ
３・・・ＰＮ接合
（Ａ）は断面図、（Ｂ）は半導体基板の上面図、（Ｃ）
はその等価図、第２図及び第３図は夫々本発明の他の実
施例を示す断面図、第４図は本発明の他の一実施例を示
す図であって、その（Ａ）は断面図、（Ｂ）はその等価
図、第５図は本発明の他の実施例を説明するための図、
２６図は本発明の他の一実施例を説明するための図であ
り、（Ａ）は断面図、（Ｂ）はその等価図である。 １・・・半導体基板 ２，２′・・・半導体層 ６，３
′・・・絶縁被膜４．４′・・・小領域 ５，６・・・
電極 ７，８・・・引出し端子９．９′・・・小領域
１０ 、１０’・・・導電性薄膜 Ｊ、 ｌ Ｊ２゜Ｊ
３・・・ＰＮ接合
Claims (1)
- （１）第１の導電型の半導体層と第２の導電型の半導体
層とにより形成される１つ以上の主ＰＮ接合が逆方向非
線形抵抗特性を呈する半導体装置において、前記第１の
導電型の半導体層又は第２の導電型の半導体層に、これ
ら半導体層の面積よ）も小さく且つ逆の導電型の小領域
を１つ以上形成して、前記主ＰＮ接合の静電容量に比べ
て小さい静電容量を前記主ＰＮ接合の等測的な容量に対
し直列に与えることによシ、半導体装置全体の静電容量
を小さくしたことを特徴とする半導体装置。 ■ 第１の導電型の半導体層と第２の導電型の半導体層
とにより形成される１つ以上の主ＰＮ接合の非線形逆方
向特性を利用する半導体装置において、前記第１の導電
型の半導体層又は第２の導電型の半導体層にこれら半導
体層の面積よシ小さく且つ逆の導電型の小領域を複数形
成すると共に、これら小領域のうちの少くとも１つにこ
の小領域の導電型と逆の導電型の別の小領域を形成し、
更にこの別の小領域と該領域が形成されていない前記小
領域を電気的に結合することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24992083A JPS60140878A (ja) | 1983-12-28 | 1983-12-28 | サージ吸収用半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24992083A JPS60140878A (ja) | 1983-12-28 | 1983-12-28 | サージ吸収用半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60140878A true JPS60140878A (ja) | 1985-07-25 |
| JPH0516194B2 JPH0516194B2 (ja) | 1993-03-03 |
Family
ID=17200149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24992083A Granted JPS60140878A (ja) | 1983-12-28 | 1983-12-28 | サージ吸収用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60140878A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6370459A (ja) * | 1986-09-11 | 1988-03-30 | Origin Electric Co Ltd | サ−ジ吸収用半導体装置 |
| FR2608320A1 (fr) * | 1986-12-16 | 1988-06-17 | Thomson Semiconducteurs | Dispositif de protection contre les surtensions a faible capacite |
| FR2623663A1 (fr) * | 1987-11-24 | 1989-05-26 | Sgs Thomson Microelectronics | Assemblage monolithique de diodes de protection et systemes de protection |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5040168U (ja) * | 1973-08-08 | 1975-04-24 | ||
| JPS5326684A (en) * | 1976-08-25 | 1978-03-11 | Hitachi Ltd | Two-way zener diode |
| JPS5528435A (en) * | 1978-08-21 | 1980-02-29 | Onahama Seiren Kk | Method of recovering waste heat of refining exhaust gas |
| JPS57154879A (en) * | 1981-02-04 | 1982-09-24 | Rca Corp | Semiconductor device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5040168B2 (ja) * | 1972-06-02 | 1975-12-22 |
-
1983
- 1983-12-28 JP JP24992083A patent/JPS60140878A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5040168U (ja) * | 1973-08-08 | 1975-04-24 | ||
| JPS5326684A (en) * | 1976-08-25 | 1978-03-11 | Hitachi Ltd | Two-way zener diode |
| JPS5528435A (en) * | 1978-08-21 | 1980-02-29 | Onahama Seiren Kk | Method of recovering waste heat of refining exhaust gas |
| JPS57154879A (en) * | 1981-02-04 | 1982-09-24 | Rca Corp | Semiconductor device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6370459A (ja) * | 1986-09-11 | 1988-03-30 | Origin Electric Co Ltd | サ−ジ吸収用半導体装置 |
| FR2608320A1 (fr) * | 1986-12-16 | 1988-06-17 | Thomson Semiconducteurs | Dispositif de protection contre les surtensions a faible capacite |
| EP0272184A1 (fr) * | 1986-12-16 | 1988-06-22 | Sgs-Thomson Microelectronics S.A. | Dispositif de protection contre les surtensions à faible capacité |
| FR2623663A1 (fr) * | 1987-11-24 | 1989-05-26 | Sgs Thomson Microelectronics | Assemblage monolithique de diodes de protection et systemes de protection |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0516194B2 (ja) | 1993-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5249768B2 (ja) | 低電圧線路を過電圧から保護するための集積回路 | |
| US5401985A (en) | Low voltage monolithic protection diode with a low capacitance | |
| US4811155A (en) | Protection circuit for a semiconductor integrated circuit having bipolar transistors | |
| JPS60192359A (ja) | 半導体メモリ装置 | |
| TW457688B (en) | Input/output port with high voltage tolerance | |
| KR940010917B1 (ko) | 반도체 가변용량소자 | |
| CN109065541B (zh) | 一种双向瞬态电压抑制器及制备方法 | |
| JPS60140878A (ja) | サージ吸収用半導体装置 | |
| JPH061833B2 (ja) | Ｍｏｓ形半導体装置 | |
| CN113380786B (zh) | 集成逆导二极管的可控硅瞬态电压抑制保护器件结构 | |
| JPH01214055A (ja) | 静電破壊保護装置 | |
| JPH01222624A (ja) | モノリシック過電圧保護集合体 | |
| JPH0553304B2 (ja) | ||
| CN108110063A (zh) | 一种单向tvs芯片 | |
| JPS6373673A (ja) | サ−ジ吸収用半導体装置 | |
| JPH01114077A (ja) | 半導体装置 | |
| JPS5916364A (ja) | Ｍｉｓ形半導体ｉｃの信号入力回路 | |
| EP4207282A1 (en) | A semiconductor device and a method of manufacturing a semiconductor device | |
| JPS61102766A (ja) | 半導体集積回路 | |
| JPS613442A (ja) | 半導体装置 | |
| JP2893694B2 (ja) | 静電破壊防止回路 | |
| JPH01125873A (ja) | サージ吸収用半導体装置 | |
| JPS583385B2 (ja) | カデンアツホゴソシ | |
| JPS6159767A (ja) | 半導体装置 | |
| JPS60235452A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |