JPS6047469A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6047469A JPS6047469A JP15586683A JP15586683A JPS6047469A JP S6047469 A JPS6047469 A JP S6047469A JP 15586683 A JP15586683 A JP 15586683A JP 15586683 A JP15586683 A JP 15586683A JP S6047469 A JPS6047469 A JP S6047469A
- Authority
- JP
- Japan
- Prior art keywords
- junction
- gate electrode
- gate
- voltage
- series resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 230000005669 field effect Effects 0.000 claims description 11
- 238000000034 method Methods 0.000 abstract description 2
- 230000001681 protective effect Effects 0.000 abstract description 2
- 238000010276 construction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000035939 shock Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000006378 damage Effects 0.000 description 1
- 238000004925 denaturation Methods 0.000 description 1
- 230000036425 denaturation Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はショットキー接合ゲー１−形電界効果トランジ
スタをそなえた半導体装置に関する。
スタをそなえた半導体装置に関する。
従来例の構成とその問題点
ショットキーゲート形電界効果１−ランジスタのゲート
電極に外部より衝撃電圧が何らかの原因によシ加えられ
、その結果、大きな電流がショットキー接合を通じて流
れると、ショットキー接合では、金属と半導体の界面に
変性が生じやすいため容易に永久的破壊に至る。そのた
め、従来から、ショットキー接合形電界効果トランリス
タの使用に際しては取扱いに細心の注意を必要とし、ま
た同半導体装置を衝撃電圧より保護する別体の回路を必
要とするなどの不都合があった。
電極に外部より衝撃電圧が何らかの原因によシ加えられ
、その結果、大きな電流がショットキー接合を通じて流
れると、ショットキー接合では、金属と半導体の界面に
変性が生じやすいため容易に永久的破壊に至る。そのた
め、従来から、ショットキー接合形電界効果トランリス
タの使用に際しては取扱いに細心の注意を必要とし、ま
た同半導体装置を衝撃電圧より保護する別体の回路を必
要とするなどの不都合があった。
発明の目的
本発明は以」二のような不都合を解決するためになされ
たものであり、ショットキーゲート形電界効果トランジ
スタの耐衝撃電圧性が著しく向上する一体化された半導
体装置を提供するものである。
たものであり、ショットキーゲート形電界効果トランジ
スタの耐衝撃電圧性が著しく向上する一体化された半導
体装置を提供するものである。
発明の構成
本発明の半導体装置は、ショットキー接合形電界効果ト
ランジスタのゲート電極と、ソース電極或いはドレイン
電極との間に、同一基板上に形成されたｐｎ接合素子を
並列に接続し、かつｐｎ接合素子の有する直列抵抗全ゲ
ート電極の直列抵抗よりも小さくしたものであるっ 実施例の説明 半導体基板」二に形成されたショットキー接合及びｐｎ
接合は、それらに直列に接続される直列抵抗全不用避的
に有する。したがって、シヨソ１−キー接合或いはｐｎ
接合は、第１図のように、寄生抵抗のない理想的カシコ
ツ１−キー接合或いはｐｎ接合１１と直列抵抗Ｒｓとで
表わすことができる。
ランジスタのゲート電極と、ソース電極或いはドレイン
電極との間に、同一基板上に形成されたｐｎ接合素子を
並列に接続し、かつｐｎ接合素子の有する直列抵抗全ゲ
ート電極の直列抵抗よりも小さくしたものであるっ 実施例の説明 半導体基板」二に形成されたショットキー接合及びｐｎ
接合は、それらに直列に接続される直列抵抗全不用避的
に有する。したがって、シヨソ１−キー接合或いはｐｎ
接合は、第１図のように、寄生抵抗のない理想的カシコ
ツ１−キー接合或いはｐｎ接合１１と直列抵抗Ｒｓとで
表わすことができる。
第２図は本発明の一実施例を示す回路図で、特にショッ
トキーゲート電極、及びゲート電極とソース電極との間
に接続されたｐｎ接合２１については、第１図のように
、寄生抵抗のない理想的なショットキー接合或いはｐｎ
接合と直列抵抗とで表わし、ゲートの直列抵抗ｉＲ＋、
ｐｎ接合の直列抵抗全Ｒ２で表わしたつ 本発明においては上記のＲ１とＲ２の関係はＲ＋）Ｒ２
となる。 この時の、電界効果１−ランジスクのゲート
・ソース間の電流電圧特性人と、ゲート・ソース間に接
続されたｐｎ接合２１の電流電圧Ｂとをまとめて第３図
に示す。図のようにｐｎ接合２１の電流電圧特性Ｂの方
が急激に変化する。
トキーゲート電極、及びゲート電極とソース電極との間
に接続されたｐｎ接合２１については、第１図のように
、寄生抵抗のない理想的なショットキー接合或いはｐｎ
接合と直列抵抗とで表わし、ゲートの直列抵抗ｉＲ＋、
ｐｎ接合の直列抵抗全Ｒ２で表わしたつ 本発明においては上記のＲ１とＲ２の関係はＲ＋）Ｒ２
となる。 この時の、電界効果１−ランジスクのゲート
・ソース間の電流電圧特性人と、ゲート・ソース間に接
続されたｐｎ接合２１の電流電圧Ｂとをまとめて第３図
に示す。図のようにｐｎ接合２１の電流電圧特性Ｂの方
が急激に変化する。
今、この半導体装置のゲート電極に順方向衝撃電圧が加
わり、ゲート・ソース間の電圧がＶｇｓとなった時、ｐ
ｎ接合２１を流れる電流１２と、 ゲート電極を流れる
電流上１とは第３図中に示しだようになり、ｉｌ（ｉ２
となる。つまシ、加えられた衝撃電圧のエネルギーのう
ち、大半がｐｎ接合２１によって消費され、ゲート電（
菟で消費されるエネルギーは僅かであり、ｐｎ接合２１
にＪ：るゲート電極の保護効果は犬なるものがある。
わり、ゲート・ソース間の電圧がＶｇｓとなった時、ｐ
ｎ接合２１を流れる電流１２と、 ゲート電極を流れる
電流上１とは第３図中に示しだようになり、ｉｌ（ｉ２
となる。つまシ、加えられた衝撃電圧のエネルギーのう
ち、大半がｐｎ接合２１によって消費され、ゲート電（
菟で消費されるエネルギーは僅かであり、ｐｎ接合２１
にＪ：るゲート電極の保護効果は犬なるものがある。
上記の実施例の如く、Ｒ１〉Ｒ２とするためには例えば
ＵＨＦ帯用電界効果トランジヌクにおいてはゲート電極
の給電点を一点にしたいわゆるノングルフィンガー構造
等によってゲートの直列抵抗Ｒ１を１０へ２０Ωに設定
し、ｐｎ接合２１の１１り動抵抗Ｒ２を１０Ω以下とす
ればよい。Ｒ２を１０Ω以下とするためには、ｐｎ接合
２１の接合領域を大きくする方法が考えられるが、接合
領域の拡大に比例して接合容量が増大し、電界効果トラ
ンジスタのＲＦ特性を低下させるだめ、接合領域の拡大
には限度がある。
ＵＨＦ帯用電界効果トランジヌクにおいてはゲート電極
の給電点を一点にしたいわゆるノングルフィンガー構造
等によってゲートの直列抵抗Ｒ１を１０へ２０Ωに設定
し、ｐｎ接合２１の１１り動抵抗Ｒ２を１０Ω以下とす
ればよい。Ｒ２を１０Ω以下とするためには、ｐｎ接合
２１の接合領域を大きくする方法が考えられるが、接合
領域の拡大に比例して接合容量が増大し、電界効果トラ
ンジスタのＲＦ特性を低下させるだめ、接合領域の拡大
には限度がある。
一方、ｐｎ接合２１のｎ影領域のキャリヤ濃度ｎｐｎを
大きくすれば、接合容量はｎｐｎの平方根にほぼ比例す
るのに対し、直列抵抗Ｒ２はほぼ逆比例して減少してい
くため、有効にＲ２を減少させることができる。しかし
ながら、ｎｐｎを過剰に大きくするとｐｎ接合２１の耐
圧が低下する。
大きくすれば、接合容量はｎｐｎの平方根にほぼ比例す
るのに対し、直列抵抗Ｒ２はほぼ逆比例して減少してい
くため、有効にＲ２を減少させることができる。しかし
ながら、ｎｐｎを過剰に大きくするとｐｎ接合２１の耐
圧が低下する。
以上の点から、ｐｎ接合２１のｎ影領域キャリヤ濃度を
、５ Ｘ １０１７ｆ７Ｍ、−３から２ Ｘ １０１８
釧２−３の範囲に、捷た接合面積を３０μｍ２から５０
０μｍ２の範囲に設定すれば、Ｒ２を実用上問題なし、
かつ効果的に減少させ、１００以下とすることができる
。捷た、ｐ影領域の形状を櫛状にすれば、ｐ影領域の周
辺長が増大し、さらにＲ２を減少させることが可能であ
る。
、５ Ｘ １０１７ｆ７Ｍ、−３から２ Ｘ １０１８
釧２−３の範囲に、捷た接合面積を３０μｍ２から５０
０μｍ２の範囲に設定すれば、Ｒ２を実用上問題なし、
かつ効果的に減少させ、１００以下とすることができる
。捷た、ｐ影領域の形状を櫛状にすれば、ｐ影領域の周
辺長が増大し、さらにＲ２を減少させることが可能であ
る。
なお、以上の実施例はｐｎ接合をゲート ソース間に接
続した場合であるが、ゲー１−・ドレイン間に接続した
場合も耐衝撃電圧性の向上をはかることができる。
続した場合であるが、ゲー１−・ドレイン間に接続した
場合も耐衝撃電圧性の向上をはかることができる。
また、ゲート・ソース間に接続するｐｎ接合は」二重の
実施例では１つのｐｎ接合としているが、複数個のｐｎ
接合、例えば互いに逆向きに接続された一対のｐｎ接合
としてもよい。
実施例では１つのｐｎ接合としているが、複数個のｐｎ
接合、例えば互いに逆向きに接続された一対のｐｎ接合
としてもよい。
発明の効果
以上に述べたように、本発明によれば、電界効果１−ラ
ンシスタの耐衝撃電圧性は著しく向−１ニし、実用上の
効果は大なるものである。
ンシスタの耐衝撃電圧性は著しく向−１ニし、実用上の
効果は大なるものである。
第１図はｐｎ接合及びショソ１−キー接合のく１９価回
路を示す図、第２図は本発明の一実施例を示す等価回路
図、第３図は第２図の実施例における電流電圧特性を示
す図である。 ２１・・・・・・ｉｎ 効果）ランシフ・夕のゲート
ソース間に接続されたｐｎ接合、 Ｒ１・・・・・・ゲ
ー１−の直列抵抗、Ｒ２・・・・・・ｐｎ接合の直列抵
抗。
路を示す図、第２図は本発明の一実施例を示す等価回路
図、第３図は第２図の実施例における電流電圧特性を示
す図である。 ２１・・・・・・ｉｎ 効果）ランシフ・夕のゲート
ソース間に接続されたｐｎ接合、 Ｒ１・・・・・・ゲ
ー１−の直列抵抗、Ｒ２・・・・・・ｐｎ接合の直列抵
抗。
Claims (1)
- ショットキーゲート型電界効果トランジスターと、前記
ショットキーゲート型電界効果トランジスタのソース電
極あるいはドレイン電極とゲート電極との間に接続され
るとともに、前記ゲート電極の有する直列抵抗よりも小
さい直列抵抗を有するｐｎ接合とが同一基板上に形成さ
れていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15586683A JPS6047469A (ja) | 1983-08-25 | 1983-08-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15586683A JPS6047469A (ja) | 1983-08-25 | 1983-08-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6047469A true JPS6047469A (ja) | 1985-03-14 |
Family
ID=15615213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15586683A Pending JPS6047469A (ja) | 1983-08-25 | 1983-08-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6047469A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7992304B2 (en) | 2006-02-14 | 2011-08-09 | Kai R&D Center Co., Ltd. | Razor |
| US8046920B2 (en) | 2006-02-14 | 2011-11-01 | Kai R&D Center Co., Ltd. | Razor |
| US8104179B2 (en) | 2006-02-14 | 2012-01-31 | Kai R&D Center Co., Ltd. | Razor |
| CN107046030A (zh) * | 2016-02-09 | 2017-08-15 | 三菱电机株式会社 | 带保护二极管的场效应晶体管 |
-
1983
- 1983-08-25 JP JP15586683A patent/JPS6047469A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7992304B2 (en) | 2006-02-14 | 2011-08-09 | Kai R&D Center Co., Ltd. | Razor |
| US8046920B2 (en) | 2006-02-14 | 2011-11-01 | Kai R&D Center Co., Ltd. | Razor |
| US8104179B2 (en) | 2006-02-14 | 2012-01-31 | Kai R&D Center Co., Ltd. | Razor |
| CN107046030A (zh) * | 2016-02-09 | 2017-08-15 | 三菱电机株式会社 | 带保护二极管的场效应晶体管 |
| CN107046030B (zh) * | 2016-02-09 | 2021-04-02 | 三菱电机株式会社 | 带保护二极管的场效应晶体管 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH069018B2 (ja) | 半導体構造 | |
| JPH0334659B2 (ja) | ||
| US20020079538A1 (en) | Scr-type electrostatic discharge protection circuit | |
| JPS6047469A (ja) | 半導体装置 | |
| JPH0290570A (ja) | 電力ｍｏｓｆｅｔに対するゲート・ソース保護回路 | |
| JPH0795565B2 (ja) | 相補型ｍｉｓ集積回路の静電気保護装置 | |
| JPS6377155A (ja) | オ−プンドレイン出力回路 | |
| JPH0536979A (ja) | サージ防護素子 | |
| JPS58161375A (ja) | 絶縁ゲ−ト形電界効果半導体集積回路の入力保護回路 | |
| JPS6047470A (ja) | 半導体装置 | |
| CN100401512C (zh) | 利用硅控整流器的静电放电保护电路 | |
| JPH0677505A (ja) | ２端子サージ防護素子及び多線防護方法 | |
| JPH0414929Y2 (ja) | ||
| JPH0551183B2 (ja) | ||
| JPH031827B2 (ja) | ||
| JPH0342680Y2 (ja) | ||
| JPH06140576A (ja) | Ｉｃの静電破壊保護装置 | |
| JPH0124939Y2 (ja) | ||
| JPH01186664A (ja) | 入力回路 | |
| JPH01262655A (ja) | 静電破壊保護素子 | |
| JPH02153539A (ja) | 化合物半導体装置 | |
| JPS5851577A (ja) | 半導体装置 | |
| JPH03215979A (ja) | 両方向サイリスタ | |
| JPH01273346A (ja) | 半導体装置 | |
| JPS59155958A (ja) | 半導体装置 |