JPH0290570A - 電力ｍｏｓｆｅｔに対するゲート・ソース保護回路 - Google Patents
電力ｍｏｓｆｅｔに対するゲート・ソース保護回路Info
- Publication number
- JPH0290570A JPH0290570A JP1202739A JP20273989A JPH0290570A JP H0290570 A JPH0290570 A JP H0290570A JP 1202739 A JP1202739 A JP 1202739A JP 20273989 A JP20273989 A JP 20273989A JP H0290570 A JPH0290570 A JP H0290570A
- Authority
- JP
- Japan
- Prior art keywords
- source
- connection end
- power mosfet
- connection
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001681 protective effect Effects 0.000 title 1
- 230000003071 parasitic effect Effects 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electronic Switches (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、１つの電力ＭＯＳＦＥＴと陽極側で結ばれ
た２つのツェナーダイオードを備え、第１ツエナーダイ
オードの陰極接続端は電力ＭＯＳＦＥＴのゲート接続端
と結ばれ、第２ツエナーダイオードの陰極端はそのソー
ス接ＶＥ端と結ばれている電力ＭＯＳＦＥＴに対するゲ
ート・ソース保護回路に関するものである。
た２つのツェナーダイオードを備え、第１ツエナーダイ
オードの陰極接続端は電力ＭＯＳＦＥＴのゲート接続端
と結ばれ、第２ツエナーダイオードの陰極端はそのソー
ス接ＶＥ端と結ばれている電力ＭＯＳＦＥＴに対するゲ
ート・ソース保護回路に関するものである。
この回路は１９８６年に西独ミュンヘン市に開催された
第３回国際マイクロエレクトロニクス会議の報告書６Ｂ
−８４ページに記載されている。
第３回国際マイクロエレクトロニクス会議の報告書６Ｂ
−８４ページに記載されている。
この回路の原理を第２図に示す、１ｉ力ＭＯ５ＦＥＴ１
のゲート接続端Ｇとソース接続端Ｓの間に２つのツェナ
ーダイオード３と４が挿入され、ＭＯＳＦＥＴＩのゲー
ト・ソースキャパシタンスを正と負の過電圧に対して保
護する。
のゲート接続端Ｇとソース接続端Ｓの間に２つのツェナ
ーダイオード３と４が挿入され、ＭＯＳＦＥＴＩのゲー
ト・ソースキャパシタンスを正と負の過電圧に対して保
護する。
ＭＯＳＦＥＴＩのソース側Ｓに負荷２が直列接続される
と、ＭＯＳＦＥＴＩを確実に導通制御するためにはゲー
ト・ソースｒ’、’ｌ＠圧が給電電圧Ｖ１゜より高くな
ることが必要である。ツェナーダイオード３と４が共通
の基板に集積されていると、ＭＯＳＦＥＴＩの確実な導
通制御は保証されない。
と、ＭＯＳＦＥＴＩを確実に導通制御するためにはゲー
ト・ソースｒ’、’ｌ＠圧が給電電圧Ｖ１゜より高くな
ることが必要である。ツェナーダイオード３と４が共通
の基板に集積されていると、ＭＯＳＦＥＴＩの確実な導
通制御は保証されない。
この場合電流・電圧特性曲線１ｓｔ／Ｕｃｓは第３図に
示した形となる。電流＋ｓｓの上昇と共に電圧Ｕ０．は
最初ツェナーダイオード３のツェナー電圧にツェナーダ
イオード４の順方向電圧を加えた値、例えば６．７ｖに
上昇する。ｉｉ流が更に上昇すると電圧は例えば４ｖに
戻り、より高い電流で再び上昇する。しかし４■の電圧
ではＭＯＳＦＥＴＩは完全に導通制御されないことがあ
る。
示した形となる。電流＋ｓｓの上昇と共に電圧Ｕ０．は
最初ツェナーダイオード３のツェナー電圧にツェナーダ
イオード４の順方向電圧を加えた値、例えば６．７ｖに
上昇する。ｉｉ流が更に上昇すると電圧は例えば４ｖに
戻り、より高い電流で再び上昇する。しかし４■の電圧
ではＭＯＳＦＥＴＩは完全に導通制御されないことがあ
る。
図示の特性曲線はツェナーダイオード３に所属する寄生
バイポーラ・トランジスタの接続に起因するものである
。これを第４図によって説明する。
バイポーラ・トランジスタの接続に起因するものである
。これを第４図によって説明する。
ツェナーダイオード３．４は、半導体１０内に埋め込ま
れた皿形領域１１とこの領域に埋め込まれた領域１２又
は１３から構成される。Ｎ域１１と領域１２．１３はい
ずれも高濃度にドープされる０両方のツェナーダイオー
ドは共に１つの寄生バイポーラトランジスタを備えるが
、それらは領域１３．１１，１０又は１２．１１、ｌＯ
で構成される。ツェナーダイオード３に所属する寄生ｎ
ｐｎバイポーラ・トランジスタは１４として図に示され
ている。ゲート接続端Ｇに電力ＭＯＳＦＥＴの接続に必
要な正電位（これは常にソース電位より高くなければな
らない）が加えられると、寄生バイポーラ・トランジス
タ１４のコレクタは領域１２によって、そのベースは皿
形領域ｌｌによって、そのエミッタは基板１０によって
形成される。この場合バイポーラ・トランジスタ１４の
ベースはドレン電位よりもより高い電位に浮遊すること
ができる。これによって寄生バイポーラ・トランジスタ
１４が導通制御され、ツェナーダイオード３に全電圧が
加えられることは不可能となる。
れた皿形領域１１とこの領域に埋め込まれた領域１２又
は１３から構成される。Ｎ域１１と領域１２．１３はい
ずれも高濃度にドープされる０両方のツェナーダイオー
ドは共に１つの寄生バイポーラトランジスタを備えるが
、それらは領域１３．１１，１０又は１２．１１、ｌＯ
で構成される。ツェナーダイオード３に所属する寄生ｎ
ｐｎバイポーラ・トランジスタは１４として図に示され
ている。ゲート接続端Ｇに電力ＭＯＳＦＥＴの接続に必
要な正電位（これは常にソース電位より高くなければな
らない）が加えられると、寄生バイポーラ・トランジス
タ１４のコレクタは領域１２によって、そのベースは皿
形領域ｌｌによって、そのエミッタは基板１０によって
形成される。この場合バイポーラ・トランジスタ１４の
ベースはドレン電位よりもより高い電位に浮遊すること
ができる。これによって寄生バイポーラ・トランジスタ
１４が導通制御され、ツェナーダイオード３に全電圧が
加えられることは不可能となる。
この発明の課題は、上記の回路装置を更に発展させて、
電力ＭＯＳＦＥＴの入力端に導電側ｍ電圧が加えられて
いるきき上記のツェナーダイオード所属の寄生バイポー
ラ・トランジスタの接続が避けられるようにすることに
ある。
電力ＭＯＳＦＥＴの入力端に導電側ｍ電圧が加えられて
いるきき上記のツェナーダイオード所属の寄生バイポー
ラ・トランジスタの接続が避けられるようにすることに
ある。
この発明は、電力ＭＯＳＦＥＴのゲート電位がそのソー
ス電位およびドレン電位より高いときツェナーダイオー
ドの陽極接続端を電力ＭＯＳＦＥＴのソース接続端に結
び付ける電子スイッチを備えていることを特徴とする。
ス電位およびドレン電位より高いときツェナーダイオー
ドの陽極接続端を電力ＭＯＳＦＥＴのソース接続端に結
び付ける電子スイッチを備えていることを特徴とする。
第１図を参照し実施例についてこの発明の詳細な説明す
る。
る。
第１図においては陽極側で互いに結合されたツェナーダ
イオード３．４がゲート接続端Ｇとソース接続端Ｓの間
に接続されている。電力ＭＯＳＦＥＴＩは図を簡単にす
るためここでは除かれているがツェナーダイオード３．
４の陽極接続端は電子スイッチを通してＭＯＳＦＥＴＩ
のソース接続端に結ばれる。電子スイッチの簡単なもの
はエンハンスメントＦＥＴｌ５であり、そのソース接続
端Ｓはツェナーダイオードの陽極接続端に、そのドレン
接１１ｔ＠Ｄは電力ＭＯ３Ｆ已Ｔｌのソース接続端Ｓに
結ばれる。そのゲート接続端Ｇは電力ＭＯＳＦＥＴＩの
ゲート接続端Ｇに結ばれている。
イオード３．４がゲート接続端Ｇとソース接続端Ｓの間
に接続されている。電力ＭＯＳＦＥＴＩは図を簡単にす
るためここでは除かれているがツェナーダイオード３．
４の陽極接続端は電子スイッチを通してＭＯＳＦＥＴＩ
のソース接続端に結ばれる。電子スイッチの簡単なもの
はエンハンスメントＦＥＴｌ５であり、そのソース接続
端Ｓはツェナーダイオードの陽極接続端に、そのドレン
接１１ｔ＠Ｄは電力ＭＯ３Ｆ已Ｔｌのソース接続端Ｓに
結ばれる。そのゲート接続端Ｇは電力ＭＯＳＦＥＴＩの
ゲート接続端Ｇに結ばれている。
ここでＦＥＴ１５のカットオフ電圧値以上の正のゲート
・ソース電圧ＵＣＳを電力ＭＯ３Ｆ已Ｔｌの入力端に加
えると、ＦＥＴ１５が導通１１ＪＷされてツェナーダイ
オード３の陽極ｔｌｌ続出電力ＭＯＳＦＥＴＩのソース
接続端Ｓを結合する。即ち寄生バイポーラ・トランジス
タ１４（第４図）のベースは存在する最低の電位に置か
れていることになる。この電位は常にエミッタ電位より
低い。これによってｎｐｎバイポーラ・トランジスタ１
４の接続は不可能となる。ベースとソース接続端Ｓの結
合は第４図に破線１７により象徴的に表示されている。
・ソース電圧ＵＣＳを電力ＭＯ３Ｆ已Ｔｌの入力端に加
えると、ＦＥＴ１５が導通１１ＪＷされてツェナーダイ
オード３の陽極ｔｌｌ続出電力ＭＯＳＦＥＴＩのソース
接続端Ｓを結合する。即ち寄生バイポーラ・トランジス
タ１４（第４図）のベースは存在する最低の電位に置か
れていることになる。この電位は常にエミッタ電位より
低い。これによってｎｐｎバイポーラ・トランジスタ１
４の接続は不可能となる。ベースとソース接続端Ｓの結
合は第４図に破線１７により象徴的に表示されている。
これによってツェナーダイオード３は第３図に破線１８
で示される電流−電圧特性曲線を持つようになる。ＦＥ
Ｔ１５のカットオフ電圧はツェナーダイオード３のツェ
ナー電圧に等しいかそれより低（される。
で示される電流−電圧特性曲線を持つようになる。ＦＥ
Ｔ１５のカットオフ電圧はツェナーダイオード３のツェ
ナー電圧に等しいかそれより低（される。
ＭＯＳＦＥＴ１５には両方のソース接続端、両方のドレ
ン接続端およびゲート接続端が互いに結合されることに
よりデイブレーシランＦＥＴ１６を並列接続することが
できる。ＦＥＴ１６はＵｃｓ＝０において既に導通し、
ツェナーダイオード３．４の陽極接続端又は皿形領域１
１（第４図）を、ＦＥＴ１５がまだ接続されていないと
きにもソース電位に保持する。
ン接続端およびゲート接続端が互いに結合されることに
よりデイブレーシランＦＥＴ１６を並列接続することが
できる。ＦＥＴ１６はＵｃｓ＝０において既に導通し、
ツェナーダイオード３．４の陽極接続端又は皿形領域１
１（第４図）を、ＦＥＴ１５がまだ接続されていないと
きにもソース電位に保持する。
例えば誘導負荷の作用によってＭＯＳＦＥＴＩの入力端
にｆＬ電圧ＵＧ９が加えられると、ツェナーダイオード
４は電圧制限式に作用する。従ってトランジスタ１５．
１６が遮断される。ツェナーダイオード４に所属する寄
生バイポーラ・トランジスタに、０以下の電圧ＵＧｓ
（ＵＧｓ＜ Ｏ）の印加では電力ＭＯＳＦＥＴがもとも
と接続されてはならないのであるから妨害にはならない
。
にｆＬ電圧ＵＧ９が加えられると、ツェナーダイオード
４は電圧制限式に作用する。従ってトランジスタ１５．
１６が遮断される。ツェナーダイオード４に所属する寄
生バイポーラ・トランジスタに、０以下の電圧ＵＧｓ
（ＵＧｓ＜ Ｏ）の印加では電力ＭＯＳＦＥＴがもとも
と接続されてはならないのであるから妨害にはならない
。
第１図はこの発明の実施例の結線図、第２図は電力ＭＯ
ＳＦＥＴに対する公知のゲート・ソース保護回路、第３
図はこの回路の電流電圧特性曲線、第４図はこのような
電流電圧特性曲線となる理由を説明する図面である。 ３．４・・・ツェナーダイオード Ｃ・・・ゲート接続端 Ｓ・・・ソース接続端 １５・・・エンハンスメントＦＥＴ １６・・・デイプレーシランＦＥＴ ＵＧＳ・・・ゲート・ソース間電圧 ＩＧ ４ ＩＧ ２ ＩＧ ３ ＩＧＩ ム■ ｂＶ ｌｊ、／Ｖ
ＳＦＥＴに対する公知のゲート・ソース保護回路、第３
図はこの回路の電流電圧特性曲線、第４図はこのような
電流電圧特性曲線となる理由を説明する図面である。 ３．４・・・ツェナーダイオード Ｃ・・・ゲート接続端 Ｓ・・・ソース接続端 １５・・・エンハンスメントＦＥＴ １６・・・デイプレーシランＦＥＴ ＵＧＳ・・・ゲート・ソース間電圧 ＩＧ ４ ＩＧ ２ ＩＧ ３ ＩＧＩ ム■ ｂＶ ｌｊ、／Ｖ
Claims (1)
- 【特許請求の範囲】 １）１つの電力ＭＯＳＦＥＴと陽極側が結合されている
２つのツエナーダイオードを備え、第１ツエナーダイオ
ードの陰極接続端は電力ＭＯＳＦＥＴのゲート接続端と
、第２ツエナーダイオードの陰極接続端はそのソース接
続端と結ばれている回路装置において、ゲート電位がソ
ースならびにドレン電位より高くなったとき、ツェナー
ダイオード（３、４）の陽極接続端を電力ＭＯＳＦＥＴ
（１）のソース接続端（Ｓ）と結合する電子スイッチが
設けられていることを特徴とする電力ＭＯＳＦＥＴに対
するゲート・ソース保護回路。 ２）電子スイッチがエンハンスメントＭＯＳＦＥＴ（１
５）であり、そのソース接続端はツェナーダイオード（
３、４）の陽極接続端と、そのドレン接続端は電力ＭＯ
ＳＦＥＴ（１）のソース接続端と、そのゲート接続端は
電力ＭＯＳＦＥＴのゲート接続端と結ばれていることを
特徴とする請求項１記載の回路。 ３）エンハンスメントＭＯＳＦＥＴ（１５）に１つのデ
ィプレーションＭＯＳＦＥＴ（１６）が並列に接続され
、それらのソース接続端、それらのドレン接続端および
それらのゲート接続端がそれぞれ互いに結合されている
ことを特徴とする請求項２記載の回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3827164.8 | 1988-08-10 | ||
| DE3827164 | 1988-08-10 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0290570A true JPH0290570A (ja) | 1990-03-30 |
Family
ID=6360603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1202739A Pending JPH0290570A (ja) | 1988-08-10 | 1989-08-04 | 電力ｍｏｓｆｅｔに対するゲート・ソース保護回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5172290A (ja) |
| EP (1) | EP0354478B1 (ja) |
| JP (1) | JPH0290570A (ja) |
| DE (1) | DE58903008D1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5473498A (en) * | 1993-06-28 | 1995-12-05 | Rockwell International Corporation | Power amplifier over-voltage protection circuit |
| US5528064A (en) * | 1994-08-17 | 1996-06-18 | Texas Instruments Inc. | Structure for protecting integrated circuits from electro-static discharge |
| JP2001274402A (ja) | 2000-03-24 | 2001-10-05 | Toshiba Corp | パワー半導体装置 |
| WO2001080410A1 (de) * | 2000-04-13 | 2001-10-25 | Infineon Technologies Ag | Spannungswandler |
| US20080284391A1 (en) * | 2006-12-29 | 2008-11-20 | Texas Instruments Incorporated | Fault protection circuit, method of operating a fault protection circuit and a voltage regulator employing the same |
| US7923976B2 (en) * | 2006-12-29 | 2011-04-12 | Texas Instruments Incorporated | Fault protection circuit, method of operating a fault protection circuit and a voltage regulator employing the same |
| US8537519B2 (en) * | 2008-06-20 | 2013-09-17 | Freescale Semiconductor, Inc. | Semiconductor device and method of electrostatic discharge protection therefor |
| US8816725B2 (en) * | 2012-12-31 | 2014-08-26 | Nxp B.V. | High-voltage electrical switch by series connected semiconductor switches |
| EP3712957B1 (en) * | 2017-11-13 | 2022-12-14 | Shindengen Electric Manufacturing Co., Ltd. | Wide band gap semiconductor device |
| US10855069B2 (en) * | 2018-04-17 | 2020-12-01 | Texas Instruments Incorporated | USB type-C/PD controller having integrated VBUS to CC short protection |
| DE102018211872B4 (de) | 2018-07-17 | 2020-02-06 | HELLA GmbH & Co. KGaA | Schaltungsvorrichtung sowie Verfahren zum Betrieb einer Schaltungsvorrichtung |
| WO2024145413A1 (en) | 2022-12-28 | 2024-07-04 | Efficient Power Conversion Corporation | Integrated circuit for gate overvoltage protection of power devices |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4160923A (en) * | 1975-02-05 | 1979-07-10 | Sharp Kabushiki Kaisha | Touch sensitive electronic switching circuit for electronic wristwatches |
| JPS58119670A (ja) * | 1982-01-11 | 1983-07-16 | Nissan Motor Co Ltd | 半導体装置 |
| IT1186338B (it) * | 1985-10-29 | 1987-11-26 | Sgs Microelettronica Spa | Dispositivo elettronico a semiconduttore per la protezione di circuiti integrati da scariche elettrostatiche e procedimento per la sua fabbricazione |
-
1989
- 1989-07-20 US US07/382,523 patent/US5172290A/en not_active Expired - Lifetime
- 1989-08-03 EP EP89114363A patent/EP0354478B1/de not_active Expired - Lifetime
- 1989-08-03 DE DE8989114363T patent/DE58903008D1/de not_active Expired - Lifetime
- 1989-08-04 JP JP1202739A patent/JPH0290570A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0354478B1 (de) | 1992-12-16 |
| DE58903008D1 (de) | 1993-01-28 |
| US5172290A (en) | 1992-12-15 |
| EP0354478A1 (de) | 1990-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2988859B2 (ja) | パワーｍｏｓｆｅｔ | |
| JP3448340B2 (ja) | Ｉｇｂｔ障害電流制限回路及び方法 | |
| US4994886A (en) | Composite MOS transistor and application to a free-wheel diode | |
| US5963407A (en) | Overvoltage protection device for the protection of a power transistor having a MOS control terminal | |
| EP0372820A2 (en) | Semiconducteur device having high energy sustaining capability and a temperature compensated sustaining voltage | |
| US5221850A (en) | Conductivity-modulating mosfet | |
| JPH08306924A (ja) | 高電圧保護能力を備えた半導体装置 | |
| JPH04233232A (ja) | 半導体装置 | |
| JPH0290570A (ja) | 電力ｍｏｓｆｅｔに対するゲート・ソース保護回路 | |
| JPH04349654A (ja) | プログラマブル過電圧保護回路 | |
| US5151767A (en) | Power integrated circuit having reverse-voltage protection | |
| KR950021508A (ko) | 반도체 장치에서 항복 전압견뢰성을 증가시키기 위한 장치 및 방법 | |
| JPS6271257A (ja) | 誘電負荷スイツチトランジスタの保護回路 | |
| US5466952A (en) | Semiconductor device having an IGET and a control or protection component | |
| WO1985004524A1 (en) | Integrated circuit and method for biasing an epitaxial layer | |
| EP0375037B1 (en) | Protection of power integrated circuits against load voltage surges | |
| JP3064457B2 (ja) | スイッチ回路およびゲート電圧クランプ型半導体装置 | |
| KR940018964A (ko) | 반도체 장치 | |
| JP2980106B2 (ja) | 集積ｍｏｓパワー・トランジスタを電圧勾配から保護するための構成部品 | |
| JPS6377155A (ja) | オ−プンドレイン出力回路 | |
| JP2870558B2 (ja) | 自動車用パワー集積回路 | |
| JP2762581B2 (ja) | 縦型絶縁ゲート電界効果トランジスタ | |
| JPH084122B2 (ja) | 半導体装置 | |
| JP3146650B2 (ja) | パワー集積回路 | |
| Hartman et al. | 530V Integrated gated diode switch for telecommunications |