JPH0414929Y2 - - Google Patents
Info
- Publication number
- JPH0414929Y2 JPH0414929Y2 JP17095182U JP17095182U JPH0414929Y2 JP H0414929 Y2 JPH0414929 Y2 JP H0414929Y2 JP 17095182 U JP17095182 U JP 17095182U JP 17095182 U JP17095182 U JP 17095182U JP H0414929 Y2 JPH0414929 Y2 JP H0414929Y2
- Authority
- JP
- Japan
- Prior art keywords
- region
- high concentration
- base
- transistor
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000008188 pellet Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【考案の詳細な説明】
(イ) 産業上の利用分野
本考案はダーリントントランジスタ、特に保護
用のツエナーダイオードを内蔵したダーリントン
トランジスタの改良に関する。
用のツエナーダイオードを内蔵したダーリントン
トランジスタの改良に関する。
(ロ) 従来技術
従来のダーリントントランジスタは第１図に示
す如く、共通コレクタ領域を形成するＮ型シリコ
ン半導体基板１と、基板１表面に設けられ第１の
トランジスタ１５を構成するＰ型の第１ベース領
域２およびN+型の第１エミツタ領域３と、基板
１表面に設けられた第２のトランジスタ１６を構
成するＰ型の第２ベース領域４およびN+型の第
２エミツタ領域５と、基板１表面に設けたＮ型高
濃度領域６と第１エミツタ領域３端から第１ベー
ス領域２を横切つて延在するP+型高濃度領域７
とで形成される第１ツエナーダイオード８と、同
様にＮ型高濃度領域６と第２エミツタ領域５から
第２ベース領域４を横切つて延在するP+型高濃
度領域７とで形成される第２のツエナーダイオー
ド９と、ペレツト周辺に設けたN+型のチヤンネ
ルストツプ領域１０と、第１ベース領域２にオー
ミツク接触するベース電極１１と、第１エミツタ
領域３および第２ベース領域４を接続する接続電
極１２と、第２エミツタ領域５にオーミツク接触
するエミツタ電極１３と、チヤンネルストツプ領
域１０に一端をオーミツク接触し内側に延在され
たシールド電極１４より構成されている。
す如く、共通コレクタ領域を形成するＮ型シリコ
ン半導体基板１と、基板１表面に設けられ第１の
トランジスタ１５を構成するＰ型の第１ベース領
域２およびN+型の第１エミツタ領域３と、基板
１表面に設けられた第２のトランジスタ１６を構
成するＰ型の第２ベース領域４およびN+型の第
２エミツタ領域５と、基板１表面に設けたＮ型高
濃度領域６と第１エミツタ領域３端から第１ベー
ス領域２を横切つて延在するP+型高濃度領域７
とで形成される第１ツエナーダイオード８と、同
様にＮ型高濃度領域６と第２エミツタ領域５から
第２ベース領域４を横切つて延在するP+型高濃
度領域７とで形成される第２のツエナーダイオー
ド９と、ペレツト周辺に設けたN+型のチヤンネ
ルストツプ領域１０と、第１ベース領域２にオー
ミツク接触するベース電極１１と、第１エミツタ
領域３および第２ベース領域４を接続する接続電
極１２と、第２エミツタ領域５にオーミツク接触
するエミツタ電極１３と、チヤンネルストツプ領
域１０に一端をオーミツク接触し内側に延在され
たシールド電極１４より構成されている。
斯上の構造を有するダーリントントランジスタ
は第２図に示す如く、ダーリントン接続した第１
トランジスタTr1と第２トランジスタTr2と、第
１および第２トランジスタTr1，Tr2のベースと
コレクタ間に接続された第１ツエナーダイオード
ZD1および第２ツエナーダイオードZD2より成る回
路構成となる。
は第２図に示す如く、ダーリントン接続した第１
トランジスタTr1と第２トランジスタTr2と、第
１および第２トランジスタTr1，Tr2のベースと
コレクタ間に接続された第１ツエナーダイオード
ZD1および第２ツエナーダイオードZD2より成る回
路構成となる。
斯上のダーリントントランジスタは第１および
第２ツエナーダイオード８，９が同一のツエナー
電圧に設定されるので、ダーリントントランジス
タにＬ負荷を接続した場合Ｌ負荷で発生する高電
圧が第１ツエナーダイオード８を介して前段のド
ライブ用MOS ICを破壊するおそれがあつた。
第２ツエナーダイオード８，９が同一のツエナー
電圧に設定されるので、ダーリントントランジス
タにＬ負荷を接続した場合Ｌ負荷で発生する高電
圧が第１ツエナーダイオード８を介して前段のド
ライブ用MOS ICを破壊するおそれがあつた。
(ハ) 目的
本考案は斯点に鑑みてなされ、従来の欠点を完
全に除去したダーリントントランジスタを提供す
ることを目的とする。
全に除去したダーリントントランジスタを提供す
ることを目的とする。
(ニ) 構成
本考案によるダーリントントランジスタは第３
図の如く、共通コレクタ領域となる半導体基板２
１と、第１のトランジスタ３７を構成する第１ベ
ースおよびエミツタ領域２２，２３と、第２のト
ランジスタ３８を構成する第２ベースおよびエミ
ツタ領域２４，２５と、第１および第２のツエナ
ーダイオード２６，２７と、ベース電極２８接続
電極２９およびエミツタ電極３０とを備え、第１
のツエナーダイオード２６のツエナー電圧を第２
のツエナーダイオード２７より大きく設定された
ことに特徴を有する。
図の如く、共通コレクタ領域となる半導体基板２
１と、第１のトランジスタ３７を構成する第１ベ
ースおよびエミツタ領域２２，２３と、第２のト
ランジスタ３８を構成する第２ベースおよびエミ
ツタ領域２４，２５と、第１および第２のツエナ
ーダイオード２６，２７と、ベース電極２８接続
電極２９およびエミツタ電極３０とを備え、第１
のツエナーダイオード２６のツエナー電圧を第２
のツエナーダイオード２７より大きく設定された
ことに特徴を有する。
(ホ) 実施例
本考案によるダーリントントランジスタは第３
図に示す如く、共通コレクタ領域となるＮ型のシ
リコン半導体基板２１と、基板２１表面に二重拡
散で形成された第１のトランジスタ３７を構成す
るＰ型の第１ベース領域２２およびN+型の第１
エミツタ領域２３と、第１のトランジスタ３７に
隣接して基板２１表面に二重拡散して設けた第２
のトランジスタ３８を構成するＰ型の第２ベース
領域２４およびN+型の第２エミツタ領域２５と、
基板２１表面に設けたＮ型不純物のイオン注入に
より形成されたＮ型の高濃度領域３１と、第１エ
ミツタ領域２３端より基板２１表面を延在され第
１ベース領域２２内で終端するP+型の高濃度領
域３２と、Ｎ型の高濃度領域３１と第１ベース領
域２２とで形成された第１ツエナーダイオード２
６と、Ｎ型高濃度領域３１と第２エミツタ領域２
５端より基板２１表面を延在され第２ベース領域
２４を横切つてＮ型高濃度領域３１に達する、
P+型の高濃度領域３２とで形成された第２ツエ
ナーダイオード２７と、ペレツト周辺に設けたエ
ミツタ拡散時に形成されるN+型のチヤンネルス
トツプ領域３３と、第１ベース領域２２にオーミ
ツク接触する蒸着アルミニウムのベース電極２８
と、第１エミツタ領域２３および第２ベース領域
２４を接続する酸化膜３４上に延在された接続電
極２９と、第２エミツタ領域２５にオーミツク接
触するエミツタ電極３０と、チヤンネルストツプ
領域３３に一端をオーミツク接触し酸化膜３４上
を内側に延在されたシールド電極３５より構成さ
れている。
図に示す如く、共通コレクタ領域となるＮ型のシ
リコン半導体基板２１と、基板２１表面に二重拡
散で形成された第１のトランジスタ３７を構成す
るＰ型の第１ベース領域２２およびN+型の第１
エミツタ領域２３と、第１のトランジスタ３７に
隣接して基板２１表面に二重拡散して設けた第２
のトランジスタ３８を構成するＰ型の第２ベース
領域２４およびN+型の第２エミツタ領域２５と、
基板２１表面に設けたＮ型不純物のイオン注入に
より形成されたＮ型の高濃度領域３１と、第１エ
ミツタ領域２３端より基板２１表面を延在され第
１ベース領域２２内で終端するP+型の高濃度領
域３２と、Ｎ型の高濃度領域３１と第１ベース領
域２２とで形成された第１ツエナーダイオード２
６と、Ｎ型高濃度領域３１と第２エミツタ領域２
５端より基板２１表面を延在され第２ベース領域
２４を横切つてＮ型高濃度領域３１に達する、
P+型の高濃度領域３２とで形成された第２ツエ
ナーダイオード２７と、ペレツト周辺に設けたエ
ミツタ拡散時に形成されるN+型のチヤンネルス
トツプ領域３３と、第１ベース領域２２にオーミ
ツク接触する蒸着アルミニウムのベース電極２８
と、第１エミツタ領域２３および第２ベース領域
２４を接続する酸化膜３４上に延在された接続電
極２９と、第２エミツタ領域２５にオーミツク接
触するエミツタ電極３０と、チヤンネルストツプ
領域３３に一端をオーミツク接触し酸化膜３４上
を内側に延在されたシールド電極３５より構成さ
れている。
本考案の特徴は第１ツエナーダイオード２６の
ツエナー電圧を第１ベース領域２２とＮ型高濃度
領域３１とで形成されるPN接合で決定し、第１
ベース領域２２の不純物濃度が低いことを利用し
て第２ツエナーダイオード２７より高く設定して
いる。即ち第２のツエナーダイオード２７はＮ型
高濃度領域３１とP+型高濃度領域３２とのPN接
合で形成され、約60V程度に設定すると、第１の
ツエナーダイオード２６は80〜90Vのツエナー電
圧に設定される。
ツエナー電圧を第１ベース領域２２とＮ型高濃度
領域３１とで形成されるPN接合で決定し、第１
ベース領域２２の不純物濃度が低いことを利用し
て第２ツエナーダイオード２７より高く設定して
いる。即ち第２のツエナーダイオード２７はＮ型
高濃度領域３１とP+型高濃度領域３２とのPN接
合で形成され、約60V程度に設定すると、第１の
ツエナーダイオード２６は80〜90Vのツエナー電
圧に設定される。
斯上の構造に依ればＬ負荷より発生する高電圧
は第２ツエナーダイオード２７を流れ、第２トラ
ンジスタ３８のベースに流れる。
は第２ツエナーダイオード２７を流れ、第２トラ
ンジスタ３８のベースに流れる。
(ヘ) 効果
本考案に依れば第１トランジスタ３７のP+型
高濃度領域３２を第１ベース領域２２内に終端さ
せるのみで、従来の保護機能を保持したままドラ
イブ用ICの保護も実現できる。この結果本考案
はＬ負荷の多いスイツチングトランジスタに用い
ると有益である。
高濃度領域３２を第１ベース領域２２内に終端さ
せるのみで、従来の保護機能を保持したままドラ
イブ用ICの保護も実現できる。この結果本考案
はＬ負荷の多いスイツチングトランジスタに用い
ると有益である。
第１図は従来例を説明する断面図、第２図は等
価回路図、第３図は本考案を説明する断面図であ
る。 主な図番の説明、２１は半導体基板、２２，２
３は第１のトランジスタ３７を構成する第１ベー
スおよびエミツタ領域、２４，２５は第２のトラ
ンジスタ３８を構成する第２ベースおよびエミツ
タ領域、２６，２７は第１および第２のツエナー
ダイオード、３１はＮ型高濃度領域、３２はP+
型高濃度領域である。
価回路図、第３図は本考案を説明する断面図であ
る。 主な図番の説明、２１は半導体基板、２２，２
３は第１のトランジスタ３７を構成する第１ベー
スおよびエミツタ領域、２４，２５は第２のトラ
ンジスタ３８を構成する第２ベースおよびエミツ
タ領域、２６，２７は第１および第２のツエナー
ダイオード、３１はＮ型高濃度領域、３２はP+
型高濃度領域である。
Claims (1)
- 共通コレクタ領域となる一導電型の半導体基板
と、第１のトランジスタを構成する前記基板表面
に設けられた第１ベースおよびエミツタ領域と、
前記第１のトランジスタに隣接し第２のトランジ
スタを構成する前記基板表面に設けられた第２ベ
ースおよびエミツタ領域と、前記基板表面に設け
られた一導電型の高濃度領域と、前記第１ベース
領域と前記一導電型の高濃度領域とで形成される
第１のツエナーダイオードと、前記第２ベース領
域から前記一導電型の高濃度領域に達する逆導電
型の高濃度領域と前記一導電型の高濃度領域とで
形成される第２のツエナーダイオードと、前記第
１エミツタ領域と第２ベース領域を接続する接続
電極とを具備するダーリントントランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17095182U JPS5974746U (ja) | 1982-11-10 | 1982-11-10 | ダ−リントントランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17095182U JPS5974746U (ja) | 1982-11-10 | 1982-11-10 | ダ−リントントランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5974746U JPS5974746U (ja) | 1984-05-21 |
| JPH0414929Y2 true JPH0414929Y2 (ja) | 1992-04-03 |
Family
ID=30373048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17095182U Granted JPS5974746U (ja) | 1982-11-10 | 1982-11-10 | ダ−リントントランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5974746U (ja) |
-
1982
- 1982-11-10 JP JP17095182U patent/JPS5974746U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5974746U (ja) | 1984-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04233232A (ja) | 半導体装置 | |
| JPS62115765A (ja) | 半導体装置 | |
| US20020079538A1 (en) | Scr-type electrostatic discharge protection circuit | |
| JPH0456163A (ja) | 半導体装置およびその製造方法 | |
| JPH0414929Y2 (ja) | ||
| JPH0795565B2 (ja) | 相補型ｍｉｓ集積回路の静電気保護装置 | |
| JPH0654796B2 (ja) | 複合半導体装置 | |
| JPH04280670A (ja) | スイッチ回路およびゲート電圧クランプ型半導体装置 | |
| JPH0342680Y2 (ja) | ||
| JPS6042630B2 (ja) | 半導体装置 | |
| JPH0124939Y2 (ja) | ||
| JPS625346B2 (ja) | ||
| JPS6230703B2 (ja) | ||
| JPS626659B2 (ja) | ||
| JPH06334120A (ja) | 半導体装置 | |
| JPS59181044A (ja) | 入力保護回路 | |
| JP2542533Y2 (ja) | サージ吸収回路 | |
| JPH0110938Y2 (ja) | ||
| JPH0440272Y2 (ja) | ||
| JPS60153157A (ja) | バイポ−ラ集積回路 | |
| JPH0440867B2 (ja) | ||
| JPS61170058A (ja) | レベルシフト複合回路 | |
| JPS6083361A (ja) | 半導体装置 | |
| JPS61150383A (ja) | 半導体装置 | |
| JPH0464184B2 (ja) |