JPS61170058A - レベルシフト複合回路 - Google Patents
レベルシフト複合回路Info
- Publication number
- JPS61170058A JPS61170058A JP60010096A JP1009685A JPS61170058A JP S61170058 A JPS61170058 A JP S61170058A JP 60010096 A JP60010096 A JP 60010096A JP 1009685 A JP1009685 A JP 1009685A JP S61170058 A JPS61170058 A JP S61170058A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- region
- zener diode
- type region
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002131 composite material Substances 0.000 title description 10
- 239000002184 metal Substances 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
- H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
- H01L27/0716—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with vertical bipolar transistors and diodes, or capacitors, or resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明はエミッタおよびコレクタにそれぞれ出力端子が
接続されたバイポーラトランジスタと、ゲートおよびド
レインにそれぞれ六方端子が接続され、ソースがバイポ
ーラトランジスタのエミッタに接続されたMOS)ラン
ジスタと、MOS)ランジスタのドレインとバイポーラ
トランジスタのベースとの間に接続されたツェナダイオ
ードとからなるレベルシフト複合回路に関する。
接続されたバイポーラトランジスタと、ゲートおよびド
レインにそれぞれ六方端子が接続され、ソースがバイポ
ーラトランジスタのエミッタに接続されたMOS)ラン
ジスタと、MOS)ランジスタのドレインとバイポーラ
トランジスタのベースとの間に接続されたツェナダイオ
ードとからなるレベルシフト複合回路に関する。
半導体集積回路は、MO5形素子の高密度化により高機
能化が急速に進ん゛でいる。MO3O3形はパイボーラ
ド素子に比較して電流を大きくとりにくいため、出力段
あるいは駆動段としてバイポーラトランジスタが使用さ
れている。第2図はそのようなバイポーラトランジスタ
を出力トランジスタとして用いたレベルシフト回路を示
し、nチャネルMO3)ランジスタ11のゲート電極1
4に信号入力端子22が接続され、このMOS)ランジ
スタ11のドレイン電極16とツェナダイオード12の
カソード電極17が共通にレベルシフト電圧端子23に
接続されている。ツェナダイオード12のアノード電極
18は出力npnトランジスタ13のベース電極′19
に接続され、出力トランジスタ13のコレクタ電極20
は出力端子24と、エミッタ電極21およびMOSトラ
ンジスタ11のソース電極15は他の出力端子25に接
続されている。従ってこの複合回路はMOSトランジス
タからバイポーラトランジスタへ論理信号を伝達する。 このようなレベルシフト回路は、従来第3図、のような
半導体装置に集積されていた。すなわちp形シリコン基
板1の上にn形エピタキシャル層2が積層され、拡散に
より形成されるp層分離層3によっていくつかの領域に
分けられている。この領域内にそれぞれp影領域41.
42.43が形成され、p影領域41内には二つのn影
領域51.52が、p影領域42.43内にはそれぞれ
一つのn影領域53.54が設けられている。p影領域
41は第2図に示されたnチャネルMO3)ランジスタ
11を構成し、シリコン表面の酸化膜6の開口部におい
てn影領域51にソース電極15が、n影領域52には
ドレイン電極16がそれぞれ接触し、両電極の中間表面
の酸化膜6の上には金属ゲート電極14が設けられてい
る。 pWjm域42とn形愼域53はツェナダイオード12
を構成し、それぞれカソード電極17、アノード電極1
8が接触している。n形エピタキシャル層2はバイポー
ラトランジスタのコレクタ、p影領域43はベース、n
影領域54はエミッタを構成し、それぞれにコレクタ電
極20.ベース電極19.エミッタ電極21が接触して
いる。各電極あるいはそれら相互と金属配線?1.72
,73,74.75を接続し、配線71に信号入力端子
22、配線72にレベルシフト電圧端子23、配W74
.75とそれぞれ出力端子25.24を#f続すること
によってレベルシフト複合回路ができ上がる。 しかしこのような構成は複雑であって、集積回路におけ
るレベルシフト複合回路部分の面積が太き(なり、特に
出力段の端子を数百価設けるファクシミリ用のサーマル
ヘッドプリンタの制御回路および出力回路等では、この
複合回路部分の面積が大きくなることが集積回路化の経
済性に悪影響を与えていた。
能化が急速に進ん゛でいる。MO3O3形はパイボーラ
ド素子に比較して電流を大きくとりにくいため、出力段
あるいは駆動段としてバイポーラトランジスタが使用さ
れている。第2図はそのようなバイポーラトランジスタ
を出力トランジスタとして用いたレベルシフト回路を示
し、nチャネルMO3)ランジスタ11のゲート電極1
4に信号入力端子22が接続され、このMOS)ランジ
スタ11のドレイン電極16とツェナダイオード12の
カソード電極17が共通にレベルシフト電圧端子23に
接続されている。ツェナダイオード12のアノード電極
18は出力npnトランジスタ13のベース電極′19
に接続され、出力トランジスタ13のコレクタ電極20
は出力端子24と、エミッタ電極21およびMOSトラ
ンジスタ11のソース電極15は他の出力端子25に接
続されている。従ってこの複合回路はMOSトランジス
タからバイポーラトランジスタへ論理信号を伝達する。 このようなレベルシフト回路は、従来第3図、のような
半導体装置に集積されていた。すなわちp形シリコン基
板1の上にn形エピタキシャル層2が積層され、拡散に
より形成されるp層分離層3によっていくつかの領域に
分けられている。この領域内にそれぞれp影領域41.
42.43が形成され、p影領域41内には二つのn影
領域51.52が、p影領域42.43内にはそれぞれ
一つのn影領域53.54が設けられている。p影領域
41は第2図に示されたnチャネルMO3)ランジスタ
11を構成し、シリコン表面の酸化膜6の開口部におい
てn影領域51にソース電極15が、n影領域52には
ドレイン電極16がそれぞれ接触し、両電極の中間表面
の酸化膜6の上には金属ゲート電極14が設けられてい
る。 pWjm域42とn形愼域53はツェナダイオード12
を構成し、それぞれカソード電極17、アノード電極1
8が接触している。n形エピタキシャル層2はバイポー
ラトランジスタのコレクタ、p影領域43はベース、n
影領域54はエミッタを構成し、それぞれにコレクタ電
極20.ベース電極19.エミッタ電極21が接触して
いる。各電極あるいはそれら相互と金属配線?1.72
,73,74.75を接続し、配線71に信号入力端子
22、配線72にレベルシフト電圧端子23、配W74
.75とそれぞれ出力端子25.24を#f続すること
によってレベルシフト複合回路ができ上がる。 しかしこのような構成は複雑であって、集積回路におけ
るレベルシフト複合回路部分の面積が太き(なり、特に
出力段の端子を数百価設けるファクシミリ用のサーマル
ヘッドプリンタの制御回路および出力回路等では、この
複合回路部分の面積が大きくなることが集積回路化の経
済性に悪影響を与えていた。
本発明によれば、−導電形の半導体層内に形成された一
つの他導電形の領域、その領域内に形成された第一、第
二、第三の一導電形の領域、その第一、第二の一導電形
の領域の間の他導電形の7g域の表面に絶縁膜を介して
設けられたゲート金属電極、第一、第二、第三の一導電
形の領域および残された一導電形の層にそれぞれオーム
接触する第一、第二、第三、第四の金属電極、ゲート金
属電極に接続される信号入力端子、第二の電極に接続さ
れる電圧端子、第一、第三の電極に接続される一つの出
力端子および第四の電極に接続される他の出力端子を備
えることによって上記の目的が達成される。
つの他導電形の領域、その領域内に形成された第一、第
二、第三の一導電形の領域、その第一、第二の一導電形
の領域の間の他導電形の7g域の表面に絶縁膜を介して
設けられたゲート金属電極、第一、第二、第三の一導電
形の領域および残された一導電形の層にそれぞれオーム
接触する第一、第二、第三、第四の金属電極、ゲート金
属電極に接続される信号入力端子、第二の電極に接続さ
れる電圧端子、第一、第三の電極に接続される一つの出
力端子および第四の電極に接続される他の出力端子を備
えることによって上記の目的が達成される。
第1図は本発明の一実施例を示し、第3図と共通の部分
には同一の符号が付されている。p形シリコン基板1の
上に第3図の場合と同様に積層されたn形エピタキシャ
ル贋2にはp影領域4が一つだけ設けられている。こp
影領域4内に三つのn影領域55.56.57、またp
影領域外に一つのn。 領域58が、例えば同一拡散工程で形成される。n影領
域55.56の中間表面の酸化膜6の上に形成された金
属電極14をゲート電極、n影領域55および56にオ
ーム接触する電極15.16がそれぞれソース電極、ド
レイン電極となってnチャネルMOSトランジスタ11
が構成されるが、この場合ドレイン電極16はツェナダ
イオードのカソード電極(第2図での17)を兼ね、p
影領域4とn影領域56とによってツェナダイオード1
2が構成される。バイポーラトランジスタ13はn影領
域57をエミッタ、p影領域4をベース、エピタキシ中
ル層2およびn゛領域58をコレクタとして形成され、
n影領域57にオーム接触する電極がエミッタ電極21
、n′領域58にオーム接触する電極がコレクタ電極2
oとなり、ツェナダイオードのアノード電極(第2図で
の18)とバイポーラトランジスタのベース電極(第2
図での19)は設ける必要がない、従って電極14と信
号入力端子22.電極16をレベルシフト電圧端子23
、電極15および電極21を一つの出力端子25、電極
20を他の出力端子24に接続すればレベルシフト複合
回路ができ上がる。 上の実施例は、p形番板を用いているがp形エピタキシ
ャル層を備えたn形番板を用い各領域の導電形を逆にす
ることも可能であることはいうまでもない。
には同一の符号が付されている。p形シリコン基板1の
上に第3図の場合と同様に積層されたn形エピタキシャ
ル贋2にはp影領域4が一つだけ設けられている。こp
影領域4内に三つのn影領域55.56.57、またp
影領域外に一つのn。 領域58が、例えば同一拡散工程で形成される。n影領
域55.56の中間表面の酸化膜6の上に形成された金
属電極14をゲート電極、n影領域55および56にオ
ーム接触する電極15.16がそれぞれソース電極、ド
レイン電極となってnチャネルMOSトランジスタ11
が構成されるが、この場合ドレイン電極16はツェナダ
イオードのカソード電極(第2図での17)を兼ね、p
影領域4とn影領域56とによってツェナダイオード1
2が構成される。バイポーラトランジスタ13はn影領
域57をエミッタ、p影領域4をベース、エピタキシ中
ル層2およびn゛領域58をコレクタとして形成され、
n影領域57にオーム接触する電極がエミッタ電極21
、n′領域58にオーム接触する電極がコレクタ電極2
oとなり、ツェナダイオードのアノード電極(第2図で
の18)とバイポーラトランジスタのベース電極(第2
図での19)は設ける必要がない、従って電極14と信
号入力端子22.電極16をレベルシフト電圧端子23
、電極15および電極21を一つの出力端子25、電極
20を他の出力端子24に接続すればレベルシフト複合
回路ができ上がる。 上の実施例は、p形番板を用いているがp形エピタキシ
ャル層を備えたn形番板を用い各領域の導電形を逆にす
ることも可能であることはいうまでもない。
本発明は、基板上のエピタキシャル層内に設ける一つの
逆導電形の領域をMOS)ランジスタのチャネル生成層
、ツェナダイオードのpn接合形成層およびバイポーラ
トランジスタのベース層として兼用することにより分離
拡散層が不要となり、MOSトランジスタのドレイン電
極とツェナダイオードの一方の電極が共通にでき、ツェ
ナダイオードの他方の電極とバイポーラトランジスタの
ベース電極とが省略できるため、レベルシフト複合回路
の構造がきわめて簡略に構成される。これによりレベル
シフト回路のICチップに占有する面積が著しく小さく
なり、同一機能でありながら安価に集積されたレベルシ
フト回路を提供できる。
逆導電形の領域をMOS)ランジスタのチャネル生成層
、ツェナダイオードのpn接合形成層およびバイポーラ
トランジスタのベース層として兼用することにより分離
拡散層が不要となり、MOSトランジスタのドレイン電
極とツェナダイオードの一方の電極が共通にでき、ツェ
ナダイオードの他方の電極とバイポーラトランジスタの
ベース電極とが省略できるため、レベルシフト複合回路
の構造がきわめて簡略に構成される。これによりレベル
シフト回路のICチップに占有する面積が著しく小さく
なり、同一機能でありながら安価に集積されたレベルシ
フト回路を提供できる。
第1図は本発明の一実施例によるレベルシフト複合回路
断面図および接続配線図、第2図はレベルシフト回路の
回路図、第3図は従来のレベルシフト複合回路の断面図
および接続配線図である。 1+p形シリコン基板、2+n形工ピタキシ中ル層、4
:p影領域、55.56.57 : n影領域、58:
n″領域6:酸化膜、ll:MOS)ランジスタ、12
:ツェナダイオード、13:バイボーラnpnトランジ
スタ、14:ゲート電極、15:ソース電極、16:ド
レイン電極、20:コレクタ電極、21:エミッタ電極
、22:信号入力端子、23ニレベルシフト電圧端子、
24.25 :出力端子。
断面図および接続配線図、第2図はレベルシフト回路の
回路図、第3図は従来のレベルシフト複合回路の断面図
および接続配線図である。 1+p形シリコン基板、2+n形工ピタキシ中ル層、4
:p影領域、55.56.57 : n影領域、58:
n″領域6:酸化膜、ll:MOS)ランジスタ、12
:ツェナダイオード、13:バイボーラnpnトランジ
スタ、14:ゲート電極、15:ソース電極、16:ド
レイン電極、20:コレクタ電極、21:エミッタ電極
、22:信号入力端子、23ニレベルシフト電圧端子、
24.25 :出力端子。
Claims (1)
- 1)一導電形の半導体層内に形成された一つの他導電形
の領域、該領域内に形成された一導電形の第一、第二、
第三の領域、該第一、第二の領域の間の前記他導電形の
領域の表面に絶縁膜を介して設けられたゲート金属電極
、前記第一、第二、第三の領域および残された前記層に
それぞれオーム接触する第一、第二、第三、第四の金属
電極、前記ゲート金属電極に接続される信号入力端子、
前記第二の電極に接続される電圧端子、前記第一、第三
の電極に接続される一つの出力端子および前記第四の電
極に接続される他の出力端子を備えたことを特徴とする
レベルシフト複合回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60010096A JPS61170058A (ja) | 1985-01-23 | 1985-01-23 | レベルシフト複合回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60010096A JPS61170058A (ja) | 1985-01-23 | 1985-01-23 | レベルシフト複合回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61170058A true JPS61170058A (ja) | 1986-07-31 |
JPH0337314B2 JPH0337314B2 (ja) | 1991-06-05 |
Family
ID=11740792
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60010096A Granted JPS61170058A (ja) | 1985-01-23 | 1985-01-23 | レベルシフト複合回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61170058A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6376998U (ja) * | 1986-11-05 | 1988-05-21 |
-
1985
- 1985-01-23 JP JP60010096A patent/JPS61170058A/ja active Granted
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6376998U (ja) * | 1986-11-05 | 1988-05-21 | ||
JPH0546159Y2 (ja) * | 1986-11-05 | 1993-12-01 |
Also Published As
Publication number | Publication date |
---|---|
JPH0337314B2 (ja) | 1991-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02275675A (ja) | Mos型半導体装置 | |
JPH0793383B2 (ja) | 半導体装置 | |
JPH0654796B2 (ja) | 複合半導体装置 | |
JPS61170058A (ja) | レベルシフト複合回路 | |
JPH1074958A (ja) | 半導体集積回路およびその製造方法 | |
JP3199857B2 (ja) | 伝導度変調型mosfet | |
JP2870450B2 (ja) | 半導体集積回路装置 | |
JPH0440867B2 (ja) | ||
JPH11121768A (ja) | 半導体集積回路 | |
JPS6050062B2 (ja) | 半導体集積回路装置 | |
JPS60254651A (ja) | Cmos回路の入力保護回路 | |
JPH0342680Y2 (ja) | ||
JPH0414929Y2 (ja) | ||
JP2690776B2 (ja) | 半導体装置 | |
JPS61296760A (ja) | 半導体装置 | |
JPS59161059A (ja) | 半導体装置 | |
JPH069505Y2 (ja) | パルス発生回路装置 | |
KR0131369B1 (ko) | 전력용 반도체 장치 제조방법 | |
JPH0530365Y2 (ja) | ||
JPS6083361A (ja) | 半導体装置 | |
JPH0222545B2 (ja) | ||
JPS61276340A (ja) | 半導体集積回路装置 | |
JPS63128746A (ja) | 半導体記憶装置 | |
JPS61135148A (ja) | 半導体集積回路装置 | |
JPH04240760A (ja) | 半導体装置 |