JPH0337314B2 - - Google Patents
Info
- Publication number
- JPH0337314B2 JPH0337314B2 JP60010096A JP1009685A JPH0337314B2 JP H0337314 B2 JPH0337314 B2 JP H0337314B2 JP 60010096 A JP60010096 A JP 60010096A JP 1009685 A JP1009685 A JP 1009685A JP H0337314 B2 JPH0337314 B2 JP H0337314B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- region
- type
- level shift
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000002131 composite material Substances 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
- H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
- H01L27/0716—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with vertical bipolar transistors and diodes, or capacitors, or resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Description
本発明はエミツタおよびコレクタにそれぞれ出
力端子が接続されたバイポーラトランジスタと、
ゲートおよびドレインにそれぞれ入力端子が接続
され、ソースがバイポーラトランジスタのエミツ
タに接続されたMOSのトランジスタと、MOSト
ランジスタのドレインとバイポーラトランジスタ
のベースとの間に接続されたツエナダイオードと
からなるレベルシフト複合回路に関する。
力端子が接続されたバイポーラトランジスタと、
ゲートおよびドレインにそれぞれ入力端子が接続
され、ソースがバイポーラトランジスタのエミツ
タに接続されたMOSのトランジスタと、MOSト
ランジスタのドレインとバイポーラトランジスタ
のベースとの間に接続されたツエナダイオードと
からなるレベルシフト複合回路に関する。
半導体集積回路は、MOS形素子の高密度化に
より高機能化が急速に進んでいる。MOS形素子
はバイポーラト素子に比較して電流を大きくとり
にくいため、出力段あるいは駆動段としてバイポ
ーラトランジスタが使用されている。第２図はそ
のようなバイポーラトランジスタを出力トランジ
スタとして用いたレベルシフト回路を示し、ｎチ
ヤネルMOSトランジスタ１１のゲート電極１４
に信号入力端子２２が接続され、このMOSトラ
ンジスタ１１のドレイン電極１６とツエナダイオ
ード１２のカソード電極１７が共通にレベルシフ
ト電圧端子２３に接続されている。ツエナダイオ
ード１２のアノード電極１８は出力npnトランジ
スタ１３のベース電極１９に接続され、出力トラ
ンジスタ１３のコレクタ電極２０は出力端子２４
と、エミツタ電極２１およびMOSトランジスタ
１１のソース電極１５は他の出力端子２５に接続
されている。従つてこの複合回路はMOSトラン
ジスタからバイポーラトランジスタへ論理信号を
伝達する。 このようなレベルシフト回路は、従来第３図の
ような半導体装置に集積されていた。すなわちｐ
形シリコン基板１の上にｎ形エピタキシヤル層２
が積層され、拡散により形成されるｐ形分離層３
によつていくつかの領域に分けられている。この
領域内にそれぞれｐ形領域４１，４２，４３が形
成され、ｐ形領域４１内には二つのｎ形領域５
１，５２が、ｐ形領域４２，４３内にはそれぞれ
一つのｎ形領域５３，５４が設けられている。ｐ
形領域４１は第２図に示されたｎチヤンネル
MOSトランジスタ１１を構成し、シリコン表面
の酸化膜６の開口部においてｎ形領域５１にソー
ス電極１５が、ｎ形領域５２にはドレイン電極１
６がそれぞれ接触し、両電極の中間表面の酸化膜
６の上には金属ゲート電極１４が設けられてい
る。ｐ形領域４２とｎ形領域５３はツエナダイオ
ード１２を構成し、それぞれカソード電極１７、
アノード電極１８が接触している。ｎ形エピタキ
シヤル層２はバイポーラトランジスタのコレク
タ、ｐ形領域４３はベース、ｎ形領域５４はエミ
ツタを構成し、それぞれにコレクタ電極２０、ベ
ース電極１９、エミツタ電極２１が接触してい
る。各電極あるいはそれら相互と金属配線７１，
７２，７３，７４，７５を接続し、配線７１に信
号入力端子２２、配線７２にレベルシフト電圧端
子２３、配線７４，７５とそれぞれ出力端子２
５，２４を接続することによつてレベルシフト複
合回路ができ上がる。 しかしこのような構成は複雑であつて、集積回
路におけるレベルシフト複合回路部分の面積が大
きくなり、特に出力段の端子を数百個設けるフア
クシミリ用のサーマルヘツドプリンタの制御回路
および出力回路等では、この複合回路部分の面積
が大きくなることが集積回路化の経済性に悪影響
を与えていた。
より高機能化が急速に進んでいる。MOS形素子
はバイポーラト素子に比較して電流を大きくとり
にくいため、出力段あるいは駆動段としてバイポ
ーラトランジスタが使用されている。第２図はそ
のようなバイポーラトランジスタを出力トランジ
スタとして用いたレベルシフト回路を示し、ｎチ
ヤネルMOSトランジスタ１１のゲート電極１４
に信号入力端子２２が接続され、このMOSトラ
ンジスタ１１のドレイン電極１６とツエナダイオ
ード１２のカソード電極１７が共通にレベルシフ
ト電圧端子２３に接続されている。ツエナダイオ
ード１２のアノード電極１８は出力npnトランジ
スタ１３のベース電極１９に接続され、出力トラ
ンジスタ１３のコレクタ電極２０は出力端子２４
と、エミツタ電極２１およびMOSトランジスタ
１１のソース電極１５は他の出力端子２５に接続
されている。従つてこの複合回路はMOSトラン
ジスタからバイポーラトランジスタへ論理信号を
伝達する。 このようなレベルシフト回路は、従来第３図の
ような半導体装置に集積されていた。すなわちｐ
形シリコン基板１の上にｎ形エピタキシヤル層２
が積層され、拡散により形成されるｐ形分離層３
によつていくつかの領域に分けられている。この
領域内にそれぞれｐ形領域４１，４２，４３が形
成され、ｐ形領域４１内には二つのｎ形領域５
１，５２が、ｐ形領域４２，４３内にはそれぞれ
一つのｎ形領域５３，５４が設けられている。ｐ
形領域４１は第２図に示されたｎチヤンネル
MOSトランジスタ１１を構成し、シリコン表面
の酸化膜６の開口部においてｎ形領域５１にソー
ス電極１５が、ｎ形領域５２にはドレイン電極１
６がそれぞれ接触し、両電極の中間表面の酸化膜
６の上には金属ゲート電極１４が設けられてい
る。ｐ形領域４２とｎ形領域５３はツエナダイオ
ード１２を構成し、それぞれカソード電極１７、
アノード電極１８が接触している。ｎ形エピタキ
シヤル層２はバイポーラトランジスタのコレク
タ、ｐ形領域４３はベース、ｎ形領域５４はエミ
ツタを構成し、それぞれにコレクタ電極２０、ベ
ース電極１９、エミツタ電極２１が接触してい
る。各電極あるいはそれら相互と金属配線７１，
７２，７３，７４，７５を接続し、配線７１に信
号入力端子２２、配線７２にレベルシフト電圧端
子２３、配線７４，７５とそれぞれ出力端子２
５，２４を接続することによつてレベルシフト複
合回路ができ上がる。 しかしこのような構成は複雑であつて、集積回
路におけるレベルシフト複合回路部分の面積が大
きくなり、特に出力段の端子を数百個設けるフア
クシミリ用のサーマルヘツドプリンタの制御回路
および出力回路等では、この複合回路部分の面積
が大きくなることが集積回路化の経済性に悪影響
を与えていた。
本発明は、上述の欠点を除去し、半導体素体の
きわめて小さい面積に集積したレベルシフト複合
回路を提供することを目的とする。
きわめて小さい面積に集積したレベルシフト複合
回路を提供することを目的とする。
本発明によれば、一導電形の半導体層内に形成
された一つの他導電形の領域、その領域内に形成
された第一、第二、第三の一導電形の領域、その
第一、第二の一導電形の領域の間の他導電形の領
域の表面に絶縁膜を介して設けられたゲート金属
電極、第一、第二、第三の一導電形の領域および
残された一導電形の層にそれぞれオーム接触する
第一、第二、第三、第四の金属電極、ゲート金属
電極に接続される信号入力端子、第二の電極に接
続される電極端子、第一、第三の電極に接続され
る一つの出力端子および第四の電極に接続される
他の出力端子を備えることによつて上記の目的が
達成される。
された一つの他導電形の領域、その領域内に形成
された第一、第二、第三の一導電形の領域、その
第一、第二の一導電形の領域の間の他導電形の領
域の表面に絶縁膜を介して設けられたゲート金属
電極、第一、第二、第三の一導電形の領域および
残された一導電形の層にそれぞれオーム接触する
第一、第二、第三、第四の金属電極、ゲート金属
電極に接続される信号入力端子、第二の電極に接
続される電極端子、第一、第三の電極に接続され
る一つの出力端子および第四の電極に接続される
他の出力端子を備えることによつて上記の目的が
達成される。
第１図は本発明の一実施例を示し、第３図と共
通の部分には同一の符号が付されている。ｐ形シ
リコン基板１の上に第３図の場合と同様に積層さ
れたｎ形エピタキシヤル層２にはｐ形領域４が一
つだけ設けられている。こｐ形領域４内に三つの
ｎ形領域５５，５６，５７、またｐ形領域外に一
つのn+領域５８が、例えば同一拡散工程で形成
される。ｎ形領域５５，５６の中間表面の酸化膜
６の上に形成された金属電極１４をゲート電極、
ｎ形領域５５および５６にオーム接触する電極１
５，１６がそれぞれソース電極、ドレイン電極と
なつてｎチヤネルMOSトランジスタ１１が形成
されるが、この場合ドレイン電極１６はツエナダ
イオードのカソード電極（第２図での１７）を兼
ね、ｐ形領域４とｎ形領域５６とによつてツエナ
ダイオード１２が構成される。バイポーラトラン
ジスタ１３はｎ形領域５７をエミツタ、ｐ形領域
４をベース、エピタキシヤル層２およびn+領域
５８をコレクタとして形成され、ｎ形領域５７に
オーム接触する電極がエミツタ電極２１、n+領
域５８にオーム接触する電極がコレクタ電極２０
となり、ツエナダイオードのアノード電極（第２
図での１８）とバイポーラトランジスタのベース
電極（第２図での１９）は設ける必要がない。従
つて電極１４と信号入力端子２２、電極１６をレ
ベルシフト電圧端子２３、電極１５および電極２
１を一つの出力端子２５、電極２０を他の出力端
子２４に接続すればレベルシフト複合回路ができ
上がる。 上の実施例は、ｐ形基板を用いているがｐ形エ
ピタキシヤル層を備えたｎ形基板を用い各領域の
導電形を逆にすることも可能であることはいうま
でもない。
通の部分には同一の符号が付されている。ｐ形シ
リコン基板１の上に第３図の場合と同様に積層さ
れたｎ形エピタキシヤル層２にはｐ形領域４が一
つだけ設けられている。こｐ形領域４内に三つの
ｎ形領域５５，５６，５７、またｐ形領域外に一
つのn+領域５８が、例えば同一拡散工程で形成
される。ｎ形領域５５，５６の中間表面の酸化膜
６の上に形成された金属電極１４をゲート電極、
ｎ形領域５５および５６にオーム接触する電極１
５，１６がそれぞれソース電極、ドレイン電極と
なつてｎチヤネルMOSトランジスタ１１が形成
されるが、この場合ドレイン電極１６はツエナダ
イオードのカソード電極（第２図での１７）を兼
ね、ｐ形領域４とｎ形領域５６とによつてツエナ
ダイオード１２が構成される。バイポーラトラン
ジスタ１３はｎ形領域５７をエミツタ、ｐ形領域
４をベース、エピタキシヤル層２およびn+領域
５８をコレクタとして形成され、ｎ形領域５７に
オーム接触する電極がエミツタ電極２１、n+領
域５８にオーム接触する電極がコレクタ電極２０
となり、ツエナダイオードのアノード電極（第２
図での１８）とバイポーラトランジスタのベース
電極（第２図での１９）は設ける必要がない。従
つて電極１４と信号入力端子２２、電極１６をレ
ベルシフト電圧端子２３、電極１５および電極２
１を一つの出力端子２５、電極２０を他の出力端
子２４に接続すればレベルシフト複合回路ができ
上がる。 上の実施例は、ｐ形基板を用いているがｐ形エ
ピタキシヤル層を備えたｎ形基板を用い各領域の
導電形を逆にすることも可能であることはいうま
でもない。
本発明は、基板上のエピタキシヤル層内に設け
る一つの逆導電形の領域をMOSトランジスタの
チヤネル生成層、ツエナダイオードのpn接合形
成層およびバイポーラトランジスタのベース層と
して兼用することにより分離拡散層が不要とな
り、MOSトランジスタのドレイン電極とツエナ
ダイオードの一方の電極が共通にでき、ツエナダ
イオードの他方の電極とバイポーラトランジスタ
のベース電極とが省略できるため、レベルシフト
複合回路の構造がきわめて簡略に構成される。こ
れによりレベルシフト回路のICチツプに占有す
る面積が著しく小さくなり、同一機能でありなが
ら安価に集積されたレベルシフト回路を提供でき
る。
る一つの逆導電形の領域をMOSトランジスタの
チヤネル生成層、ツエナダイオードのpn接合形
成層およびバイポーラトランジスタのベース層と
して兼用することにより分離拡散層が不要とな
り、MOSトランジスタのドレイン電極とツエナ
ダイオードの一方の電極が共通にでき、ツエナダ
イオードの他方の電極とバイポーラトランジスタ
のベース電極とが省略できるため、レベルシフト
複合回路の構造がきわめて簡略に構成される。こ
れによりレベルシフト回路のICチツプに占有す
る面積が著しく小さくなり、同一機能でありなが
ら安価に集積されたレベルシフト回路を提供でき
る。
第１図は本発明の一実施例によるレベルシフト
複合回路断面図および接続配線図、第２図はレベ
ルシフト回路の回路図、第３図は従来のレベルシ
フト複合回路の断面図および接続配線図である。 １：ｐ形シリコン基板、２：ｎ形エピタキシヤ
ル層、４：ｐ形領域、５５，５６，５７：ｎ形領
域、５８：n+領域、６：酸化膜、１１：MOSト
ランジスタ、１２：ツエナダイオード、１３：バ
イポーラnpnトランジスタ、１４：ゲート電極、
１５：ソース電極、１６：ドレイン電極、２０：
コレクタ電極、２１：エミツタ電極、２２：信号
入力端子、２３：レベルシフト電圧端子、２４，
２５：出力端子。
複合回路断面図および接続配線図、第２図はレベ
ルシフト回路の回路図、第３図は従来のレベルシ
フト複合回路の断面図および接続配線図である。 １：ｐ形シリコン基板、２：ｎ形エピタキシヤ
ル層、４：ｐ形領域、５５，５６，５７：ｎ形領
域、５８：n+領域、６：酸化膜、１１：MOSト
ランジスタ、１２：ツエナダイオード、１３：バ
イポーラnpnトランジスタ、１４：ゲート電極、
１５：ソース電極、１６：ドレイン電極、２０：
コレクタ電極、２１：エミツタ電極、２２：信号
入力端子、２３：レベルシフト電圧端子、２４，
２５：出力端子。
Claims (1)
- １ 一導電形の半導体層内に形成された一つの他
導電形の領域、該領域内に形成された一導電形の
第一、第二、第三の領域、該第一、第二の領域の
間の前記他導電形の領域の表面に絶縁膜を介して
設けられたゲート金属電極、前記第一、第二、第
三の領域および残された前記層にそれぞれオーム
接触する第一、第二、第三、第四の金属電極、前
記ゲート金属電極に接続される信号入力端子、前
記第二の電極に接続される電圧端子、前記第一、
第三の電極に接続される一つの出力端子および前
記第四の電極に接続される他の出力端子を備えた
ことを特徴とするレベルシフト複合回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60010096A JPS61170058A (ja) | 1985-01-23 | 1985-01-23 | レベルシフト複合回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60010096A JPS61170058A (ja) | 1985-01-23 | 1985-01-23 | レベルシフト複合回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61170058A JPS61170058A (ja) | 1986-07-31 |
| JPH0337314B2 true JPH0337314B2 (ja) | 1991-06-05 |
Family
ID=11740792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60010096A Granted JPS61170058A (ja) | 1985-01-23 | 1985-01-23 | レベルシフト複合回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61170058A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0546159Y2 (ja) * | 1986-11-05 | 1993-12-01 |
-
1985
- 1985-01-23 JP JP60010096A patent/JPS61170058A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61170058A (ja) | 1986-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5376816A (en) | Bi-cmos integrated circuit device having buried region use in common for bipolar and mos transistors | |
| JPH1065146A (ja) | 半導体集積回路装置 | |
| JP2661318B2 (ja) | 半導体装置 | |
| JP2825038B2 (ja) | 半導体装置 | |
| JPH0337314B2 (ja) | ||
| JPH1074958A (ja) | 半導体集積回路およびその製造方法 | |
| JPS62174965A (ja) | 集積回路 | |
| JP3211871B2 (ja) | 入出力保護回路 | |
| JP2730450B2 (ja) | 半導体装置 | |
| JPS5944782B2 (ja) | 半導体集積回路 | |
| JP2712448B2 (ja) | 半導体装置 | |
| JPH0440867B2 (ja) | ||
| JPS6050062B2 (ja) | 半導体集積回路装置 | |
| KR0131369B1 (ko) | 전력용 반도체 장치 제조방법 | |
| JPS60254651A (ja) | Ｃｍｏｓ回路の入力保護回路 | |
| JP2680846B2 (ja) | 半導体記憶装置 | |
| JP3071819B2 (ja) | 絶縁ゲート型半導体装置 | |
| JPS59161059A (ja) | 半導体装置 | |
| JPS62104068A (ja) | 半導体集積回路装置 | |
| JPS6083361A (ja) | 半導体装置 | |
| JPH0222545B2 (ja) | ||
| JPH0464184B2 (ja) | ||
| JPS5853513B2 (ja) | ハンドウタイソウチ | |
| JPH0555480A (ja) | ＳＯＩ型ＢｉＣＭＯＳゲートアレイ | |
| JPS6038862A (ja) | 半導体装置 |