JP2542533Y2 - サージ吸収回路 - Google Patents
サージ吸収回路Info
- Publication number
- JP2542533Y2 JP2542533Y2 JP6922191U JP6922191U JP2542533Y2 JP 2542533 Y2 JP2542533 Y2 JP 2542533Y2 JP 6922191 U JP6922191 U JP 6922191U JP 6922191 U JP6922191 U JP 6922191U JP 2542533 Y2 JP2542533 Y2 JP 2542533Y2
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- surge
- circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【0001】
【産業上の利用分野】本考案は、半導体集積回路の入出
力端子にサージ電圧が印加されたときサージ電流をバイ
パスして該半導体集積回路を保護するサージ吸収回路に
関する。
力端子にサージ電圧が印加されたときサージ電流をバイ
パスして該半導体集積回路を保護するサージ吸収回路に
関する。
【0002】
【従来の技術】従来、半導体集積回路のサージ吸収回路
には種々の構成のものが提供されているが、基本的に
は、使用の際の通常の電圧によって電流が流れることな
く、入出力端子にサージ電圧が印加されたときのみ、サ
ージから保護しようとする内部回路より入力インピーダ
ンスが十分低くなり、サージ電流が流れる構成になって
おり、また、正のサージ電圧にも負のサージ電圧にも対
応することが必要で、例えば入出力端子と正電源、負電
源の間にそれぞれ使用の際に通常印加される電圧以上の
耐圧を持つダイオードあるいはトランジスタが逆バイア
スになるように接続されて構成されている。
には種々の構成のものが提供されているが、基本的に
は、使用の際の通常の電圧によって電流が流れることな
く、入出力端子にサージ電圧が印加されたときのみ、サ
ージから保護しようとする内部回路より入力インピーダ
ンスが十分低くなり、サージ電流が流れる構成になって
おり、また、正のサージ電圧にも負のサージ電圧にも対
応することが必要で、例えば入出力端子と正電源、負電
源の間にそれぞれ使用の際に通常印加される電圧以上の
耐圧を持つダイオードあるいはトランジスタが逆バイア
スになるように接続されて構成されている。
【0003】図3は従来のこの種のサージ吸収回路の一
例の回路構成を示す。図において7は入出力端子に接続
する電極、8は正電源に接続する電極、9は負電源に接
続する電極、10は内部回路に接続する電極、32a,
32bはそれぞれ入出力端子と正電源、負電源の間に逆
バイアスになるように接続されたダイオードである。入
出力端子に正のサージ電圧が印加されると、ダイオード
32aにサージ電流が流れ、負のサージ電圧が印加され
ると、ダイオード32bにサージ電流が流れる。
例の回路構成を示す。図において7は入出力端子に接続
する電極、8は正電源に接続する電極、9は負電源に接
続する電極、10は内部回路に接続する電極、32a,
32bはそれぞれ入出力端子と正電源、負電源の間に逆
バイアスになるように接続されたダイオードである。入
出力端子に正のサージ電圧が印加されると、ダイオード
32aにサージ電流が流れ、負のサージ電圧が印加され
ると、ダイオード32bにサージ電流が流れる。
【0004】
【考案が解決しようとする課題】従来のサージ吸収回路
は、上記のように、入出力端子と正電源、負電源の間に
それぞれ少なくとも1個の素子が接続されて構成されて
いて、2個以上の素子用領域が必要で、IC本来の機能
に不要なこれら素子用領域が占める面積が大きく、集積
化に不利であるという問題があった。本考案は上記の問
題に鑑みてなされたもので、占有する面積が小さくてす
み、かつ、効果の大きなサージ吸収回路を提供すること
を目的とする。
は、上記のように、入出力端子と正電源、負電源の間に
それぞれ少なくとも1個の素子が接続されて構成されて
いて、2個以上の素子用領域が必要で、IC本来の機能
に不要なこれら素子用領域が占める面積が大きく、集積
化に不利であるという問題があった。本考案は上記の問
題に鑑みてなされたもので、占有する面積が小さくてす
み、かつ、効果の大きなサージ吸収回路を提供すること
を目的とする。
【0005】
【課題を解決するための手段】本考案のサージ吸収回路
は、基板絶縁型バーティカルPNPトランジスタのP型
コレクタ領域とN型ベース領域が入出力端子に接続さ
れ、P型エミッタ領域が負電源に接続され、P型コレク
タ領域を取り囲むN型絶縁領域が正電源に接続されるよ
うに構成したものである。
は、基板絶縁型バーティカルPNPトランジスタのP型
コレクタ領域とN型ベース領域が入出力端子に接続さ
れ、P型エミッタ領域が負電源に接続され、P型コレク
タ領域を取り囲むN型絶縁領域が正電源に接続されるよ
うに構成したものである。
【0006】
【実施例】図1は本考案の一実施例を示す。図において
7,8,9は図3の同一符号と同一または相当する部分
を示し、1はP型基板領域、2はN型絶縁領域、3はP
型コレクタ領域、4はN型ベース領域、5はN型ベース
コンタクト領域、6はP型エミッタ領域である。図2は
図1に示す実施例をサージ吸収回路として見た場合の等
価回路を示す。図において7,8,9は図1の同一符号
と同一の部分を、10は図3の同一符号と同一又は相当
する部分を示し、21はP型領域3とN型領域4とP型
領域6が構成するPNPトランジスタ,22aはP型領
域3とN型領域2が構成するダイオード,22bはN型
領域4とP型領域6が構成するダイオード,23はN型
領域4とP型領域3とN型領域2が構成するNPNトラ
ンジスタである。
7,8,9は図3の同一符号と同一または相当する部分
を示し、1はP型基板領域、2はN型絶縁領域、3はP
型コレクタ領域、4はN型ベース領域、5はN型ベース
コンタクト領域、6はP型エミッタ領域である。図2は
図1に示す実施例をサージ吸収回路として見た場合の等
価回路を示す。図において7,8,9は図1の同一符号
と同一の部分を、10は図3の同一符号と同一又は相当
する部分を示し、21はP型領域3とN型領域4とP型
領域6が構成するPNPトランジスタ,22aはP型領
域3とN型領域2が構成するダイオード,22bはN型
領域4とP型領域6が構成するダイオード,23はN型
領域4とP型領域3とN型領域2が構成するNPNトラ
ンジスタである。
【0007】入出力端子に正のサージ電圧が印加される
と、ダイオード22a及びNPNトランジスタ23を経
て正電源にサージ電流が流れ、負のサージ電圧が印加さ
れると、ダイオード22b及びPNPトランジスタ21
を経て負電源にサージ電流が流れる。上記回路は一般的
なICプロセスで容易に形成することができる。また、
上記のように動作して、1個のトランジスタによって入
出力端子に正のサージ電圧が印加された場合にも負のサ
ージ電圧が印加された場合にも内部回路が効果的に保護
される。
と、ダイオード22a及びNPNトランジスタ23を経
て正電源にサージ電流が流れ、負のサージ電圧が印加さ
れると、ダイオード22b及びPNPトランジスタ21
を経て負電源にサージ電流が流れる。上記回路は一般的
なICプロセスで容易に形成することができる。また、
上記のように動作して、1個のトランジスタによって入
出力端子に正のサージ電圧が印加された場合にも負のサ
ージ電圧が印加された場合にも内部回路が効果的に保護
される。
【0008】
【考案の効果】以上説明したように、本考案によれば、
1個のトランジスタで内部回路が効果的に保護されるよ
うになり、サージ吸収回路が占める面積が従来より小さ
くなり、集積化に有利になるという効果がある。
1個のトランジスタで内部回路が効果的に保護されるよ
うになり、サージ吸収回路が占める面積が従来より小さ
くなり、集積化に有利になるという効果がある。
【図1】本考案の一実施例を示す断面図である。
【図2】図1に示す実施例をサージ吸収回路として見た
場合の等価回路を示す回路図である。
場合の等価回路を示す回路図である。
【図3】従来のこの種のサージ吸収回路の一例を示す回
路図である。
路図である。
1 P型基板領域 2 N型絶縁領域 3 P型コレクタ領域 4 N型ベース領域 5 N型ベースコンタクト領域 6 P型エミッタ領域 7 入出力端子に接続する電極 8 正電源に接続する電極 9 負電源に接続する電極
Claims (1)
- 【請求項1】 半導体集積回路の入出力端子にサージ電
圧が印加されたときサージ電流をバイパスして該半導体
集積回路を保護するサージ吸収回路において、 基板絶縁型バーティカルPNPトランジスタのP型コレ
クタ領域とN型ベース領域が入出力端子に接続され、P
型エミッタ領域が負電源に接続され、P型コレクタ領域
を取り囲むN型絶縁領域が正電源に接続されて構成され
たことを特徴とするサージ吸収回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6922191U JP2542533Y2 (ja) | 1991-08-06 | 1991-08-06 | サージ吸収回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6922191U JP2542533Y2 (ja) | 1991-08-06 | 1991-08-06 | サージ吸収回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0515451U JPH0515451U (ja) | 1993-02-26 |
JP2542533Y2 true JP2542533Y2 (ja) | 1997-07-30 |
Family
ID=13396456
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6922191U Expired - Fee Related JP2542533Y2 (ja) | 1991-08-06 | 1991-08-06 | サージ吸収回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2542533Y2 (ja) |
-
1991
- 1991-08-06 JP JP6922191U patent/JP2542533Y2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0515451U (ja) | 1993-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4543593A (en) | Semiconductor protective device | |
JPS5967670A (ja) | 半導体装置 | |
JP2003060059A (ja) | 保護回路および保護素子 | |
JP2542533Y2 (ja) | サージ吸収回路 | |
JPS6146989B2 (ja) | ||
JP4083481B2 (ja) | サージ保護回路 | |
JPS6211787B2 (ja) | ||
JPH0478162A (ja) | 集積回路用保護装置 | |
JPH0766958B2 (ja) | 静電保護回路 | |
JPH08306872A (ja) | Mos入力保護回路 | |
JPH04139758A (ja) | 半導体装置およびその製造方法 | |
JPH0456465B2 (ja) | ||
JPH05267586A (ja) | 出力保護回路 | |
JP2878817B2 (ja) | 静電保護回路 | |
JPS5915508Y2 (ja) | 保護回路 | |
JPH08213552A (ja) | 半導体集積回路 | |
JPH0124939Y2 (ja) | ||
JPH03135327A (ja) | ラッチアップ防止用半導体装置 | |
JP2003188348A (ja) | 半導体装置 | |
JPH10294425A (ja) | 集積回路用保護装置 | |
JPS60153157A (ja) | バイポ−ラ集積回路 | |
JPS62263670A (ja) | 半導体装置 | |
JPH02133965A (ja) | ゲート保護装置 | |
JPS59200454A (ja) | 静電破壊保護素子 | |
JPS6372147A (ja) | 半導体保護装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |