JPH037144B2 - - Google Patents
Info
- Publication number
- JPH037144B2 JPH037144B2 JP57159956A JP15995682A JPH037144B2 JP H037144 B2 JPH037144 B2 JP H037144B2 JP 57159956 A JP57159956 A JP 57159956A JP 15995682 A JP15995682 A JP 15995682A JP H037144 B2 JPH037144 B2 JP H037144B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- substrate
- semiconductor
- type region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 19
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/7302—Bipolar junction transistors structurally associated with other devices
- H01L29/7304—Bipolar junction transistors structurally associated with other devices the device being a resistive element, e.g. ballasting resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置に係り、特に外部ピンと内
部素子との間に形成され外来サージ入力から内部
素子を保護するための半導体保護装置に関する。
部素子との間に形成され外来サージ入力から内部
素子を保護するための半導体保護装置に関する。
この種の半導体保護装置としては、MOS−
FETの入力保護ダイオードなどが知られている
が、バイポーラトランジスタが形成される半導体
装置においてバイポーラトランジスタを用いた保
護装置が必要である。
FETの入力保護ダイオードなどが知られている
が、バイポーラトランジスタが形成される半導体
装置においてバイポーラトランジスタを用いた保
護装置が必要である。
本発明は上記の事情に鑑みてなされたもので、
バイポーラトランジスタを用いて正極性および負
極性のいずれの外来サージ入力に対しても内部素
子を保護し得る半導体保護装置を提供するもので
ある。
バイポーラトランジスタを用いて正極性および負
極性のいずれの外来サージ入力に対しても内部素
子を保護し得る半導体保護装置を提供するもので
ある。
すなわち、本発明の半導体保護装置は一導電形
の半導体基板上に形成された逆導電形の第1の領
域上に前記基板と同一導電形の第2の領域を形成
し、この第2の領域内で互いに独立して高濃度で
逆導電形の第3の領域および第4の領域を設け、
この第4の領域と前記第2の領域とを2個所でそ
れぞれコンタクトにより接続し、これらのコンタ
クトのうち前記第3の領域までの抵抗がより大き
い方のコンタクトと上記第3の領域とを接続して
外部ピンに取り出し、前記残りのコンタクトを半
導体装置の内部素子に接続するようにしたもので
ある。
の半導体基板上に形成された逆導電形の第1の領
域上に前記基板と同一導電形の第2の領域を形成
し、この第2の領域内で互いに独立して高濃度で
逆導電形の第3の領域および第4の領域を設け、
この第4の領域と前記第2の領域とを2個所でそ
れぞれコンタクトにより接続し、これらのコンタ
クトのうち前記第3の領域までの抵抗がより大き
い方のコンタクトと上記第3の領域とを接続して
外部ピンに取り出し、前記残りのコンタクトを半
導体装置の内部素子に接続するようにしたもので
ある。
これにより、負極性の外来サージが入力して内
部素子側にある程度以上の電流が流れると、(基
板、第1の領域、第2の領域)よりなるトランジ
スタおよび(第1の領域、第2の領域、第3の領
域)よりなるトランジスタによりサージ電流が吸
収されるようになり、正極性の外来サージ入力に
対しては(第2の領域、第1の領域、基板)より
なるトランジスタによりサージ電流が吸収される
と共に内部素子側へのサージ入力は前記第4の領
域の抵抗により制限されるので、いずれの極性の
外来サージ入力から内部素子が保護される。
部素子側にある程度以上の電流が流れると、(基
板、第1の領域、第2の領域)よりなるトランジ
スタおよび(第1の領域、第2の領域、第3の領
域)よりなるトランジスタによりサージ電流が吸
収されるようになり、正極性の外来サージ入力に
対しては(第2の領域、第1の領域、基板)より
なるトランジスタによりサージ電流が吸収される
と共に内部素子側へのサージ入力は前記第4の領
域の抵抗により制限されるので、いずれの極性の
外来サージ入力から内部素子が保護される。
以下、図面を参照して本発明の一実施例を詳細
に説明する。
に説明する。
第1図a,bにおいて、1はたとえばP形の半
導体基板、2は上記P形基板1上に形成されたN
形領域、3は上記N形領域2上に形成されたP形
領域、4および5は上記P形領域3上で互いに独
立して形成された第1のN+形領域および第2の
N+形領域、6は絶縁膜、7は前記第1のN+形領
域4に対するコンタクト、8は前記第2のN+形
領域5のうち上記第1のN+形領域4に近い位置
で前記P形領域3に接合した接合部に対するコン
タクト、9は同じく前記第2のN+形領域5のう
ち前記第1のN+形領域4に遠い位置で前記P形
領域3に接合した接合部に対するコンタクトであ
る。すなわち、第1のN+形領域4は前記P形領
域3内で独立し、第2のN+形領域5は前記P形
領域3と2個所で接続されており、その2個のコ
ンタクト8,9から前記第1のN+形領域4の直
下までの抵抗の大きさが異なつている。そして、
上記第1のN+形領域4までの抵抗分が大きい方
のコンタクト9と前記第1のN+形領域4上のコ
ンタクト7とはたとえばアルミニウム配線10に
より接続されて半導体装置の外部ピンに取り出さ
れている。また、前記第1のN+形領域4まで抵
抗分が小さい方のコンタクト8は、アルミニウム
配線11により半導体装置の内部素子に接続され
ている。なお、12は分離領域である。したがつ
て、上記半導体装置の回路接続は第2図に示すよ
うになり、Q1は(N形領域2、P形領域3、第
1のN+形領域4)が(コレクタ、ベーン、エミ
ツタ)に相当するNPN形トランジスタ、Q2は
(P形領域3、N形領域2、P形基板1)が(エ
ミツタ、ベース、コレクタ)に相当するPNP形
トランジスタ、Q3は(P形基板1、N形領域2、
P形領域3)が(エミツタ、ベース、コレクタ)
に相当するPNP形トランジスタである。ここで、
P形基板1は接地電位であり、N形領域2には低
インビーダンスのバイアス電源20に接続され
る。また、R5はコンタクト8,9間の第2のN+
形領域5の抵抗である。
導体基板、2は上記P形基板1上に形成されたN
形領域、3は上記N形領域2上に形成されたP形
領域、4および5は上記P形領域3上で互いに独
立して形成された第1のN+形領域および第2の
N+形領域、6は絶縁膜、7は前記第1のN+形領
域4に対するコンタクト、8は前記第2のN+形
領域5のうち上記第1のN+形領域4に近い位置
で前記P形領域3に接合した接合部に対するコン
タクト、9は同じく前記第2のN+形領域5のう
ち前記第1のN+形領域4に遠い位置で前記P形
領域3に接合した接合部に対するコンタクトであ
る。すなわち、第1のN+形領域4は前記P形領
域3内で独立し、第2のN+形領域5は前記P形
領域3と2個所で接続されており、その2個のコ
ンタクト8,9から前記第1のN+形領域4の直
下までの抵抗の大きさが異なつている。そして、
上記第1のN+形領域4までの抵抗分が大きい方
のコンタクト9と前記第1のN+形領域4上のコ
ンタクト7とはたとえばアルミニウム配線10に
より接続されて半導体装置の外部ピンに取り出さ
れている。また、前記第1のN+形領域4まで抵
抗分が小さい方のコンタクト8は、アルミニウム
配線11により半導体装置の内部素子に接続され
ている。なお、12は分離領域である。したがつ
て、上記半導体装置の回路接続は第2図に示すよ
うになり、Q1は(N形領域2、P形領域3、第
1のN+形領域4)が(コレクタ、ベーン、エミ
ツタ)に相当するNPN形トランジスタ、Q2は
(P形領域3、N形領域2、P形基板1)が(エ
ミツタ、ベース、コレクタ)に相当するPNP形
トランジスタ、Q3は(P形基板1、N形領域2、
P形領域3)が(エミツタ、ベース、コレクタ)
に相当するPNP形トランジスタである。ここで、
P形基板1は接地電位であり、N形領域2には低
インビーダンスのバイアス電源20に接続され
る。また、R5はコンタクト8,9間の第2のN+
形領域5の抵抗である。
而して、上記構成の半導体保護装置において、
外部ピン側から負極性のサージ電圧が加わつた場
合には、トランジスタQ2は非動作状態となり、
第3図に示すようにトランジスタQ1,Q3および
抵抗R5よりなる回路部分により内部素子が保護
される。すなわち、内部素子側にVBE(Q1)/R5以上 の電流が流れると、トランジスタQ1,Q3が共に
オン動作して内部素子側に入ろうとするサージ電
流を吸収する。なお、VBE(Q1)はトランジスタ
Q1のベース・エミツタ間電圧である。
外部ピン側から負極性のサージ電圧が加わつた場
合には、トランジスタQ2は非動作状態となり、
第3図に示すようにトランジスタQ1,Q3および
抵抗R5よりなる回路部分により内部素子が保護
される。すなわち、内部素子側にVBE(Q1)/R5以上 の電流が流れると、トランジスタQ1,Q3が共に
オン動作して内部素子側に入ろうとするサージ電
流を吸収する。なお、VBE(Q1)はトランジスタ
Q1のベース・エミツタ間電圧である。
これに対して、外部ピン側から正極性のサージ
電圧が加わつた場合には、トランジスタQ1およ
びQ3が非動作状態となり、第4図に示すように
サージ入力はトランジスタQ2を通つて吸収され、
内部素子側に入ろうとするサージ電流は抵抗R5
により制限されるので、内部素子が保護される。
電圧が加わつた場合には、トランジスタQ1およ
びQ3が非動作状態となり、第4図に示すように
サージ入力はトランジスタQ2を通つて吸収され、
内部素子側に入ろうとするサージ電流は抵抗R5
により制限されるので、内部素子が保護される。
なお、本発明は上記実施例に限られるものでは
なく、基板、各領域の導電形を上記実施例の逆に
してもよい。
なく、基板、各領域の導電形を上記実施例の逆に
してもよい。
上述したように本発明の半導体保護装置によれ
ば、バイポーラトランジスタおよび抵抗の組み合
せ回路により外来サージ入力が正極性、負極性の
いずれであつてもそれを吸収して内部素子を保護
することができるので、内部素子にバイポーラト
ランジスタを有する半導体装置に好適である。
ば、バイポーラトランジスタおよび抵抗の組み合
せ回路により外来サージ入力が正極性、負極性の
いずれであつてもそれを吸収して内部素子を保護
することができるので、内部素子にバイポーラト
ランジスタを有する半導体装置に好適である。
第1図a,bは本発明に係る半導体保護装置の
一実施例を示す平面図および断面図、第2図は第
1図の装置の回路図、第3図および第4図はそれ
ぞれ第2図の回路に負極性、正極性の外来サージ
が入力したときの回路動作を説明するために示す
回路図である。 1……P形基板、2……N形領域、3……P形
領域、4,5……N+形領域、7,8,9……コ
ンタクト、10,11……配線。
一実施例を示す平面図および断面図、第2図は第
1図の装置の回路図、第3図および第4図はそれ
ぞれ第2図の回路に負極性、正極性の外来サージ
が入力したときの回路動作を説明するために示す
回路図である。 1……P形基板、2……N形領域、3……P形
領域、4,5……N+形領域、7,8,9……コ
ンタクト、10,11……配線。
Claims (1)
- 【特許請求の範囲】 1 一導電形半導体基板と、この基板上に形成さ
れ上記基板とは逆導電形の第1の領域と、この第
1の領域上に形成され前記基板と同一導電形の第
2の領域と、この第2の領域内で互いに独立して
形成された高濃度で逆導電形の第3の領域および
第4の領域と、上記第4の領域と第2の領域とを
2個所で接続する第1コンタクトおよび第2コン
タクトと、これらのコンタクトのうち前記第3の
領域までの抵抗がより大きい方のコンタクトと上
記第3の領域とを接続し、さらに半導体装置の外
部ピンに接続される配線と、前記2個のコンタク
トのうち前記第3の領域までの抵抗が小さい方の
コンタクトを半導体装置の内部素子に接続する配
線とを具備することを特徴とする半導体保護装
置。 2 前記基板はP形、第1の領域はN形、第2の
領域はP形、第3の領域および第4の領域はそれ
ぞれN+形であることを特徴とする前記特許請求
の範囲第1項記載の半導体保護装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57159956A JPS5948951A (ja) | 1982-09-14 | 1982-09-14 | 半導体保護装置 |
US06/531,619 US4543593A (en) | 1982-09-14 | 1983-09-13 | Semiconductor protective device |
DE8383109072T DE3378509D1 (en) | 1982-09-14 | 1983-09-14 | Semiconductor protective device |
EP83109072A EP0103306B1 (en) | 1982-09-14 | 1983-09-14 | Semiconductor protective device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57159956A JPS5948951A (ja) | 1982-09-14 | 1982-09-14 | 半導体保護装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5948951A JPS5948951A (ja) | 1984-03-21 |
JPH037144B2 true JPH037144B2 (ja) | 1991-01-31 |
Family
ID=15704838
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57159956A Granted JPS5948951A (ja) | 1982-09-14 | 1982-09-14 | 半導体保護装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4543593A (ja) |
EP (1) | EP0103306B1 (ja) |
JP (1) | JPS5948951A (ja) |
DE (1) | DE3378509D1 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4484244A (en) * | 1982-09-22 | 1984-11-20 | Rca Corporation | Protection circuit for integrated circuit devices |
IT1217298B (it) * | 1985-05-30 | 1990-03-22 | Sgs Thomson Microelectronics | Dispositivo di protezione da scariche elettrostatiche,in particolare per circuiti integrati bipolari |
KR900008746B1 (ko) * | 1986-11-19 | 1990-11-29 | 삼성전자 주식회사 | 접합 파괴장치 반도체장치 |
US4987465A (en) * | 1987-01-29 | 1991-01-22 | Advanced Micro Devices, Inc. | Electro-static discharge protection device for CMOS integrated circuit inputs |
EP0308667B1 (de) * | 1987-09-23 | 1994-05-25 | Siemens Aktiengesellschaft | Absaugelektrode zur Verkürzung der Ausschaltzeit bei einem Halbleiterbauelement |
US5061999A (en) * | 1987-11-13 | 1991-10-29 | Matsushita Electric Industrial Co., Ltd. | Multiplex signal processing apparatus |
US5212618A (en) * | 1990-05-03 | 1993-05-18 | Linear Technology Corporation | Electrostatic discharge clamp using vertical NPN transistor |
EP0480582A3 (en) * | 1990-09-10 | 1992-07-22 | Fujitsu Limited | A semiconductor device with a protective element |
US5359211A (en) * | 1991-07-18 | 1994-10-25 | Harris Corporation | High voltage protection using SCRs |
DE69530881D1 (de) * | 1994-03-18 | 2003-07-03 | Hitachi Ltd | Halbleiteranordnung mit einem lateralen Bipolartransistor |
US5475340A (en) * | 1994-05-23 | 1995-12-12 | Delco Electronics Corporation | Active biasing circuit for an epitaxial region in a fault-tolerant, vertical pnp output transistor |
US5708289A (en) * | 1996-02-29 | 1998-01-13 | Sgs-Thomson Microelectronics, Inc. | Pad protection diode structure |
US5663860A (en) * | 1996-06-28 | 1997-09-02 | Harris Corporation | High voltage protection circuits |
IT1296832B1 (it) * | 1997-12-02 | 1999-08-02 | Sgs Thomson Microelectronics | Struttura integrata di protezione con dispositivi a soglia di conduzione inversa prestabilita di polarizzazione |
US7327541B1 (en) | 1998-06-19 | 2008-02-05 | National Semiconductor Corporation | Operation of dual-directional electrostatic discharge protection device |
US6365924B1 (en) * | 1998-06-19 | 2002-04-02 | National Semiconductor Corporation | Dual direction over-voltage and over-current IC protection device and its cell structure |
JP2000223499A (ja) * | 1999-01-28 | 2000-08-11 | Mitsumi Electric Co Ltd | 静電保護装置 |
JP4176564B2 (ja) * | 2003-06-23 | 2008-11-05 | 株式会社東芝 | ウェハ移載装置及びこれを用いた半導体装置の製造方法 |
JP4864801B2 (ja) * | 2007-04-18 | 2012-02-01 | ミサワホーム株式会社 | 壁パネルの連結構造 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3904931A (en) * | 1973-08-03 | 1975-09-09 | Rca Corp | Overvoltage protection circuit |
NL176322C (nl) * | 1976-02-24 | 1985-03-18 | Philips Nv | Halfgeleiderinrichting met beveiligingsschakeling. |
JPS55113358A (en) * | 1979-02-23 | 1980-09-01 | Hitachi Ltd | Semiconductor device |
JPS55128857A (en) * | 1979-03-28 | 1980-10-06 | Hitachi Ltd | Integrated circuit device |
JPS55140263A (en) * | 1979-04-19 | 1980-11-01 | Mitsubishi Electric Corp | Surge preventive circuit for bipolar integrated circuit |
GB2092377B (en) * | 1981-01-30 | 1985-07-31 | Rca Corp | Protection circuit for integrated circuit devices |
US4400711A (en) * | 1981-03-31 | 1983-08-23 | Rca Corporation | Integrated circuit protection device |
US4463369A (en) * | 1981-06-15 | 1984-07-31 | Rca | Integrated circuit overload protection device |
-
1982
- 1982-09-14 JP JP57159956A patent/JPS5948951A/ja active Granted
-
1983
- 1983-09-13 US US06/531,619 patent/US4543593A/en not_active Expired - Lifetime
- 1983-09-14 EP EP83109072A patent/EP0103306B1/en not_active Expired
- 1983-09-14 DE DE8383109072T patent/DE3378509D1/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
EP0103306A2 (en) | 1984-03-21 |
EP0103306A3 (en) | 1985-08-28 |
JPS5948951A (ja) | 1984-03-21 |
EP0103306B1 (en) | 1988-11-17 |
DE3378509D1 (en) | 1988-12-22 |
US4543593A (en) | 1985-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3342918B2 (ja) | 集積回路における静電的放電に対してパッドを保護するためのダイオード構造 | |
JPH037144B2 (ja) | ||
JPS6358380B2 (ja) | ||
JPH069018B2 (ja) | 半導体構造 | |
JPH0821632B2 (ja) | 半導体集積回路 | |
JPH0654777B2 (ja) | ラテラルトランジスタを有する回路 | |
JP3018417B2 (ja) | 集積回路用保護装置 | |
JP2854900B2 (ja) | 半導体装置 | |
JPS6223098Y2 (ja) | ||
JPS6211787B2 (ja) | ||
JPH0475371A (ja) | 半導体集積回路 | |
JP2901275B2 (ja) | 半導体集積回路装置 | |
US6624502B2 (en) | Method and device for limiting the substrate potential in junction isolated integrated circuits | |
JP3131694B2 (ja) | パワートランジスタデバイス | |
JPS645899Y2 (ja) | ||
JP2833913B2 (ja) | バイポーラ集積回路装置 | |
JPH06140576A (ja) | Icの静電破壊保護装置 | |
JPH01273346A (ja) | 半導体装置 | |
JPH05291507A (ja) | 拡散抵抗 | |
JPS5915215B2 (ja) | 誘導負荷駆動用増幅回路 | |
JPH02133965A (ja) | ゲート保護装置 | |
JP2878817B2 (ja) | 静電保護回路 | |
JPS63164457A (ja) | 半導体集積回路 | |
JPS6083361A (ja) | 半導体装置 | |
JPH06120412A (ja) | 半導体保護装置 |