JPS5948951A - 半導体保護装置 - Google Patents
半導体保護装置Info
- Publication number
- JPS5948951A JPS5948951A JP57159956A JP15995682A JPS5948951A JP S5948951 A JPS5948951 A JP S5948951A JP 57159956 A JP57159956 A JP 57159956A JP 15995682 A JP15995682 A JP 15995682A JP S5948951 A JPS5948951 A JP S5948951A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- contact
- substrate
- internal element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 230000001681 protective effect Effects 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 241000239290 Araneae Species 0.000 claims 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 241001655798 Taku Species 0.000 description 1
- 230000001580 bacterial effect Effects 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/7302—Bipolar junction transistors structurally associated with other devices
- H01L29/7304—Bipolar junction transistors structurally associated with other devices the device being a resistive element, e.g. ballasting resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は単棚体装置に係り、特に外部ピンと内部素子と
の間に形成され外来サージ入力から内部素子を保護する
ための半う体保護装置に関する。
の間に形成され外来サージ入力から内部素子を保護する
ための半う体保護装置に関する。
この種の半導体保護装置としては、M. O S 一F
ETの入力保護ダイオードなどが知られているが、バイ
ポーラトランジスタが形成される半娘体装置においてバ
イポーラトランジスタを川いた保護装置が必要である。
ETの入力保護ダイオードなどが知られているが、バイ
ポーラトランジスタが形成される半娘体装置においてバ
イポーラトランジスタを川いた保護装置が必要である。
本発明は上記のり情に鋭みてなされたもので、バイポー
ラトランジスタを用いて正体性お・よび負極性のいずれ
の外来サージ入力に苅し′Cも内部素子を保護し得る半
導体保護装置なII、!供するものである。
ラトランジスタを用いて正体性お・よび負極性のいずれ
の外来サージ入力に苅し′Cも内部素子を保護し得る半
導体保護装置なII、!供するものである。
すなわち、本発明の半導体保護装置は、−製電形の半櫨
体基板上に形成された逆櫨電形の第1の領埴土に前記裁
板と同−見重形の第2の領域、を形成し、この第2の領
域内で互いに独立して菌濃度で逆貌電形の第3の領域お
よび第4の領域を設け、この第4の領域と前記第2の領
域とを2個所でそrしぞれコンタクトによりa続し、こ
れらのコンタクトのうち前記第3の領域までの抵抗がよ
シ大きい方のコンタクトと上記第3の領域とを接続して
外部ピンに取シ出し、前記残りのコンタクトを半導体装
置の内部素子に接続するようにしたものである。
体基板上に形成された逆櫨電形の第1の領埴土に前記裁
板と同−見重形の第2の領域、を形成し、この第2の領
域内で互いに独立して菌濃度で逆貌電形の第3の領域お
よび第4の領域を設け、この第4の領域と前記第2の領
域とを2個所でそrしぞれコンタクトによりa続し、こ
れらのコンタクトのうち前記第3の領域までの抵抗がよ
シ大きい方のコンタクトと上記第3の領域とを接続して
外部ピンに取シ出し、前記残りのコンタクトを半導体装
置の内部素子に接続するようにしたものである。
これにより、負韓性の外来サージが入力して内部素子側
にある程度以上のπi流が流れると、(基板、第1のf
IjI域、第2の領域)、iニジなるトランジスタおよ
び(第1の領域、第2の領域、第3の領域)よシ斤るト
ランジスタによりサージ電流が吸収されるようにカシ、
正極慴の外来せ一ジ入力に対1〜ては(第2の領域、第
1の領域、基板)より段るトランジスタによシサージ1
N、流が吸収されると共に内部素子41411へのサー
ジ入力は前記第4の領域の抵抗によシ制限されるので、
いずれの極性の外来サージ入力から内部素子が保護され
る。
にある程度以上のπi流が流れると、(基板、第1のf
IjI域、第2の領域)、iニジなるトランジスタおよ
び(第1の領域、第2の領域、第3の領域)よシ斤るト
ランジスタによりサージ電流が吸収されるようにカシ、
正極慴の外来せ一ジ入力に対1〜ては(第2の領域、第
1の領域、基板)より段るトランジスタによシサージ1
N、流が吸収されると共に内部素子41411へのサー
ジ入力は前記第4の領域の抵抗によシ制限されるので、
いずれの極性の外来サージ入力から内部素子が保護され
る。
以下、図面を8照して本発明の一実施例を詳細に説明す
る。
る。
m I Fal(al 、 thlにおいて、1にたと
えばP形の半導体基板、2は上冗P形ハ椴1上に形成さ
れたN影領域、3は上記N影領域2上に形成されたP影
領域、4卦よび5は上記P形領婚3上で互いに独立して
形成された第1のN4形側誠および紀2のN4形領檀、
6は絶縁)I奥、71ti 6it記第1ON4形領緑
4に対するコンタクト、8啄前記f4.2ON+形領域
5のうち上記Pf!1のN4形領ゆに4に近い位置で前
記P影領域、3に接合したt3合部に対するコンタクト
、9は同じ4.前記第2のN+形領領域5うち前記第1
ON1形領J俵4に遠い位置で前記P形領域3に接合し
た接・8′部に苅するコンタクトである。すカわち、第
1のN+形領領域4前記P形6自熾3内で独立し、第2
のN4形領慧5は前記P影領域3と2個所で接続されて
おり、その2個のコンタクト8゜9から前記第1のN4
形領域4の直下までの抵抗の大きさが異なっている。そ
して、上紀糖1のN+形領(8jl/4−ilでの抵坑
外が大きい方のコンタクト9とh’J 配kZ 1のN
+形碩域4上のコンタクト7とはたとえばアルミニウム
配ffH10にょυ材糾されて半導体装置の外部ピンに
取り出されている。また、前記第1ON4形領域4−1
:での11\:坑外が小さい方のコンタクト8は、アル
ミニウム配線11により半導体装置の内部素子に接続さ
え1ている。なお、12は分離領域である。
えばP形の半導体基板、2は上冗P形ハ椴1上に形成さ
れたN影領域、3は上記N影領域2上に形成されたP影
領域、4卦よび5は上記P形領婚3上で互いに独立して
形成された第1のN4形側誠および紀2のN4形領檀、
6は絶縁)I奥、71ti 6it記第1ON4形領緑
4に対するコンタクト、8啄前記f4.2ON+形領域
5のうち上記Pf!1のN4形領ゆに4に近い位置で前
記P影領域、3に接合したt3合部に対するコンタクト
、9は同じ4.前記第2のN+形領領域5うち前記第1
ON1形領J俵4に遠い位置で前記P形領域3に接合し
た接・8′部に苅するコンタクトである。すカわち、第
1のN+形領領域4前記P形6自熾3内で独立し、第2
のN4形領慧5は前記P影領域3と2個所で接続されて
おり、その2個のコンタクト8゜9から前記第1のN4
形領域4の直下までの抵抗の大きさが異なっている。そ
して、上紀糖1のN+形領(8jl/4−ilでの抵坑
外が大きい方のコンタクト9とh’J 配kZ 1のN
+形碩域4上のコンタクト7とはたとえばアルミニウム
配ffH10にょυ材糾されて半導体装置の外部ピンに
取り出されている。また、前記第1ON4形領域4−1
:での11\:坑外が小さい方のコンタクト8は、アル
ミニウム配線11により半導体装置の内部素子に接続さ
え1ている。なお、12は分離領域である。
したがって、上記半導体装1iqの回路接続は第2図に
示すようになり、Qlは(N形飴城2、P形llI工l
J成3、第1のN+フヒ憧iJ成4)が(コレクタ、ベ
ーン、エミッタ)に相当するNPN形トランジスタ、Q
、は(P影領域93、N形17i:j第2゜P形基板1
)が(エミッタ、ペース、コレクタ)に相当するPNP
形トランジスタsQsは(P形基板1、N形@城2、P
影付j城3)が(エミッタ、ベース、コレクタ)に七目
当するPNPN上形ンジスタである。ここで、P形基板
11d接地質位であり、N影領域2には低インピーダン
スのバイアス電源2oに接続される。また、R,、lよ
コンタクト8,9間の第2のN1形領域5の抵抗である
。
示すようになり、Qlは(N形飴城2、P形llI工l
J成3、第1のN+フヒ憧iJ成4)が(コレクタ、ベ
ーン、エミッタ)に相当するNPN形トランジスタ、Q
、は(P影領域93、N形17i:j第2゜P形基板1
)が(エミッタ、ペース、コレクタ)に相当するPNP
形トランジスタsQsは(P形基板1、N形@城2、P
影付j城3)が(エミッタ、ベース、コレクタ)に七目
当するPNPN上形ンジスタである。ここで、P形基板
11d接地質位であり、N影領域2には低インピーダン
スのバイアス電源2oに接続される。また、R,、lよ
コンタクト8,9間の第2のN1形領域5の抵抗である
。
而して、上記格成の半導体保護装置イにおいて、外部ピ
ン仙)から負1色・4件のサージ軍、圧が加わった場合
(看よ、トランジスタQ2は非動作状態となシ、第3図
に示すようにトランジスタ。! 。
ン仙)から負1色・4件のサージ軍、圧が加わった場合
(看よ、トランジスタQ2は非動作状態となシ、第3図
に示すようにトランジスタ。! 。
Q3および抵抗1(1,よりなる回路部分にょシ内スク
Q++q、が共にオン動作して内部素子側に入ろうとす
るサージ1に流を吸」1.Vする。な尤>、V” (Q
s) ij: )ランジスタQIのペース・エミッタ間
電圧である。
Q++q、が共にオン動作して内部素子側に入ろうとす
るサージ1に流を吸」1.Vする。な尤>、V” (Q
s) ij: )ランジスタQIのペース・エミッタ間
電圧である。
これに対して、外部ビン側から正極性のサージ電圧が加
わった場合には、トランジスタQ1およびQ、が非動作
状態となシ、第4図に示すようにサージ入力はトランジ
スタQ、を通って吸収され、内部素子側に入ろうとする
サージ電流は抵抗R6により制限されるので、内部素子
が保護される。
わった場合には、トランジスタQ1およびQ、が非動作
状態となシ、第4図に示すようにサージ入力はトランジ
スタQ、を通って吸収され、内部素子側に入ろうとする
サージ電流は抵抗R6により制限されるので、内部素子
が保護される。
々お、本発明は上記実施例に限られるものではなく、基
板、各領域の導電形を上記実施例の逆にしてもよい。
板、各領域の導電形を上記実施例の逆にしてもよい。
上述したように本発明の半導体保護装置によれば、バイ
ポーラトランジスタおよび抵抗の組み合せ回路により外
来サージ入力が正極性、負極性のいずれであってもそれ
を吸収して内部素子を保護することができるので、内部
素子にバイポーラトランジスタを有する半導体装置に好
適である。
ポーラトランジスタおよび抵抗の組み合せ回路により外
来サージ入力が正極性、負極性のいずれであってもそれ
を吸収して内部素子を保護することができるので、内部
素子にバイポーラトランジスタを有する半導体装置に好
適である。
第1図ta+ 、 (b)は本発明に係る半導体保護装
置の一実施例を示す平面図および断面図、第2図は第1
図の装置の回路図、第3図および第4図はそれぞれ第2
図の回路に負極性、正極性の外来サージが入力したとき
の回路動作を説明するために示す回路図である。 1・・・P形基板、2・・・N影領域、3・・・P影領
域、4.5・・・N+形領領域7,8.9・・・コンタ
クト、10.11・・・配線。 出願人代理人 弁理士 鈴 江 武 彦第1図 (a) (b) P □1 第2図
置の一実施例を示す平面図および断面図、第2図は第1
図の装置の回路図、第3図および第4図はそれぞれ第2
図の回路に負極性、正極性の外来サージが入力したとき
の回路動作を説明するために示す回路図である。 1・・・P形基板、2・・・N影領域、3・・・P影領
域、4.5・・・N+形領領域7,8.9・・・コンタ
クト、10.11・・・配線。 出願人代理人 弁理士 鈴 江 武 彦第1図 (a) (b) P □1 第2図
Claims (1)
- 【特許請求の範囲】 +1) ’−4−4単形半導板と、この基板上に形成
され上記基板とは逆導電形の第1の領域と、この第1の
領域上に形成され前記基板と同−蜘電形の第2の領域と
、この第2の領域内で互いに独立して形成された高濃度
で逆鍾宮形の第3の領域訃よび第4の領域と、上記第4
の領域と第1.2の領域とを2個所で」”I′r、続す
る第1コンタクトおよび第2コンタクトと、これらのコ
ンタクトのうち前記第3の舶載までの抵抗がより大きい
方のコンタクトと上記第3の領域とを接続し、さらに半
導体装置の外部ピンに接続される配線と、前記2個のコ
、ンタクトのうち前記側3の饋ta tその賎抗が小さ
い方のコンタクトを半導体装rり1の1′1部素子に接
続する配線とを具備することを仕1f徴とする半導体保
護装置。 (2)前記基板はP形、第1の領域はN形、@2の領域
はP形、第3の領域および第4の領域はそれぞれN”形
であることを特徴とする特許 置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57159956A JPS5948951A (ja) | 1982-09-14 | 1982-09-14 | 半導体保護装置 |
US06/531,619 US4543593A (en) | 1982-09-14 | 1983-09-13 | Semiconductor protective device |
DE8383109072T DE3378509D1 (en) | 1982-09-14 | 1983-09-14 | Semiconductor protective device |
EP83109072A EP0103306B1 (en) | 1982-09-14 | 1983-09-14 | Semiconductor protective device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57159956A JPS5948951A (ja) | 1982-09-14 | 1982-09-14 | 半導体保護装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5948951A true JPS5948951A (ja) | 1984-03-21 |
JPH037144B2 JPH037144B2 (ja) | 1991-01-31 |
Family
ID=15704838
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57159956A Granted JPS5948951A (ja) | 1982-09-14 | 1982-09-14 | 半導体保護装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4543593A (ja) |
EP (1) | EP0103306B1 (ja) |
JP (1) | JPS5948951A (ja) |
DE (1) | DE3378509D1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008266940A (ja) * | 2007-04-18 | 2008-11-06 | Misawa Homes Co Ltd | 壁パネルの連結構造 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4484244A (en) * | 1982-09-22 | 1984-11-20 | Rca Corporation | Protection circuit for integrated circuit devices |
IT1217298B (it) * | 1985-05-30 | 1990-03-22 | Sgs Thomson Microelectronics | Dispositivo di protezione da scariche elettrostatiche,in particolare per circuiti integrati bipolari |
KR900008746B1 (ko) * | 1986-11-19 | 1990-11-29 | 삼성전자 주식회사 | 접합 파괴장치 반도체장치 |
US4987465A (en) * | 1987-01-29 | 1991-01-22 | Advanced Micro Devices, Inc. | Electro-static discharge protection device for CMOS integrated circuit inputs |
EP0308667B1 (de) * | 1987-09-23 | 1994-05-25 | Siemens Aktiengesellschaft | Absaugelektrode zur Verkürzung der Ausschaltzeit bei einem Halbleiterbauelement |
US5061999A (en) * | 1987-11-13 | 1991-10-29 | Matsushita Electric Industrial Co., Ltd. | Multiplex signal processing apparatus |
US5212618A (en) * | 1990-05-03 | 1993-05-18 | Linear Technology Corporation | Electrostatic discharge clamp using vertical NPN transistor |
EP0480582A3 (en) * | 1990-09-10 | 1992-07-22 | Fujitsu Limited | A semiconductor device with a protective element |
US5359211A (en) * | 1991-07-18 | 1994-10-25 | Harris Corporation | High voltage protection using SCRs |
EP0673072B1 (en) * | 1994-03-18 | 2003-05-28 | Hitachi, Ltd. | Semiconductor device comprising a lateral bipolar transistor |
US5475340A (en) * | 1994-05-23 | 1995-12-12 | Delco Electronics Corporation | Active biasing circuit for an epitaxial region in a fault-tolerant, vertical pnp output transistor |
US5708289A (en) * | 1996-02-29 | 1998-01-13 | Sgs-Thomson Microelectronics, Inc. | Pad protection diode structure |
US5663860A (en) * | 1996-06-28 | 1997-09-02 | Harris Corporation | High voltage protection circuits |
IT1296832B1 (it) * | 1997-12-02 | 1999-08-02 | Sgs Thomson Microelectronics | Struttura integrata di protezione con dispositivi a soglia di conduzione inversa prestabilita di polarizzazione |
US7327541B1 (en) | 1998-06-19 | 2008-02-05 | National Semiconductor Corporation | Operation of dual-directional electrostatic discharge protection device |
US6365924B1 (en) * | 1998-06-19 | 2002-04-02 | National Semiconductor Corporation | Dual direction over-voltage and over-current IC protection device and its cell structure |
JP2000223499A (ja) * | 1999-01-28 | 2000-08-11 | Mitsumi Electric Co Ltd | 静電保護装置 |
JP4176564B2 (ja) * | 2003-06-23 | 2008-11-05 | 株式会社東芝 | ウェハ移載装置及びこれを用いた半導体装置の製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3904931A (en) * | 1973-08-03 | 1975-09-09 | Rca Corp | Overvoltage protection circuit |
NL176322C (nl) * | 1976-02-24 | 1985-03-18 | Philips Nv | Halfgeleiderinrichting met beveiligingsschakeling. |
JPS55113358A (en) * | 1979-02-23 | 1980-09-01 | Hitachi Ltd | Semiconductor device |
JPS55128857A (en) * | 1979-03-28 | 1980-10-06 | Hitachi Ltd | Integrated circuit device |
JPS55140263A (en) * | 1979-04-19 | 1980-11-01 | Mitsubishi Electric Corp | Surge preventive circuit for bipolar integrated circuit |
IT1151504B (it) * | 1981-01-30 | 1986-12-24 | Rca Corp | Circuito di protezione per dispositivi a circuito integrato |
US4400711A (en) * | 1981-03-31 | 1983-08-23 | Rca Corporation | Integrated circuit protection device |
US4463369A (en) * | 1981-06-15 | 1984-07-31 | Rca | Integrated circuit overload protection device |
-
1982
- 1982-09-14 JP JP57159956A patent/JPS5948951A/ja active Granted
-
1983
- 1983-09-13 US US06/531,619 patent/US4543593A/en not_active Expired - Lifetime
- 1983-09-14 DE DE8383109072T patent/DE3378509D1/de not_active Expired
- 1983-09-14 EP EP83109072A patent/EP0103306B1/en not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008266940A (ja) * | 2007-04-18 | 2008-11-06 | Misawa Homes Co Ltd | 壁パネルの連結構造 |
Also Published As
Publication number | Publication date |
---|---|
EP0103306B1 (en) | 1988-11-17 |
JPH037144B2 (ja) | 1991-01-31 |
DE3378509D1 (en) | 1988-12-22 |
US4543593A (en) | 1985-09-24 |
EP0103306A3 (en) | 1985-08-28 |
EP0103306A2 (en) | 1984-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5948951A (ja) | 半導体保護装置 | |
JPS6358380B2 (ja) | ||
JPH0821632B2 (ja) | 半導体集積回路 | |
JP2854900B2 (ja) | 半導体装置 | |
JPS62501111A (ja) | 半導体装置および配置 | |
JPS63148671A (ja) | 半導体集積回路装置の静電破壊防止装置 | |
JPS6223098Y2 (ja) | ||
JPS627160A (ja) | 半導体装置 | |
JPH0362570A (ja) | 短絡型サイリスタ | |
JP2724898B2 (ja) | 両方向性2端子サイリスタ | |
JPS599955A (ja) | 相補型絶縁ゲ−ト電界効果半導体集積回路装置 | |
JPS6048906B2 (ja) | 集積回路装置用保護回路 | |
JP2830092B2 (ja) | 半導体装置の静電保護素子 | |
JPS5541730A (en) | Semiconductor device | |
JPH0422163A (ja) | 半導体回路の保護装置 | |
JPH01186664A (ja) | 入力回路 | |
JPH06140576A (ja) | Icの静電破壊保護装置 | |
JPS645899Y2 (ja) | ||
JPS6285466A (ja) | 半導体集積回路 | |
JPH0722581A (ja) | 半導体装置の入力保護回路 | |
JPH0682834B2 (ja) | サージ防護デバイス | |
JPH06120412A (ja) | 半導体保護装置 | |
JPH01273346A (ja) | 半導体装置 | |
JPH05291507A (ja) | 拡散抵抗 | |
JPS6132561A (ja) | 静電破壊防止素子 |