JPS6048906B2 - 集積回路装置用保護回路 - Google Patents
集積回路装置用保護回路Info
- Publication number
- JPS6048906B2 JPS6048906B2 JP56195101A JP19510181A JPS6048906B2 JP S6048906 B2 JPS6048906 B2 JP S6048906B2 JP 56195101 A JP56195101 A JP 56195101A JP 19510181 A JP19510181 A JP 19510181A JP S6048906 B2 JPS6048906 B2 JP S6048906B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor layer
- extending
- conductivity type
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 9
- 230000005669 field effect Effects 0.000 claims description 2
- 239000000463 material Substances 0.000 claims 1
- 239000004020 conductor Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/80—PNPN diodes, e.g. Shockley diodes or break-over diodes
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
- Thyristors (AREA)
Description
【発明の詳細な説明】
この発明は集積回路装置用の保護回路に関する。
集積回路はそれに含まれる１個またはそれ以上の個別装
置を過負荷にしてこれを熔融その他により破壊する過渡
電圧のためにしばしば故障を生じるが、従来はこのよう
な過渡現象による集積回路構体の損傷を防止するために
種々の保護用の装置や回路を設けていた。
置を過負荷にしてこれを熔融その他により破壊する過渡
電圧のためにしばしば故障を生じるが、従来はこのよう
な過渡現象による集積回路構体の損傷を防止するために
種々の保護用の装置や回路を設けていた。
例えばダイオードやトランジスタ回路を内部過渡対策に
用いてきたが、このような装置はそれを含む集積回路に
はいくらかの保護対策を与えたとはいえ、それ以上の保
護が要望されていた。この発明は集積回路を過渡電圧か
ら保護する保護回路に関する。
用いてきたが、このような装置はそれを含む集積回路に
はいくらかの保護対策を与えたとはいえ、それ以上の保
護が要望されていた。この発明は集積回路を過渡電圧か
ら保護する保護回路に関する。
この保護回路は好ましくは保護する集積回路の一部を成
す２端子装置として構成されたシリコン制御整流器（Ｓ
ＣＲ）を含んでいる。すなわちこの保護回路は２つのＰ
型領域に挾まれたＮ型領域を絶縁層が被つているＰＮＰ
Ｎ構造フを有し、その絶縁層を導電層が被つてそのＰＮ
ＰＮ構造の一端においてＮ型領域に接触し、これによつ
てＰチャネルＭＯＳ（ＰＭＯＳ）トランジスタのゲート
として働らくと同時にこの保護回路の２つの端子の一方
として働らくようになつているる。５従つてこのＰＮＰ
Ｎ構造の一端のＰ型領域に対して負の過渡電圧が生じる
と、このＰＭＯＳトランジス）、５−夕や導通するため
、この保護回路は電流を流すことにより保護する回路の
損傷を防止するダイオードのような働らきをする。
す２端子装置として構成されたシリコン制御整流器（Ｓ
ＣＲ）を含んでいる。すなわちこの保護回路は２つのＰ
型領域に挾まれたＮ型領域を絶縁層が被つているＰＮＰ
Ｎ構造フを有し、その絶縁層を導電層が被つてそのＰＮ
ＰＮ構造の一端においてＮ型領域に接触し、これによつ
てＰチャネルＭＯＳ（ＰＭＯＳ）トランジスタのゲート
として働らくと同時にこの保護回路の２つの端子の一方
として働らくようになつているる。５従つてこのＰＮＰ
Ｎ構造の一端のＰ型領域に対して負の過渡電圧が生じる
と、このＰＭＯＳトランジス）、５−夕や導通するため
、この保護回路は電流を流すことにより保護する回路の
損傷を防止するダイオードのような働らきをする。
以下、その発明を図面を参照しつつさらに詳紅に説明す
る。
る。
つ第１図はこの発明の推奨実施例による保護回路１０
の縦断面図を示す。
の縦断面図を示す。
保護回路１０はこの発明のの推奨実施例ではＰ型シリコ
ン材料である基板１２を有する。このＰ型基板１２はＮ
型エピタキシャル層１４とＰＮ接合１６を形成し、その
Ｎ型１エピタキシャル層１４内にこの層１４とＰＮ接合
２０を形成するＰ型領域１８が形成されている。さらに
このＰ型領域１８内にＮ＋領域２２が形成され、このＮ
＋領域２２がＰ型領域１８とＰＮ接合２４を形成してい
る。この装置１０の表面からＰ＋領域３２が延びて基板
１２とオーム接触を形成している。
ン材料である基板１２を有する。このＰ型基板１２はＮ
型エピタキシャル層１４とＰＮ接合１６を形成し、その
Ｎ型１エピタキシャル層１４内にこの層１４とＰＮ接合
２０を形成するＰ型領域１８が形成されている。さらに
このＰ型領域１８内にＮ＋領域２２が形成され、このＮ
＋領域２２がＰ型領域１８とＰＮ接合２４を形成してい
る。この装置１０の表面からＰ＋領域３２が延びて基板
１２とオーム接触を形成している。
このＰ＋領域３２は装置１０を包囲することが望ましく
、これには導体３４が接触している。装置１０の表面は
絶縁層２６で被われている。
、これには導体３４が接触している。装置１０の表面は
絶縁層２６で被われている。
この発明の推奨実施例ではこの絶縁層２６は２酸化シリ
コンから成り、Ｎ−型領域１４が装置１０の表面に現れ
た領域と、Ｐ＋領域３２およびＰ型領域１８の少なくと
も一部とを被うと共に、導電層２８により被われている
。この導電層２８は絶縁層２６の開口部３０に進入して
Ｎ＋領域２２にも接触している。導電層２８と導体３４
とは一般にアルミニウムから成るが、トリメタル系のよ
うな他の適当な金属で構成することもできる。第２図は
第１図の保護回路１０の等価回路１０！０を示す。保護
回路１００はＰＮＰトランジスタＱ１、ＮＰＮトランジ
スタＱ２、Ｐチャネル絶縁ゲート電界効果トランジスタ
（以下ＩＧＦＥＴと呼ぶ）Ｑ３および１対のコンデンサ
Ｃｌ，Ｃ２を有する。トランジスタＱ１は第１図のＰ，
Ｎ−，Ｐ３の各領域３２，１４，１８を模したものであ
るから、回路１００ではトランジスタＱ１のエミッタ、
ベースおよびコレクタをそれぞれ引用数字１３２，１１
４，１１８で表わす。同様にトランジスタＴ２は第１図
のＮ−，Ｐ＋Ｎ層１４，１８，４．２２を模したもので
あるから、トランジスタＱ２のコレクタ、ベースおよび
エミッタをそれぞれ引用数字１１４，１１８および１２
２で表わす。なお、トランジスタＱ２のコレクタ１１４
はトランジスタＱ１のベースでもあり、トランジスタＱ
２のベース１１８はトランジスタＱ１のコレクタでもあ
る。同様に、ＩＧＦＥＴＱ３はドレン１１８、ソース１
３２およびこの保護回路１００の端子でもあるゲート１
２８を含む。
コンから成り、Ｎ−型領域１４が装置１０の表面に現れ
た領域と、Ｐ＋領域３２およびＰ型領域１８の少なくと
も一部とを被うと共に、導電層２８により被われている
。この導電層２８は絶縁層２６の開口部３０に進入して
Ｎ＋領域２２にも接触している。導電層２８と導体３４
とは一般にアルミニウムから成るが、トリメタル系のよ
うな他の適当な金属で構成することもできる。第２図は
第１図の保護回路１０の等価回路１０！０を示す。保護
回路１００はＰＮＰトランジスタＱ１、ＮＰＮトランジ
スタＱ２、Ｐチャネル絶縁ゲート電界効果トランジスタ
（以下ＩＧＦＥＴと呼ぶ）Ｑ３および１対のコンデンサ
Ｃｌ，Ｃ２を有する。トランジスタＱ１は第１図のＰ，
Ｎ−，Ｐ３の各領域３２，１４，１８を模したものであ
るから、回路１００ではトランジスタＱ１のエミッタ、
ベースおよびコレクタをそれぞれ引用数字１３２，１１
４，１１８で表わす。同様にトランジスタＴ２は第１図
のＮ−，Ｐ＋Ｎ層１４，１８，４．２２を模したもので
あるから、トランジスタＱ２のコレクタ、ベースおよび
エミッタをそれぞれ引用数字１１４，１１８および１２
２で表わす。なお、トランジスタＱ２のコレクタ１１４
はトランジスタＱ１のベースでもあり、トランジスタＱ
２のベース１１８はトランジスタＱ１のコレクタでもあ
る。同様に、ＩＧＦＥＴＱ３はドレン１１８、ソース１
３２およびこの保護回路１００の端子でもあるゲート１
２８を含む。
コンデンサＣｌ，Ｃ２は第１図の構体のＰＮ接合２０，
２４の接合容量から成る。等価回路１００の２つの端子
１２−８，１３４はそれぞれ２つの金属接続導体２８，
３４に対ｏ応している。この保護回路はＰチャネルＩＧ
ＦＥＴを含む２端子装置として構成されているが、動作
はシリコン制御整流器（ＳＣＲ）と同様である。
２４の接合容量から成る。等価回路１００の２つの端子
１２−８，１３４はそれぞれ２つの金属接続導体２８，
３４に対ｏ応している。この保護回路はＰチャネルＩＧ
ＦＥＴを含む２端子装置として構成されているが、動作
はシリコン制御整流器（ＳＣＲ）と同様である。
また、この保護回路は２つの端子１２８，１３４間の高
電圧グまたは高速度電圧癖化（小ｒ／Ｄｔ）によつて導
通するように設計されているから、通常のＳＲとはそれ
がその陽極と陰極の間の電圧または電圧変化率では導通
しないように設計された３端子装置である点で異なつて
いる。実際には導体３４（端子１３４）は接地電位点に
接続されるが、導体２８（端子１２８）は保護しようと
する回路に接続される。
電圧グまたは高速度電圧癖化（小ｒ／Ｄｔ）によつて導
通するように設計されているから、通常のＳＲとはそれ
がその陽極と陰極の間の電圧または電圧変化率では導通
しないように設計された３端子装置である点で異なつて
いる。実際には導体３４（端子１３４）は接地電位点に
接続されるが、導体２８（端子１２８）は保護しようと
する回路に接続される。
従つて端子１２８が急速に接地電位に対して負になると
、この保護回路は導通して（端子１２８，１３４か電気
的に接続されて）過大電流を大地に流す。この発明の保
護回路とは異なり、通常のＳＣＲではコンデンサＣ２の
両端間に低い抵抗があつてこのような導通が阻げられる
。端子１２８の電圧が徐々に変化する場合は、全ループ
利得が１より小さく選ばれているため、＋１アンペア程
度の微小電流が回路のラッチングを起すことなくトラン
ジスタＱ２に流れる。端子１２８の電圧が充分負になる
と、ＩＧＦＥ’Ｍ３が導通してトランジスタＱ２導通さ
せ、これによつて１より大きい全ループ利得を保証し得
るループ利得が得られる。このときも保護回路が過大電
流を大地に流す。この発明の装置を製造するには、望ま
しくは固有抵抗約１０〜３０ΩαのＰ型シリコン１００
から成る半導体基板から始め、その上に面抵抗約１００
０Ω／口のＮ型エピタキシャル層を厚さ約１０〜１２μ
に成長させ、さらにその表面にホトレジスト層を形成す
る。
、この保護回路は導通して（端子１２８，１３４か電気
的に接続されて）過大電流を大地に流す。この発明の保
護回路とは異なり、通常のＳＣＲではコンデンサＣ２の
両端間に低い抵抗があつてこのような導通が阻げられる
。端子１２８の電圧が徐々に変化する場合は、全ループ
利得が１より小さく選ばれているため、＋１アンペア程
度の微小電流が回路のラッチングを起すことなくトラン
ジスタＱ２に流れる。端子１２８の電圧が充分負になる
と、ＩＧＦＥ’Ｍ３が導通してトランジスタＱ２導通さ
せ、これによつて１より大きい全ループ利得を保証し得
るループ利得が得られる。このときも保護回路が過大電
流を大地に流す。この発明の装置を製造するには、望ま
しくは固有抵抗約１０〜３０ΩαのＰ型シリコン１００
から成る半導体基板から始め、その上に面抵抗約１００
０Ω／口のＮ型エピタキシャル層を厚さ約１０〜１２μ
に成長させ、さらにその表面にホトレジスト層を形成す
る。
このホトレジストをホトマスクを介して露出現像して開
口を形成し、これを通してチッ化ボロンのような笛当な
Ｐ型ドープ剤を被着拡散させてＰ＋型絶縁領域３２を形
成する。
口を形成し、これを通してチッ化ボロンのような笛当な
Ｐ型ドープ剤を被着拡散させてＰ＋型絶縁領域３２を形
成する。
このＰ＋領域３２は約５Ω／口の表面抵抗を有し、拡散
後基板１２に接触する。次に新しいホトレジスト層を被
着し、第２のホトマスクを用いて露出現像してＰ型領域
１８を形成する場所に開口を形成する。適当なアクセプ
タ不純物を直接にまたはイオン注入によつて被着し、拡
散して深さ約２．１〜２．２μのＰ型領域１８を形成す
る。このＰ型領域１８は約２００Ω／口の面抵抗を有す
るのが望ましい。同様にして第３のホトマスクと写真食
刻法を用いてＮ＋領域２２を形成し、ドナー不純物を被
着拡散して面抵抗約２〜５Ω／口の領域２２を形成する
。
後基板１２に接触する。次に新しいホトレジスト層を被
着し、第２のホトマスクを用いて露出現像してＰ型領域
１８を形成する場所に開口を形成する。適当なアクセプ
タ不純物を直接にまたはイオン注入によつて被着し、拡
散して深さ約２．１〜２．２μのＰ型領域１８を形成す
る。このＰ型領域１８は約２００Ω／口の面抵抗を有す
るのが望ましい。同様にして第３のホトマスクと写真食
刻法を用いてＮ＋領域２２を形成し、ドナー不純物を被
着拡散して面抵抗約２〜５Ω／口の領域２２を形成する
。
次に酸化物層２６を成長させ、もう１回写真食刻法を用
いてこれに開口を形成する。
いてこれに開口を形成する。
最後にこの装置の表面にアルミニウム層のような導電層
２８を被着し、これを第４図の写真食刻法を用いて画定
して装置１０の形成を完了する。
２８を被着し、これを第４図の写真食刻法を用いて画定
して装置１０の形成を完了する。
第１図はこの発明の推奨実施例の縦断面図、第２図はこ
の発明の等価回路図である。 １２・・・・・・基板、１４・・・・・・半導体層、１
８・・・・・・第１の領域、２２・・・・・・第２の領
域、２６・・・・・・絶縁層、２８・・・・・・導電手
段、３２・・・・・・第３の領域、３４・・・・・・接
触手段。
の発明の等価回路図である。 １２・・・・・・基板、１４・・・・・・半導体層、１
８・・・・・・第１の領域、２２・・・・・・第２の領
域、２６・・・・・・絶縁層、２８・・・・・・導電手
段、３２・・・・・・第３の領域、３４・・・・・・接
触手段。
Claims (1)
- １ 第１の導電型の半導体材料からなる基板と、１つの
表面を有し上記基板上に設けられた第２の導電型の半導
体層と、上記表面より上記半導体層内に延びて上記半導
体層の隣接部分との間にＰＮ接合を形成する第１の導電
型の第１の領域と、上記表面より上記第１の領域内に延
びてその第１の領域との間にＰＮ接合を形成する第２の
導電型の第２の領域と、上記表面から上記半導体層を通
つて上記基板まで延び、上記表面まで延びた上記半導体
層の部分によつて上記第１の領域から分離されている上
記第１の導電型の第３の領域と、上記第２および第３の
領域間の上記表面上に拡がり、上記第１の領域の上記表
面まで延びた部分、上記半導体層の上記表面まで延びた
上記部分および上記第２の領域と第３の領域の少なくと
も上記表面上の部分を被う絶縁層と、上記第３の領域に
電気的接触を形成する手段と、上記絶縁層を被う手段で
あつて、上記第１と第３の領域のそれぞれの少なくとも
一部をこれらの間の上記半導体層と共に被い、上記絶縁
層とその下の領域および半導体層とともに絶縁ゲート電
界効果トランジスタを形成する導電手段と、上記第２の
領域と上記導電手段とに同時に電気的接触を形成する手
段とを含む集積回路装置用保護回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US21253480A | 1980-12-03 | 1980-12-03 | |
| US212534 | 1980-12-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57120366A JPS57120366A (en) | 1982-07-27 |
| JPS6048906B2 true JPS6048906B2 (ja) | 1985-10-30 |
Family
ID=22791421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56195101A Expired JPS6048906B2 (ja) | 1980-12-03 | 1981-12-02 | 集積回路装置用保護回路 |
Country Status (7)
| Country | Link |
|---|---|
| JP (1) | JPS6048906B2 (ja) |
| CA (1) | CA1161968A (ja) |
| DE (1) | DE3147505A1 (ja) |
| FR (1) | FR2495378A1 (ja) |
| GB (1) | GB2088634B (ja) |
| IT (1) | IT1139888B (ja) |
| MY (1) | MY8500877A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4484244A (en) * | 1982-09-22 | 1984-11-20 | Rca Corporation | Protection circuit for integrated circuit devices |
| IT1212767B (it) * | 1983-07-29 | 1989-11-30 | Ates Componenti Elettron | Soppressore di sovratensioni a semiconduttore con tensione d'innesco predeterminabile con precisione. |
| JPS62295448A (ja) * | 1986-04-11 | 1987-12-22 | テキサス インスツルメンツ インコ−ポレイテツド | 静電気に対する保護装置を備えた集積回路 |
| US9281682B2 (en) * | 2013-03-12 | 2016-03-08 | Micron Technology, Inc. | Apparatuses and method for over-voltage event protection |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3940785A (en) * | 1974-05-06 | 1976-02-24 | Sprague Electric Company | Semiconductor I.C. with protection against reversed power supply |
| JPS55113358A (en) * | 1979-02-23 | 1980-09-01 | Hitachi Ltd | Semiconductor device |
-
1981
- 1981-11-26 GB GB8135659A patent/GB2088634B/en not_active Expired
- 1981-12-01 IT IT25385/81A patent/IT1139888B/it active
- 1981-12-01 DE DE19813147505 patent/DE3147505A1/de active Granted
- 1981-12-01 CA CA000391274A patent/CA1161968A/en not_active Expired
- 1981-12-02 JP JP56195101A patent/JPS6048906B2/ja not_active Expired
- 1981-12-02 FR FR8122584A patent/FR2495378A1/fr active Granted
-
1985
- 1985-12-30 MY MY877/85A patent/MY8500877A/xx unknown
Also Published As
| Publication number | Publication date |
|---|---|
| IT8125385A0 (it) | 1981-12-01 |
| DE3147505A1 (de) | 1982-10-21 |
| JPS57120366A (en) | 1982-07-27 |
| DE3147505C2 (ja) | 1991-02-28 |
| CA1161968A (en) | 1984-02-07 |
| MY8500877A (en) | 1985-12-31 |
| GB2088634B (en) | 1984-08-15 |
| FR2495378B1 (ja) | 1984-01-13 |
| IT1139888B (it) | 1986-09-24 |
| FR2495378A1 (fr) | 1982-06-04 |
| GB2088634A (en) | 1982-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4595941A (en) | Protection circuit for integrated circuit devices | |
| US5502317A (en) | Silicon controlled rectifier and method for forming the same | |
| US20210407988A1 (en) | Methods of fabricating single-stack bipolar-based esd protection devices | |
| JP3342918B2 (ja) | 集積回路における静電的放電に対してパッドを保護するためのダイオード構造 | |
| JPS6358380B2 (ja) | ||
| US5583348A (en) | Method for making a schottky diode that is compatible with high performance transistor structures | |
| US3940785A (en) | Semiconductor I.C. with protection against reversed power supply | |
| US9502890B2 (en) | Protection device and related fabrication methods | |
| EP0103306B1 (en) | Semiconductor protective device | |
| US9287255B2 (en) | ESD protection device and related fabrication methods | |
| US4261004A (en) | Semiconductor device | |
| US4426658A (en) | IC With protection against reversed power supply | |
| US9129806B2 (en) | Protection device and related fabrication methods | |
| WO1997020348A1 (en) | Structure for esd protection in semiconductor chips | |
| US5221635A (en) | Method of making a field-effect transistor | |
| US5279887A (en) | Polycrystalline silicon contact structure | |
| US4860083A (en) | Semiconductor integrated circuit | |
| JPS6048906B2 (ja) | 集積回路装置用保護回路 | |
| EP0343879B1 (en) | Bipolar transistor and method of making the same | |
| US3936862A (en) | MISFET and method of manufacture | |
| US4814852A (en) | Controlled voltage drop diode | |
| US5962898A (en) | Field-effect transistor | |
| JP3425574B2 (ja) | 半導体集積回路の入出力保護装置 | |
| CN100446276C (zh) | 穿通二极管及其制造方法 | |
| JPH03190139A (ja) | 半導体集積回路装置 |