JPS62295448A - 静電気に対する保護装置を備えた集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 産業上の利用分野 本発明は、一般に、保護回路に係り、特に、静電気の放
電による高電圧の過渡現象から保護するための回路に係
る。

従来の技術 静電気の放電（Ｅ　Ｓ　Ｄ）は、最近、多数の集積回路
を故障させる重大な問題をもたらすことが分かった。こ
れは、金属−酸化物技術を用いた回路について特に云え
ることである。静電気の放電は、短い時間にわたって装
置の入力端子に大きな過渡電圧を放電する外部のソース
によって生じる。

現在の技術で製造された装置、例えば、金属酸化物シリ
コン（ＭＯＳ）装置は、該装置上の入力パラドと実際に
作用する回路との間に非常に僅かな量の直列抵抗を有し
ているに過ぎない。入力から作用回路までの直列抵抗が
このように不充分であることにより、大きな過渡電圧が
これを通過し、短い時間にわたって大きな電流が流れる
ことになる。これらの大きな電流により装置に甚だしい
故障を招き、このような故障モードが最近では大きな関
心を集めている。

発明が解決しようとする問題点 現在のＥＳＤ保護回路システムは、作用回路をバイパス
するために入力パッドに分路装置を用いている。これら
の−例が、レスリー・アール・アベリ（Ｌｅｓｌｉｅ　
Ｒ，Ａｖｅｒｙ）氏の米国特許第４，４００．７１１号
及び第４，４８４，２４４号に開示されていると共に、
１９８３年１１ｉ０３／μｓ１舊１匣１叩」酋憇閃桓■
の第１７７−１８０頁に掲載されたエル・アール・アベ
リ氏の［集積回路の過渡保護構造体としてのＳＣＲの使
用（Ｕｓｉｎｇ　ＳＣＲ’ｓａｓ　Ｔｒａｎｓｉｅｎｔ
　Ｐｒｏｔｅｃｔｉｏｎ　５ｔｒｕｃｔｕｒｅｓ　ｉｎ
　Ｉｎｔｅ−ｇｒａｔｓｄ　Ｃ１ｒｃｕｉｔｓ）Ｊと題
する文献に記載されている。アベリ氏の装置は、バイポ
ーラ装置であり、２つのＳＣＲで構成される。その一方
は、正の過渡状態から保護するためのものでありそして
その他方は、負の過渡状態から保護するためのものであ
る。然し乍ら、アベリ氏の特許に開示された構造体は、
ＭＯＳのような技術には適合しない。というのは、これ
が非常に多数の拡散領域を必要とするからである。

問題点を解決するための手段 ここに開示する本発明の装置は、静電気の放電保護回路
を備えている。この保護回路は、Ｐ型材料の第１領域を
備え、この第１領域はＮ型材料の第２領域に隣接して配
置され、更に、Ｐ型材料の第１領域は入力端子とインタ
ーフェイスされる。

第１及び第２の領域は、第１のＰＮ接合を形成する。半
導体材料の第２領域は、第３のＰ型材料に隣接して配置
されて、第２の中間のＰＮ接合を形成し、これは、第１
のＰＮ接合に対向する向きとされる。第４のＮ型領域が
設けられて、第３のＰ型領域に隣接して配置され、第１
のＰＮ接合の方＝３− 向を向いた第３のＰＮ接合が形成される。第４のＮ型領
域はアースとインターフェイスされる。入力端子と第２
のＮ型領域との間には抵抗が配置され、第３のＰ型領域
とアースとの間には第２の抵抗が配置される。中間のＰ
Ｎ接合のなだれ電圧を越える電圧により装置がオンにさ
れ、再生モードに入る。逆電圧は、第１及び第２の抵抗
を介して中間のＰＮ接合を順方向バイアスする。

本発明及びその効果を更に完全に理解するために、添付
図面を参照して以下に詳細に本発明を説明する。

実施例 第１図には、１９８４年１１月２０日付けのエル・アー
ル・アベリ（Ｌ、　Ｒ，Ａｖｅｒｙ）氏の米国特許第４
，４８４．．２４４号に開示された公知のシステムが概
略的に示されている。第１図に示された公知の回路は、
パッド１０とアースとの間に接続された負の過渡状態に
対する保護回路１２と、パッド１０とアースとの間に接
続された正の過渡状態に対する保護回路１４とを用いて
いる。負の保護回路１２は、ＮＰＮトランジスタ１３及
びＰＮＰトランジスタ１５として構成されたＳＣＲより
成る。ＮＰＮトランジスタ１３のエミッタは、パッド１
０に接続され、そのベースはトランジスタ１５のコレク
タに接続されそしてそのコレクタはトランジスタ１５の
ベースに接続され、トランジスタ１５のエミッタはアー
スに接続される。同様に、正の過渡状態に対する保護回
路１４は、ＳＣＲとして構成されたＰＮＰトランジスタ
１６及びＮＰＮトランジスタ１７より成る。トランジス
タ１６のエミッタはパッド１０に接続され、そのベース
は保護回路１２のトランジスタ１５のベースに接続され
そしてそのコレクタはトランジスタ１７のベースに接続
される。又、トランジスタ１６のベースは、トランジス
タ１７のコレクタにも接続され、トランジスタ１７のエ
ミッタはアースに接続されている。トランジスタ１７の
ベースとアースとの間には抵抗１８が設けられている。

作動に際し、過渡状態に対する保護回路１２及び１４は
、第１の非再生モードで作動して電流を阻止すると共に
、第２の再生モードで作動して電流を通過させる。非再
生モードから再生モードへ移行するためには、いずれか
の装置において中間のＰＮ接合に「電子なだれ」を生じ
させることが必要である。このＰＮ接合は、ＳＣＲを構
成しているＰＮＰ及びＮＰＮの両装置のコレクターベー
スより成る。この中間のＰＮ接合に電子なだれが生じる
と、ＳＣＲがオンになり、再生モードへと切り換わって
電流を通過させるようになる。装置をオンに保持するた
めには保持電圧を越えなければならない。電圧がこの保
持電圧より下がると、装置は、阻止状態、即ち、非再生
状態に戻る。

第２ａ図は、パッド１２とアースとの間に接続された本
発明による回路の回路図である。本発明の保護回路は、
４層の半導体装置２０として示されており、この装置は
、Ｐ型材料の第１の層２２と、これに隣接して配置され
たＮ型材料の層２４とを有している。層２４は、Ｐ型材
料の層２６に隣接して配置されそして層２６は、Ｎ型材
料の層２８に隣接して配置される。Ｐ型層２２は、その
片側がパッド１２に接続され、Ｎ型層２８は、アースに
接続されている。Ｐ型層２２及びＮ型層２４は、これら
の間にＰＮ接合３０を形成し、Ｎ型層２４及びＰ型層２
６は、中間のＰＮ接合３２を形成する。Ｐ型層２６及び
Ｎ型層２８はＰＮ接合３４を形成する。装置２０は、本
質的に、ＰＮＰＮ型装置と共にシリコン制御整流器（Ｓ
ＣＲ）として構成される。

第２ｂ図は、第２ａ図のＰＮＰＮ装置に対する２トラン
ジスタ相似体の回路図である。この２トランジスタ相似
体は、ＰＮＰ）−ランジスタ３６及びＮＰＮ　トランジ
スタ３８として示されている。

ＰＮＰトランジスタ３６のエミッタは、パッド１２に接
続され、そのベースはＮＰＮトランジスタ３８のコレク
タに接続されそしてそのコレクタは、ＮＰＮトランジス
タ３８のベースに接続される。

ＮＰＮトランジスタ３８のエミッタはアースに接続され
る。ＰＮ接合３０は、ＰＮＰトランジスタ３６のエミッ
ターベース接合より成り、ＰＮ接合３４は、トランジス
タ３８のエミッターベース接合より成る。ＰＮ接合３２
は、ＮＰＮトランジスタ３８及びＰＮＰトランジスタ３
６のコレクターベース接合より成る。

ＳＣＨの通常の動作においては、オフ状態、即ち非再生
状態と、オン状態、即ち再生状態とがある。オフ状態に
おいては、電流が阻止され、オン状態においては、ＳＣ
Ｒが再生モードとなって、ＳＣＨのアノードの電圧が「
保持」電圧より低くなるまで、このモードに保たれる。

更に、第２ｂ図を説明すれば、ＳＣＲのゲートは、通常
は、トランジスタ３８のベースに接続されている。ＮＰ
Ｎ　トランジスタ３８のベースに正のパルスが印加され
ると、該トランジスタがオンになり、そのコレクタ（こ
れは、ＰＮＰトランジスタ３６のベースでもある）を強
制的に低電位にする。その結果、ＮＰＮトランジスタ３
８のコレクターエミッタに電流が流れ始める。このとき
、ＰＮＰトランジスタ３６は活性な状態となるので。

そのコレクタ電流がＮＰＮトランジスタ３８のベースに
流れ込み、即ち、ＰＮＰトランジスタ３６のコレクタ電
流がＮＰＮトランジスタ３８のベース電流に等しくなる
。これにより、再生のための条件が設定される。外部か
らのゲート駆動を除去した時には、２つのトランジスタ
に関連した電流の分割により装置がオン状態に保持され
る。但し、これは、ＮＰＮトランジスタ３８のコレクタ
ーエミッタに充分な主たる電流が得られる場合である。

理論的には、第２ｂ図に示された２トランジスタ装置は
、ＮＰＮＩ−ランジスタ３８のエミッターコレクタに流
れる主たる電流がゼロに減少するまでオン状態のまシで
ある。実際には、ゼロより大きな成る値の電流において
オフへの切り換えが生じる。この作用は、ＰＮＰトラン
ジスタ３６のベースの電圧が減少される時の電流の分割
を観察することによって説明することができる。パッド
１２にか＼る電圧の低下によって主たる電流がゼロ電流
レベルまで徐々に減少するにつれて、装置内の電流の分
割により所要の再生状態をもはや維持することができず
、装置は阻止状態に戻る。

２トランジスタの装置は、ＳＣＲの３つの特徴を示す。

即ち、（１）ＰＮ接合３２を横切って再生を開始させる
ためにはゲートトリガ電流が必要である。（２）再生状
態を維持するためには、最小の主電流（「ラッチ電流」
と称する）を得なければならない。（３）主電流の減少
によりゼロより若干大きい成るレベルの電流（「保持電
流」と称する）においてオフへの切り換えが生じる。

抵抗４０は、２層２６　（ＮＰＮトランジスタ３８のベ
ースを構成する）と、アースとの間に接続されて示され
ており、この抵抗４０により、これに電流を通すと共に
ＮＰＮトランジスタ３８のベース−エミッタに電流を供
給するためには、ＰＮＰ）−ランジスタ３６のコレクタ
ーエミッタ電流を増加しなければならなくなる。この増
加したコレクタ電流を供給するためには主たる電流を増
加しなければならないので、ラッチ及び保持に必要な電
流も増加される。更に、抵抗４２がＮ層２４とパッド１
２との間に配置され、これは、ＰＮＰトランジスタ３６
のベースとパッド１２との間の接続部に対応する。抵抗
４２は、ＰＮＰトランジスタ３６の利得を効果的に減少
し、低βのＰＮＰトランジスタを使用した場合と同じに
なる。抵抗４０及び４２は、「偽」のオン切り換えにつ
いての裕度を与える。

作動に際し、問題とする過渡状態には、正の過渡状態と
負の過渡状態の２種類がある。正の過渡状態の場合には
、電流がＰＮ接合３０には流れるが、逆方向にバイアス
されたＰＮ接合３２によって阻止される。通常のＳＣＲ
動作においては、２層２６にゲート電流を供給してＳＣ
Ｒをオンにすることができる。ここに取り上げる場合に
は、外部からのゲート供給は与えられない。ＳＣＲをオ
ンにするためには、ＰＮ接合３２の［電子なだれ」レベ
ルを越える電圧が必要とされる。ＰＮ接合３２に電子な
だれが生じると、これによりＰＮ接合３４に電流を供給
することができ、従って、ＰＮ接合３０に付加的な電流
をパルス状に流してＳＣＲをオンにさせることができる
。ＳＣＲがオンになると、再生モードに入り、オンに維
持される。ＳＣＨの保持電圧は、作動電圧より若干高く
なるように調整される。例えば、活性回路が５■で作動
するような装置は、保持電圧を８ｖにセットしなければ
ならない。それ故、過渡状態が８ｖより下がった時には
、ＳＣＲがオフになり、即ち、非再生状態となる。

別のオン切り換えモードにおいては、急速に立ち上がる
パルスによりＰＮ接合３２のＮ側を高レベルに引っ張る
と共に、ＰＮ接合３２のＰ側も該接合のキャパシタンス
により高レベルに引っ張る。これにより、ＰＮ接合３４
が順方向バイアス状態となり、従って、ＰＮＰ　トラン
ジスタがオンにされ、保護装置がオンに切り換えられる
。

、負の過渡モードにおいては、ＰＮ接合３２が抵抗４２
及び抵抗４０によって順方向にバイアスされる。抵抗４
０及び４２は、逆方向にバイアスされたＰＮ接合３４及
び逆方向にバイアスされたＰＮ接合３０を各々電流路か
ら効果的に取り除く。

これにより、負の電圧がＰＮ接合の順方向バイアススレ
ッシュホールドを越えた時に電流を導通するダイオード
がパッドとアースとの間に効果的に入れられる。正の過
渡の場合には、上記した抵抗４０及び４２が電流に対す
る敏感さを低下させる。

然し乍ら、正の過渡状態に抵抗４０及び４２が用いられ
ない場合にも、装置はオンにされるが、非常に敏感なも
のとなる。

第３図は、本発明の保護回路の断面図である。

軽くドープされたＰ型の半導体層４４が設けられる。拡
散プロセスによってＰ型層４４にＮ型のウェル４６が画
成され、軽くドープされたＮ型半導体領域が形成される
。これにより、ＰＮ接合３２が形成され、Ｎ型ウェル４
６は、第２ａ図のＮ型層２４に対応する。Ｐ＋領域４８
がＮ型ウェル４６に拡散され、これは２層２２に対応す
る。Ｐ＋領域４８とＮ型ウェル４６との間のＰＮ接合は
、ＰＮ接合３０を形成する。Ｐ＋領域４８は、パッド１
２に接続される。

強くドープされたＮ型材料のＮ十領域５０がＮ型ウェル
４６内に画成され、抵抗４２に接続される。Ｎ十領域５
０は、パッド１２とＮ型ウェル４６との間に抵抗性接続
を形成するようにパッド１２に接続され、上記したよう
に負の過渡状態が存在する時にＰＮ接合３２を通して逆
方向に導通できるようにする。

Ｎ型ウェル４６の外部でＰ型層４４内に強くドープされ
たＮ十型領域５２が設けられ、これは、第２ａ図のＮ型
層２８に対応する。Ｎ十領域５２とＮ型ウェル４６との
間の接合は、ＰＮ接合３４を形成する。更に、Ｎ型ウェ
ル４６の外部でＰ型層４４内に強くドープされたＰ型領
域５４が設けられ、Ｐ＋の低抵抗率領域が形成される。

このＰ＋領域５４は、Ｐ型層４４によって抵抗４ｏに接
続される。Ｎ十領域５２及びＰ＋領域５４は、Ｖｓｓ又
はアースに接続される。

作動に際し、正の過渡状態が生じると、Ｐ＋領域４８に
電流が流れ、Ｎ型ウェル４６とＰ型層４４との間のＰＮ
接合３２に電子なだれを生じさせる。従って、Ｐ型層４
４からＮ十領域５ｏへそしてＰＮ接合３４を横切ってア
ースへと電流が流れる。逆の過渡モードにおいては、ア
ースがらＰ＋領域５４を経てＰ型層４４へ電流が流れる
。このモードにおいては、Ｐ型層４４からＰＮ接合３２
を経てＮ型ウェル４６へ且つＮ十領域５０を経てパッド
１２へ電流が流れる。

要約すれば、入力パッド及びアースと直列にＰＮＰＮ装
置を用いたＥＳＤ保護装置が提供された。これは、中央
のＰＮ接合に電子なだれを生じさせ、ひいては、装置を
再生モードに入れることにより、正の過渡状態でオンに
切り換わるＳＣＲ装置をもたらす。逆の過渡状態の場合
には、ＳＣＲ装置の中間の接合の片側をアースに接続す
る抵抗が設けられると共に、中間のＰＮ接合の他側と入
力パップとの間に第２の抵抗が設けられる。これにより
、２つの入力及び出力ＰＮ接合をバイパスすることによ
ってＰＮＰＮ装置はダイオードとして機能することがで
きる。

好ましい実施例について詳細に説明したが、特許請求の
範囲に定める本発明の精神及び範囲から逸脱せずに種々
の変更や置き換えや修正がなされ得ることを理解された
い。

以上の記載に関連して、以下の各項を開示する。

（１）第１の導電型はＰ型でありそして第２の導電型は
Ｎ型である特許請求の範囲に記載の静電気に対する保護
装置。

（２）上記第１、第２、第３及び第４の領域は、第１の
方向の電流を阻止する第１の非再生モードと、入力端子
から基準電位に向かって第１の方向に電流を通す第２の
再生モードとで動作することのできるシリコン制御整流
器を形成し、このシリコン制御整流器は、基準電位より
も所定レベル以上高いレベルの電圧が上記入力端子にま
たがって印加された時に上記第１のモードから上記第２
のモードへ切り換わる特許請求の範囲に記載の静電気に
対する保護装置。

（３）第１のオーミック接続手段は、上記第２領域に隣
接配置されて上記入力端子にインターフェイスされた第
２導電型の半導体材料の第５領域を備え、第２のオーミ
ック接続手段は、上記第３領域に隣接配置されて基準電
位と導電的にインターフェイスした第１導電型の半導体
材料の第６領域を備えている特許請求の範囲に記載の静
電気に対する保護装置。

（４）上記第５及び第６の領域は、各々、第２及び第１
の導電型のドーパントで強くドープされる前記第３項に
記載の静電気に対する保護装置。

（５）上記第２領域は、上記第３領域に形成さ□れた第
２導電型の半導体材料の第１のウェルより成り、 上記第１領域は、上記第１ウエルに形成されて上記入力
端子に接続された第１導電型の半導体材料の第２ウエル
より成り、 上記第５領域は、上記第１ウエルに形成されて上記入力
端子に接続された第２導電型の半導体材料の第３ウエル
より成り、 上記第４領域は、上記第３領域に形成された第２導電型
の半導体材料の第４ウエルより成り、上記第６領域は、
上記第３領域に形成された第１導電型の半導体材料の第
５ウエルより成り。

上記第５及び第６ウエルは基準電位に接続される前記第
３項に記載の静電気に対する保護装置。

（６）上記第１及び第４領域は、各々、上記第１及び第
２導電型のドーパントで強くドープされる特許請求の範
囲に記載の静電気に対する保護装置。

【図面の簡単な説明】

第１図は、静電気の放電から作用回路を保護するための
公知のシステムを示す回路図、第２ａ図及び第２ｂ図は
、本発明の回路の構造を示す図、そして 第３図は、本発明の保護回路の構造断面図である。 １０．１２・・・パッド １２・・・負の過渡状態に対する保護回路１４・・・正
の過渡状態に対する保護回路２０・・・半導体装置

Claims (1)

1. 【特許請求の範囲】 静電気に対する保護装置を備えた集積回路において、 入力端子と、 上記入力端子と導電的にインターフェイスする第１導電
   型の半導体材料の第１領域と、 第１のＰＮ接合を形成するように上記第１領域に隣接し
   て配置された第２導電型の半導体材料の第２領域と、 上記第１の接合に対向する第２の中間のＰＮ接合を形成
   するように上記第２領域に隣接して配置された第１導電
   型の半導体材料の第３領域と、上記第２の接合に対向す
   る第３のＰＮ接合を形成するように上記第３領域に隣接
   して配置された第２導電型の半導体材料の第４領域であ
   って、基準電位に導電的にインターフェイスするような
   第４領域と、 上記入力端子と上記第２領域との間にある第１のオーミ
   ック接続部と、 上記第３領域と基準電位との間にある第２のオーミック
   接続部とを具備したことを特徴とする集積回路。