JPH0565061B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、一般に、保護回路に係り、特に、静
電気の放電による高電圧の過渡現象から保護する
ための回路に係る。

従来の技術 静電気の放電（ESD）は、最近、多数の集積
回路を故障させる重大な問題をもたらすことが分
かつた。これは、金属−酸化物技術を用いた回路
について特に云えることである。静電気の放電
は、短い時間にあたつて装置の入力端子に大きな
過渡電圧を放電する外部のソースによつて生じ
る。現在の技術で製造された装置、例えば、金属
酸化物シリコン（MOS）装置は、該装置上の入
力パツドと実際に作用する回路との間に非常に僅
かな量の直列抵抗を有しているに過ぎない。入力
から作用回路までの直列抵抗がこのように不充分
であることにより、大きな過渡電圧がこれを通過
し、短い時間にわたつて大きな電流が流れること
になる。これらの大きな電流により装置に甚だし
い故障を招き、このような故障モードが最近では
大きな関心を集めている。

発明が解決しようとする問題点 現在のESD保護回路システムは、作用回路を
バイパスするために入力パツドに分路装置を用い
ている。これらの一例が、レスリー・アール・ア
ベリ（Leslie R.Avery）氏の米国特許第4400711
号及び第4484244号に開示されていると共に、
1983年EOS／ESD Symposium Proceedingsの
第177−180頁に掲載されたエル・アール・アベリ
氏の「集積回路の過渡保護構造体としてのSCR
の使用（Using SCR′s as Transient Protection
Structures in Inte−gtated Circuits）」と題す
る文献に記載されている。アベリ氏の装置は、バ
イポーラ装置であり、２つのSCRで構成される。
その一方は、正の過渡状態から保護するためのも
のでありそしてその他方は、負の過渡状態から保
護するためのものである。然し乍ら、アベリ氏の
特許に開示された構造体は、MOSのような技術
には適合しない。というのは、これが非常に多数
の拡散領域を必要とするからである。

問題点を解決するための手段 ここに開示する本発明の装置は、静電気の放電
保護回路を備えている。この保護回路は、Ｐ型材
料の第１領域を備え、この第１領域はＮ型材料の
第２領域に隣接して配置され、更に、Ｐ型材料の
第１領域は入力端子とインターフエイスされる。
第１及び第２の領域は、第１のPN接合を形成す
る。半導体材料の第２領域は、第３のＰ型材料に
隣接して配置されて、第２の中間のPN接合を形
成し、これは、第１のPN接合に対向する向きと
される。第４のＮ型領域が設けられて、第３のＰ
型領域に隣接して配置され、第１のPN接合の方
向を向いた第３のPN接合が形成される。第４の
Ｎ型領域はアースとインターフエイスされる。入
力端子と第２のＮ型領域との間には抵抗が配置さ
れ、第３のＰ型領域とアースとの間には第２の抵
抗が配置される。中間のPN接合のなだれ電圧を
越える電圧により装置がオンにされ、再生モード
に入る。逆電圧は、第１及び第２の抵抗を介して
中間のPN接合を順方向バイアスする。

本発明及びその効果を更に完全に理解するため
に、添付図面を参照して以下に詳細に本発明を説
明する。

実施例 第１図には、1984年11月20日付けのエル・アー
ル・アベリ（L.R.Avery）氏の米国特許第
4484244号に開示された公知のシステムが概略的
に示されている。第１図に示された公知の回路
は、パツド１０とアースとの間に接続された負の
過渡状態に対する保護回路１２と、パツド１０と
アースとの間に接続された正の過渡状態に対する
保護回路１４とを用いている。負の保護回路１２
は、NPNトランジスタ１３及びPNPトランジス
タ１５として構成されたSCRより成る。NPNト
ランジスタ１３のエミツタは、パツド１０に接続
され、そのベースはトランジスタ１５のコレクタ
に接続されそしてそのコレクタはトランジスタ１
５のベースに接続され、トランジスタ１５のエミ
ツタはアースに接続される。同様に、正の過渡状
態に対する保護回路１４は、SCRとして構成さ
れたPNPトランジスタ１６及びNPNトランジス
タ１７より成る。トランジスタ１６のエミツタは
パツド１０に接続され、そのベースは保護回路１
２のトランジスタ１５のベースに接続されそして
そのコレクタはトランジスタ１７のベースに接続
される。又、トランジスタ１６のベースは、トラ
ンジスタ１７のコレクタにも接続され、トランジ
スタ１７のエミツタはアースに接続されている。
トランジスタ１７のベースとアースとの間には抵
抗１８が設けられている。

作動に際し、過渡状態に対する保護回路１２及
び１４は、第１の非再生モードで作動して電流を
阻止すると共に、第２の再生モードで作動して電
流を通過させる。非再生モードから再生モードへ
移行するためには、いずれかの装置において中間
PN接合に「電子なだれ」を生じさせることが必
要である。このPN接合は、SCRを構成している
PNP及びNPNの両装置のコレクタ−ベースより
成る。この中間のPN接合に電子なだれが生じる
と、SCRがオンになり、再生モードへと切り換
わつて電流を通過させるようになる。装置をオン
に保持するためには保持電圧を越えなければなら
ない。電圧がこの保持電圧より下がると、装置
は、阻止状態、即ち、非再生状態に戻る。

第２ａ図は、パツド１２とアースとの間に接続
された本発明による回路の回路図である。本発明
の保護回路は、４層の半導体装置２０として示さ
れており、この装置は、Ｐ型材料の第１の層２２
と、これに隣接して配置されたＮ型材料の層２４
とを有している。層２４は、Ｐ型材料の層２６に
隣接して配置されそして層２６は、Ｎ型材料の層
２８に隣接して配置される。Ｐ型層２２は、その
片側がパツド１２に接続され、Ｎ型層２８は、ア
ースに接続されている。Ｐ型層２２及びＮ型層２
４は、これらの間にPN接合３０を形成し、Ｎ型
層２４及びＰ型層２６は、中間のPN接合３２を
形成する。Ｐ型層２６及びＮ型層２８はPN接合
３４を形成する。装置２０は、本質的に、
PNPN型装置と共にシリコン制御整流器（SCR）
として構成される。

第２ｂ図は、第２ａ図にPNPN装置に対する
２トランジスタ相似体の回路図である。この２ト
ランジスタ相似体は、PNPトランジスタ３６及
びNPNトランジスタ３８として示されている。
PNPトランジスタ３６のエミツタは、パツド１
２に接続され、そのベースはNPNトランジスタ
３８のコレクタに接続されそしてそのコレクタ
は、NPNトランジスタ３８のベースに接続され
る。NPNトランジスタ３８のエミツタはアース
に接続される。PN接合３０は、PNPトランジス
タ３６のエミツタ−ベース接合より成り、PN接
合３４は、トランジスタ３８のエミツタ−ベース
接合より成る。PN接合３２は、NPNトランジス
タ３８及びPNPトランジスタ３６のコレクタ−
ベース接合より成る。

SCRの通常の動作においては、オフ状態、即
ち非再生状態と、オン状態、即ち再生状態とがあ
る。オフ状態において、電流が阻止され、オン状
態においては、SCRが再生モードとなつて、
SCRのアノードの電圧が「保持」電圧より低く
なるまで、このモードに保たれる。

更に、第２ｂ図を説明すれば、SCRのゲート
は、通常は、トランジスタ３８のベースに接続さ
れている。NPNトランジスタ３８のベースに正
のパルスが印加されると、該トランジスタがオン
になり、そのコレクタ（これは、PNPトランジ
スタ３６のベースでもある）を強制的に低電位に
する。その結果、NPNトランジスタ３８のコレ
クタ−エミツタに電流が流れ始める。このとき、
PNPトランジスタ３６は活性な状態となるので、
そのコレクタ電流がNPNトランジスタ３８のベ
ースに流れ込み、即ち、PNPトランジスタ３６
のコレクタ電流がNPNトランジスタ３８のベー
ス電流に等しくなる。これにより、再生のための
条件が設定される。外部からのゲート駆動を除去
した時には、２つのトランジスタに関連した電流
の分割により装置がオン状態に保持される。但
し、これは、NPNトランジスタ３８のコレクタ
−エミツタに充分な主たる電流が得られる場合で
ある。

理論的には、第２ｂ図に示された２トランジス
タ装置は、NPNトランジスタ３８のエミツタ−
コレクタに流れる主たる電流がゼロに減少するま
でオン状態のまゝである。実際には、ゼロより大
きな或る値の電流においてオフへの切り換えが生
じる。この作用は、PNPトランジスタ３６のベ
ースの電圧が減少される時の電流の分割を観察す
ることによつて説明することができる。パツド１
２にかゝる電圧の低下によつて主たる電流がゼロ
電流レベルまで徐々に減少するにつれて、装置内
の電流の分割により所要の再生状態をもはや維持
することができず、装置は阻止状態に戻る。

２トランジスタの装置は、SCRの３つの特徴
を示す。即ち、(1)PN接合３２を横切つて再生を
開始させるためにはゲートトリガ電流が必要であ
る。(2)再生状態を維持するためには、最小の主電
流（「ラツチ電流」と称する）を得なければなら
ない。(3)主電流の減少によりゼロより若干大きい
或るレベルの電流（「保持電流」と称する）にお
いてオフへの切り換えが生じる。

抵抗４０は、Ｐ層２６（NPNトランジスタ３
８のベースを構成する）と、アースとの間に接続
されて示されており、この抵抗４０により、これ
に電流を通すと共にNPNトランジスタ３８のベ
ース−エミツタに電流を供給するためには、
PNPトランジスタ３６のコレクタ−エミツタ電
流を増加しなければならなくなる。この増加した
コレクタ電流を供給するためには主たる電流を増
加しなければならないので、ラツチ及び保持に必
要な電流も増加される。更に、抵抗４２がＮ層２
４とパツド１２との間に配置され、これは、
PNPトランジスタ３６のベースとパツド１２と
の間の接続部に対応する。抵抗４２は、PNPト
ランジスタ３６の利得を効果的に減少し、低βの
PNPトランジスタを使用した場合と同じになる。
抵抗４０及び４２は、「偽」のオン切り換につい
ての裕度を与える。

作動に際し、問題とする過渡状態には、正の過
渡状態と府の過渡状態の２種類がある。正の過渡
状態の場合には、電流がPN接合３０には流れる
が、逆方向にバイアスされたPN接合３２によつ
て阻止される。通常のSCR動作においては、Ｐ
層２６にゲート電流を供給してSCRをオンにす
ることができる。ここに取り上げる場合には、外
部からのゲート供給は与えられない。SCRをオ
ンにするためには、PN接合３２の「電子なだ
れ」レベルを越える電圧が必要とされる。PN接
合３２に電子なだれが生じると、これによりPN
接合３４に電流を供給することができ、従つて、
PN接合３０に付加的な電流をパルス状に流して
SCRをオンにさせることができる。SCRがオン
になると、再生モードに入り、オンに維持され
る。SCRの保持電圧は、作動電圧より若干高く
なるように調整される。例えば、活性回路が5V
で作動するような装置は、保持電圧を8Vにセツ
トしなければならない。それ故、過渡状態が8V
より下がつた時には、SCRがオフになり、即ち、
非再生状態となる。

別のオン切り換えモードにおいては、急速に立
ち上がるパルスによりPN接合３２のＮ側を高レ
ベルに引つ張ると共に、PN接合３２のＰ側も該
接合のキヤパシタンスにより高レベルに引つ張
る。これにより、PN接合３４が順方向バイアス
状態となり従つて、PNPトランジスタがオンに
され、保護装置がオンに切り換えられる。

負の過渡モードにおいては、PN接合３２が抵
抗４２及び抵抗４０によつて順方向にバイアスさ
れる。抵抗４０及び４２は、逆方向にバイアスさ
れたPN接合３４及び逆方向にバイアスされた
PN接合３０を各々電流路から効果的に取り除
く。これにより、負の電圧がPN接合の順方向バ
イアススレツシユホールドを越えた時に電流を導
通するダイオードがパツドとアースとの間に効果
的に入れられる。正の過渡の場合には、上記した
抵抗４０及び４２が電流に対する敏感さを低下さ
せる。然し乍ら、正の過渡状態に抵抗４０及び４
２が用いられない場合にも、装置はオンにされる
が、非常に敏感なものとなる。

第３図は、本発明の保護回路の断面図である。
軽くドープされたＰ型の半導体層４４が設けられ
る。拡散プロセスによつてＰ型層４４にＮ型のウ
エル４６が画成され、軽くドープされたＮ型半導
体領域が形成される。これにより、PN接合３２
が形成され、Ｎ型ウエル４６は、第２ａ図のＮ型
層２４に対応する。Ｐ＋領域４８がＮ型ウエル４
６に拡散され、これはＰ層２２に対応する。Ｐ＋
領域４８とＮ型ウエル４６との間のPN接合は、
PN接合３０を形成する。Ｐ＋領域４８は、パツ
ド１２に接続される。

強くドープされたＮ型材料のＮ＋領域５０がＮ
型ウエル４６内に画成され、抵抗４２に接続され
る。Ｎ＋領域５０は、パツド１２とＮ型ウエル４
６との間に抵抗性接続を形成するようにパツド１
２に接続され、上記したように負の過渡状態が存
在する時にPN接合３２を通して逆方向に導通で
きるようにする。

Ｎ型ウエル４６の外部でＰ型層４４内に強くド
ープされたＮ＋型領域５２が設けられ、これは、
第２ａ図のＮ型層２８に対応する。Ｎ＋領域５２
とＮ型ウエル４６との間の接合は、PN接合３４
を形成する。更に、Ｎ型ウエル４６の外部でＰ型
層４４内に強くドープされたＰ型領域５４が設け
られ、Ｐ＋の抵抗抗率領域が形成される。このＰ
＋領域５４は、Ｐ型層４４によつて抵抗４０に接
続される。Ｎ＋領域５２及びＰ＋領域５４は、
Vss又はアースに接続される。

作動に際し、正の過渡状態が生じると、Ｐ＋領
域４８に電流が流れ、Ｎ型ウエル４６とＰ型層４
４との間のPN接合３２に電子なだれを生じさせ
る。従つて、Ｐ型層４４からＮ＋領域５０へそし
てPN接合３４を横切つてアースへと電流が流れ
る。逆の過渡モードにおいては、アースからＰ＋
領域５４を経てＰ型層４４へ電流が流れる。この
モードにおいては、Ｐ型層４４からPN接合３２
を経てＮ型ウエル４６へ且つＮ＋領域５０を経て
パツド１２へ電流が流れる。

要約すれば、入力パツド及びアースと直列に
PNPN装置を用いたESD保護装置が提供された。
これは、中央のPN接合に電子なだれを生じさ
せ、ひいては、装置を再生モードに入れることに
より、正の過渡状態でオンに切り換わるSCR装
置をもたらす。逆の過渡状態の場合には、SCR
装置の中間の接合の片側をアースに接続する抵抗
が設けられると共に、中間のPN接合の他側と入
力パツドとの間に第２の抵抗が設けられる。これ
により、２つの入力及び出力PN接合をバイパス
することによつてPNPN装置はダイオードとし
て機能することができる。

好ましい実施例について詳細に説明したが、特
許請求の範囲に定める本発明の精神及び範囲から
逸脱せずに種々の変更や置き換えや修正がなされ
得ることを理解されたい。

【図面の簡単な説明】

第１図は、静電気の放電から作用回路を保護す
るための公知のシステムを示す回路図、第２ａ図
及び第２ｂ図は、本発明の回路の構造を示す図、
そして第３図は、本発明の保護回路の構造断面図
である。 １０，１２……パツド、１２……負の過渡状態
に対する保護回路、１４……正の過渡状態に対す
る保護回路、２０……半導体装置、２２，２４，
２６，２８……層、３０，３２，３４……PN接
合。

Claims (1)

1. 【特許請求の範囲】 １ 静電気に対する保護装置を備えた集積回路で
   あつて、上記静電気に対する保護装置が、 第１導電型を有する基体、 この基体中に形成され、第２導電型を有し、保
   護される端子と接続した第１導電接点を有する第
   １のドープされた領域、 上記第１のドープされた領域内に形成され、上
   記第１の導電型を有し、上記第１導電接点から離
   れている第２のドープされた領域であつて、上記
   第１導電接点との間で抵抗を与え、上記保護され
   る端子に接続された第２のドープされた領域、 上記基体中に形成され、上記第１のドープされ
   た領域に近接しており、上記第２導電型を有して
   おり、且つ基準電位に接続された第３のドープさ
   れた領域、及び 上記基体中に形成され、上記第３のドープされ
   た領域から離れている第２導電接点であつて、上
   記第３のドープされた領域との間で抵抗を与え、
   上記基準電位に接続している第２導電接点から構
   成されることを特徴とする集積回路。