JPS6047470A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6047470A
JPS6047470A JP58155867A JP15586783A JPS6047470A JP S6047470 A JPS6047470 A JP S6047470A JP 58155867 A JP58155867 A JP 58155867A JP 15586783 A JP15586783 A JP 15586783A JP S6047470 A JPS6047470 A JP S6047470A
Authority
JP
Japan
Prior art keywords
junction
layer
fet
constitution
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58155867A
Other languages
English (en)
Other versions
JPH0669101B2 (ja
Inventor
Masahiro Hagio
萩尾　正博
Shutaro Nanbu
修太郎 南部
Kunihiko Kanazawa
邦彦 金澤
Shunji Ogata
緒方　俊司
Shiro Higashimori
東森　史朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP58155867A priority Critical patent/JPH0669101B2/ja
Publication of JPS6047470A publication Critical patent/JPS6047470A/ja
Priority to US06/908,895 priority patent/US4665416A/en
Publication of JPH0669101B2 publication Critical patent/JPH0669101B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 一本発明は半導体装置、特に電界効果トランジスタに関
する。
従来例の構成とその問題点 ＵＨＦＨＦ上の周波数において用いられるＧａＡｓショ
ットキーケート電界効果トランジスタ（以下ＧａＡｓ　
ＭＥ　Ｓ　Ｆ　ＥＴ　と略称する）においては、そのシ
ョットキーゲートの容量が小さいため、静電気等による
外来サージによって破壊されることが多い。このような
破壊を防止する方法として、第１図に示した如く、ゲー
トとソースとの間にｐｎ接合より力る保護ダイオードＤ
を接続する方法が従来より行なわれている。
しかしながら、ＧａＡｓ　ＭＥ　Ｓ　Ｆ　Ｅ　Ｔ　のよ
うに半絶縁性或いは絶縁性基板上に形成された活性層を
用いてなる半導体装置においては、ｐｎ接合を保護ダイ
オードとしてＧａＡｓ　ＭＥ　Ｓ　Ｆ　Ｅ　Ｔ　と同一
基板上に集積化しようとすると次のような問題が生じる
。
第２図は半絶縁性基板上にｐｎ接合を形成した断面図を
示すものである。同図において、１はｐ影領域、２はｎ
影領域、３は半絶縁性基板である。
半絶縁性基板３上の活性層を用いて形成された第２図に
示すようなｐｎ接合に逆方向電圧を印加すると、容易に
半絶縁性基板２に空乏層が達するため、実質的な接合面
積が小さくなυ、このｐｎ接合を通じて流しうる逆方向
降服電流Ｉ８　は比較的小さくなる。その結果、外来サ
ージによって逆方向電圧が印加された時、サージによる
電流をｐｎ接合を通じて充分に流すことができないだめ
、充分な保護効果を得ることができない。
一方、Ｉｓ　を大きくするだめに、ｐｎ接合の面積を大
きくしようとして、第２図に示すような構造のｐｎ接合
を単に拡大させると、不可避的に静電容量が増加し、こ
のためＦＥＴ　のＲＦ特性が低下する。したがって、Ｒ
Ｆ特性を損ねることなくＩｓ　を増加さぜるのは困難で
あり、このような理由のために、ＧａＡｓ　ＭＥ　Ｓ　
Ｆ　Ｅ　Ｔ　と、それを保護するｐｎ接合とを同一基板
上に集積化すると、充分なＲＦ特性とサージ耐量とを得
ることは従来でき外かった・ 発明の目的 本発明は以上の問題点を解決し、ＦＥＴとＦＥＴを保護
するｐｎ接合とを同一基板上に集積化し充分なＲＦ特性
とサージ耐量を得ることを、可能ならしめるものである
。
発明の構成 本発明はｐｎ接合を構成するｐ影領域ｎ形領域のうちい
ずれか一方が半導体基板上のくぼみの中に形成されてい
ることを特徴とするものである。
実施例の説明 以下に本発明を実施例にもとづいて詳細に説明する。
第３図は、ＧａＡｓ　ＭＥ　Ｓ　Ｆ　Ｅ　Ｔ　に、その
ゲー）・のショットキー接合を保護するｐｎ接合を接続
した本発明の実施例を示す断面図である。同図において
、１１はドレ、イン電極、１２はゲート電極、１３はソ
ース電極、１４，１５．１６はｎ影領域、１７はｐ影領
域、１８はダイオード電極、１９は半絶縁性基板である
。本実施例において、ｐｎ接合のｐ影領域１７がｐ形不
純物の拡散やイオン注入等によって、くほみの中に形成
されている。図のように、ｐ影領域１７がｎ影領域１６
を貫通する形になっており、ｐｎ接合面は図中へで示し
た箇所となる。その結果、ゲートに逆バイアスが加えら
れた時の空乏層の拡がりはＢに示すようになるため、第
２図に示した構造のｐｎ接合のように、逆方向バイアス
の増大につれて拡がっだ空乏層が半絶縁性基板１９に達
して実質的な接合面積が急激に減少するということがな
く、実質的な接合面積はほぼ一定に保たれる。したがっ
て、本発明によるｐｎ接合では第２図に示しだ従来構造
のｐｎ接合に比べて、単位接合面積あたりの逆方向飽和
電流Ｌａが、はるかに大きくなる。すなわち、本発明に
よるｐｎ接合では、小さな接合容量で大きな■８　を得
ることができるだめ、ＦＥＴと同一基板上に集積化し、
ゲートショットキー接合と並列に接合することによって
、充分なＲＦ特性とサージ耐量を得ることが可能となる
。
ところで、第３図に示したような、ｐ影領域１Ｔがｎ影
領域１５を貫通した形とするだめに、ｐ影領域１７を厚
くしようとして、例えばｐ型頭域１７をｐ形不純物の拡
散によって形成する際に拡散時間を長くすると、半導体
表面で横方向への拡散が異常に速く進行する現象がしば
しば生じるために一定の構造の接合を安定して製作する
ことができない。したがって、拡散時間は矧い方が望ま
しい。
短い拡散時間でｐ影領域１７がｎ影領域１６を貫通した
形にすることは、くぼみの深さをｎ影領域１６の厚みよ
シも大きくすることによって可能と寿る。ここでｎ影領
域１５の厚みは、深さ方向のキャリヤ濃度プロファイル
において、キャリヤ濃度がキャリヤ濃度の最大値の％に
なる深さとして定義する。
また、第３図の構造において、ｐ影領域１７のキャリヤ
濃度をｎ影領域１５のキャリヤ濃度よりもはるかに大き
くしておけば、空乏層は主にｎ影領域１５へ拡がり、う
すいｐ影領域１７へは殆んど拡がらず、再現性よく一定
の降服電圧を得ることができる。
第３図の例ではくほみの両側にｎ影領域１６があるが、
第４図のようにｎ影領域２２は片側のみでもよい。また
、くぼみの領域の形状を第６図に示すように櫛状にして
おくと、限られた半導体基板の面積の中で大きいＩｓ　
を得ることができる。
なお、以上の説明では、くぼみにｐ影領域を形成し、ｎ
影領域に貫通させた構造としているが、ｐ影領域とｎ影
領域を入れ替えて、くぼみにｎ影領域を形成してｐ影領
域に貫通させた構造も、当然、本発明に含丑れる。
なお、以上の実施例では、本発明によるｐｎ接合を同一
基板上の電界トランジスタを外来サージから保護するた
めに用いているが、本発明によるｐｎ接合はこの目的に
限定されることな（、ＧａＡｓのような半絶縁性または
絶縁性基板上の集積回路における一般的なダイオードと
して用いることもできる。
発明の効果 以上のように、ｐｎ接合を構成するｐ形領域或いはｎ影
領域のいずれか一方を半導体基板上のくぼみの中に形成
することにより、ＦＥＴとＦＥＴを保護するｐｎ接合と
を同一基板上に集積し充分なＲＦ特性とサージ耐量とを
得ることができ、その実用的効果は大なるものがある。
【図面の簡単な説明】
第１図、第２図は従来例を示す回路図および断面図、第
３図は本発明の一実施例のＧａＡｓ　Ｆ　Ｅ　Ｔを示す
断面図、第４図は本発明の他の実施例を示す断面図、第
５図は本発明のさらに他の実施例の半導体素子の平面図
である。 １１・・・・・ドレイン電極、１２・・・・・・ゲート
電極、１３・・・・・ソース電極、１４〜１６・・・・
・ｎ影領域、１７・・・・・・ｐ影領域。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 第３図 第４図 第５図

Claims (3)

    【特許請求の範囲】
  1. （１）半導体基板の表面に凹部が形成され、前記凹部の
    表面に形成されだ一導電型の領域と、前記凹部の周囲の
    前記半導体基板の表面に形成された前記−導電型とは反
    対の導電型の領域とによりｐｎ接合が形成されているこ
    とを特徴とする半導体装置
  2. （２）　凹部の深さが、前記凹部の周囲の半導体基板の
    表面に形成された反対導電型領域の厚さよりも大きいこ
    とを特徴とする特許請求の範囲第１項記載の半導体装置
    。
  3. （３）ｐ−接合が、電界効果トランジスタのゲート電極
    とソース電極との間に接続されていることを特徴とする
    特許請求の範囲第１項記載の半導体装置・
JP58155867A 1983-08-25 1983-08-25 半導体装置の製造方法 Expired - Lifetime JPH0669101B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP58155867A JPH0669101B2 (ja) 1983-08-25 1983-08-25 半導体装置の製造方法
US06/908,895 US4665416A (en) 1983-08-25 1986-09-18 Semiconductor device having a protection breakdown diode on a semi-insulative substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58155867A JPH0669101B2 (ja) 1983-08-25 1983-08-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6047470A true JPS6047470A (ja) 1985-03-14
JPH0669101B2 JPH0669101B2 (ja) 1994-08-31

Family

ID=15615233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58155867A Expired - Lifetime JPH0669101B2 (ja) 1983-08-25 1983-08-25 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US4665416A (ja)
JP (1) JPH0669101B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6237974A (ja) * 1985-08-13 1987-02-18 Matsushita Electronics Corp 半導体装置
JP2004186558A (ja) * 2002-12-05 2004-07-02 Furukawa Electric Co Ltd:The 電流遮断器付きＧａＮ系半導体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01187837A (ja) * 1988-01-22 1989-07-27 Agency Of Ind Science & Technol 半導体集積回路
JPH09142414A (ja) * 1995-11-16 1997-06-03 Minami Sangyo Kk 油揚のパック方法及び装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5011378A (ja) * 1973-05-30 1975-02-05
JPS5082972A (ja) * 1973-11-24 1975-07-04
JPS57130476A (en) * 1981-02-05 1982-08-12 Sony Corp Semiconductor device
JPS5896773A (ja) * 1981-12-04 1983-06-08 Mitsubishi Electric Corp Ｐｉｎダイオ−ド

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1236661B (de) * 1963-09-25 1967-03-16 Siemens Ag Halbleiteranordnung mit einem durch Einlegieren einer Metallpille erzeugten pn-UEbergang
US4044373A (en) * 1967-11-13 1977-08-23 Hitachi, Ltd. IGFET with gate protection diode and antiparasitic isolation means
US3617398A (en) * 1968-10-22 1971-11-02 Ibm A process for fabricating semiconductor devices having compensated barrier zones between np-junctions
US3673428A (en) * 1970-09-18 1972-06-27 Rca Corp Input transient protection for complementary insulated gate field effect transistor integrated circuit device
US3644801A (en) * 1971-01-21 1972-02-22 Gary S Sheldon Semiconductor passivating process and product
GB1507299A (en) * 1974-03-26 1978-04-12 Signetics Corp Integrated semiconductor devices
DE2529598C3 (de) * 1975-07-02 1978-05-24 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung mit bipolaren Transistoren
US4356503A (en) * 1978-06-14 1982-10-26 General Electric Company Latching transistor
US4300152A (en) * 1980-04-07 1981-11-10 Bell Telephone Laboratories, Incorporated Complementary field-effect transistor integrated circuit device
GB2090053B (en) * 1980-12-19 1984-09-19 Philips Electronic Associated Mesfet
US4498093A (en) * 1981-09-14 1985-02-05 At&T Bell Laboratories High-power III-V semiconductor device
US4513309A (en) * 1982-11-03 1985-04-23 Westinghouse Electric Corp. Prevention of latch-up in CMOS integrated circuits using Schottky diodes

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5011378A (ja) * 1973-05-30 1975-02-05
JPS5082972A (ja) * 1973-11-24 1975-07-04
JPS57130476A (en) * 1981-02-05 1982-08-12 Sony Corp Semiconductor device
JPS5896773A (ja) * 1981-12-04 1983-06-08 Mitsubishi Electric Corp Ｐｉｎダイオ−ド

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6237974A (ja) * 1985-08-13 1987-02-18 Matsushita Electronics Corp 半導体装置
JP2004186558A (ja) * 2002-12-05 2004-07-02 Furukawa Electric Co Ltd:The 電流遮断器付きＧａＮ系半導体装置

Also Published As

Publication number Publication date
JPH0669101B2 (ja) 1994-08-31
US4665416A (en) 1987-05-12

Similar Documents

Publication Publication Date Title
US6184545B1 (en) Semiconductor component with metal-semiconductor junction with low reverse current
US5028548A (en) Method of manufacturing a planar semiconductor device having a guard ring structure
JP2002185015A (ja) 高耐電圧半導体装置
JPH0324791B2 (ja)
US4380021A (en) Semiconductor integrated circuit
JPS6047470A (ja) 半導体装置
US4727408A (en) Semiconductor device with high breakdown voltage vertical transistor and fabricating method therefor
JPS59132671A (ja) 縦型ｍｏｓトランジスタ
GB2084397A (en) Semiconductor integrated circuit
US3453508A (en) Pinch-off shunt for controlled rectifiers
JPH04363068A (ja) 半導体装置
GB2179494A (en) Protection structure
JP3271381B2 (ja) 半導体装置
JPS6257250A (ja) 半導体装置
JPH09181335A (ja) 半導体装置
JPS6135568A (ja) ゲ−ト保護ダイオ−ド
JPS6298674A (ja) 砒化ガリウム半導体装置
JPH01212476A (ja) 半導体装置
JPH02154464A (ja) ショットキーバリアダイオード
JPH02153539A (ja) 化合物半導体装置
JPH0434963A (ja) 半導体装置
JPH0258870A (ja) 半導体記憶装置
JPH03270078A (ja) 静電保護素子
JPS6112085A (ja) 化合物半導体装置の保護ダイオ−ド
JPS63204658A (ja) 化合物半導体装置