JPS6237974A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6237974A JPS6237974A JP17796885A JP17796885A JPS6237974A JP S6237974 A JPS6237974 A JP S6237974A JP 17796885 A JP17796885 A JP 17796885A JP 17796885 A JP17796885 A JP 17796885A JP S6237974 A JPS6237974 A JP S6237974A
- Authority
- JP
- Japan
- Prior art keywords
- region
- junction
- capacitance
- same
- impurity region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、サージ保護の為のpn接合での容量値を減少
させることで、良好々高周波特性が、得られる半導体装
置に関する。
させることで、良好々高周波特性が、得られる半導体装
置に関する。
従来の従術
G a A s等の化合物半導体を用いたショットキー
障壁形ゲート構造電界効果トランジスタ(以下、MES
FET と略記する)では同MES FET
自体のサージ耐圧が小さいため、第3図に示すよう々
、半絶縁性基板1に形成されたn影領域2内に、2 ”
−ノ 接合長lのp影領域3を形成されたpn接合をそのゲー
ト電極のサージ保護手段として接続している。この場合
、p影領域3の濃度は、n影領域2に比べて大きいため
、逆方向バイアス印加時の空乏層は、n影領域2内で犬
きぐ広がっているが、小さな容量を持たせるだめに、空
乏層を大きくする必要から、p影領域3は、できる限り
浅い構造となっている。
障壁形ゲート構造電界効果トランジスタ(以下、MES
FET と略記する)では同MES FET
自体のサージ耐圧が小さいため、第3図に示すよう々
、半絶縁性基板1に形成されたn影領域2内に、2 ”
−ノ 接合長lのp影領域3を形成されたpn接合をそのゲー
ト電極のサージ保護手段として接続している。この場合
、p影領域3の濃度は、n影領域2に比べて大きいため
、逆方向バイアス印加時の空乏層は、n影領域2内で犬
きぐ広がっているが、小さな容量を持たせるだめに、空
乏層を大きくする必要から、p影領域3は、できる限り
浅い構造となっている。
発明が解決しようとする問題点
この様な従来の構造では、接合長lがマスク合わせのず
れ防止のため、通常、2μm以上あり、この結果、接合
容量は、大きなものとなる。他方、保護ダイオードこみ
のMES FET の高周波でのNFは、ゲート容
量と正と相関があり、MESFET 単独のものに比べ
て、NFが大きくなるという問題があった。
れ防止のため、通常、2μm以上あり、この結果、接合
容量は、大きなものとなる。他方、保護ダイオードこみ
のMES FET の高周波でのNFは、ゲート容
量と正と相関があり、MESFET 単独のものに比べ
て、NFが大きくなるという問題があった。
問題点を解決するための手段
この問題点を解決するため、本発明は制御入力端子のサ
ージ保護手段としてのpn接合を、半絶縁性半導体基板
に形成されたー導電形不純物領域3′ゾ と、これに−都市なり合い、同等もしくは深い位置捷で
濃度プロフィルをもつ反対導電形不純物領域とで形成し
たものである。
ージ保護手段としてのpn接合を、半絶縁性半導体基板
に形成されたー導電形不純物領域3′ゾ と、これに−都市なり合い、同等もしくは深い位置捷で
濃度プロフィルをもつ反対導電形不純物領域とで形成し
たものである。
作 用
この構造により、保護ダイオードでの容量が、小さな値
となり、実質上、保護ダイオードをもだないMES
FET と同程度のNFレベルが維持できるものにな
る。
となり、実質上、保護ダイオードをもだないMES
FET と同程度のNFレベルが維持できるものにな
る。
実施例
第1図は、本発明の一実施例によるpn接合の断面図で
あり、半絶縁性基板1に形成された、n影領域2内に、
同じ深さ、もしくは、それ以」−の深さをもつp影領域
3を形成させたものである。
あり、半絶縁性基板1に形成された、n影領域2内に、
同じ深さ、もしくは、それ以」−の深さをもつp影領域
3を形成させたものである。
乙の場合、接合容量はn影領域2の深さWの寸法のみに
依存し、しかも、この寸法Wは、n形不純物のイオン注
入の深さに相当する長さで、実態的にも、0.3μm以
下である。これは、第3図に示された従来の構造のよう
に、接合長が2.0μm以上であるものにくらべると、
それの約−以下であり、これに比例して、その接合容量
も顕著に減少させることかできる。
依存し、しかも、この寸法Wは、n形不純物のイオン注
入の深さに相当する長さで、実態的にも、0.3μm以
下である。これは、第3図に示された従来の構造のよう
に、接合長が2.0μm以上であるものにくらべると、
それの約−以下であり、これに比例して、その接合容量
も顕著に減少させることかできる。
第2図は、とのpn接合ダイオードをMESFET
のゲートに結合させた本発明実施例品と第3図示構造の
pn接合をゲート結合した従来のものとの高周波IGH
z でのNFレベルを比較して示しだ特性図(ヒスト
グラム)であり、本実施例製品は、この特性図から、高
周波でのNFレベルが確実に低下したことが確認できる
。
のゲートに結合させた本発明実施例品と第3図示構造の
pn接合をゲート結合した従来のものとの高周波IGH
z でのNFレベルを比較して示しだ特性図(ヒスト
グラム)であり、本実施例製品は、この特性図から、高
周波でのNFレベルが確実に低下したことが確認できる
。
発明の効果
以上のように、本発明によれば、実施例にて示したよう
に、高周波でのNFを低下させることで、セットのNF
を低下させる効果が得られる。
に、高周波でのNFを低下させることで、セットのNF
を低下させる効果が得られる。
第1図は本発明の一実施例による半導体装置の要部断面
図、第2図はその特性図、第3図は従来の半導体装置の
要部断面図である。 1・・・・・・半絶縁性基板、2・・・・・・n影領域
、3・・・・・・p影領域。
図、第2図はその特性図、第3図は従来の半導体装置の
要部断面図である。 1・・・・・・半絶縁性基板、2・・・・・・n影領域
、3・・・・・・p影領域。
Claims (1)
- 制御入力端子のサージ保護手段に、半絶縁性半導体基板
に形成された一導電形不純物領域と、これに一部重なり
合い、同等もしくは深い位置まで濃度プロフィルをもつ
反対導電形不純物領域とで形成されたpn接合をそなえ
た半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17796885A JPS6237974A (ja) | 1985-08-13 | 1985-08-13 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17796885A JPS6237974A (ja) | 1985-08-13 | 1985-08-13 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6237974A true JPS6237974A (ja) | 1987-02-18 |
Family
ID=16040225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17796885A Pending JPS6237974A (ja) | 1985-08-13 | 1985-08-13 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6237974A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0956604A (ja) * | 1995-08-25 | 1997-03-04 | Yoshinari Hasegawa | 魔法瓶の保温槽 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57130476A (en) * | 1981-02-05 | 1982-08-12 | Sony Corp | Semiconductor device |
JPS6047470A (ja) * | 1983-08-25 | 1985-03-14 | Matsushita Electronics Corp | 半導体装置 |
JPS6153778A (ja) * | 1984-08-23 | 1986-03-17 | Nec Corp | 電界効果トランジスタ |
JPS6155954A (ja) * | 1984-08-27 | 1986-03-20 | Sharp Corp | 半導体集積回路装置 |
JPS61198683A (ja) * | 1985-02-27 | 1986-09-03 | Nec Corp | 電界効果トランジスタ |
JPS61290772A (ja) * | 1985-06-19 | 1986-12-20 | Hitachi Ltd | 化合物半導体装置の製造方法 |
-
1985
- 1985-08-13 JP JP17796885A patent/JPS6237974A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57130476A (en) * | 1981-02-05 | 1982-08-12 | Sony Corp | Semiconductor device |
JPS6047470A (ja) * | 1983-08-25 | 1985-03-14 | Matsushita Electronics Corp | 半導体装置 |
JPS6153778A (ja) * | 1984-08-23 | 1986-03-17 | Nec Corp | 電界効果トランジスタ |
JPS6155954A (ja) * | 1984-08-27 | 1986-03-20 | Sharp Corp | 半導体集積回路装置 |
JPS61198683A (ja) * | 1985-02-27 | 1986-09-03 | Nec Corp | 電界効果トランジスタ |
JPS61290772A (ja) * | 1985-06-19 | 1986-12-20 | Hitachi Ltd | 化合物半導体装置の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0956604A (ja) * | 1995-08-25 | 1997-03-04 | Yoshinari Hasegawa | 魔法瓶の保温槽 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5250826A (en) | Planar HBT-FET Device | |
US4939562A (en) | Heterojunction bipolar transistors and method of manufacture | |
US5014108A (en) | MESFET for dielectrically isolated integrated circuits | |
JPS62115765A (ja) | 半導体装置 | |
US3748547A (en) | Insulated-gate field effect transistor having gate protection diode | |
CA1130472A (en) | Semiconductor integrated circuit | |
US5670804A (en) | PN-junction gate FET | |
US4404579A (en) | Semiconductor device having reduced capacitance and method of fabrication thereof | |
JPS6237974A (ja) | 半導体装置 | |
US4786961A (en) | Bipolar transistor with transient suppressor | |
JP3131267B2 (ja) | 電界効果トランジスタ | |
US4665416A (en) | Semiconductor device having a protection breakdown diode on a semi-insulative substrate | |
JP3256643B2 (ja) | 半導体装置 | |
GB2179494A (en) | Protection structure | |
JP2762919B2 (ja) | 半導体素子 | |
JP2867420B2 (ja) | 化合物半導体装置 | |
JPS6153778A (ja) | 電界効果トランジスタ | |
JPS63160280A (ja) | 砒化ガリウム半導体デバイス | |
JPS62145875A (ja) | 化合物半導体装置の保護ダイオ−ド | |
JP2968640B2 (ja) | 半導体装置 | |
JPH01304785A (ja) | 半導体集積回路 | |
JPS6276775A (ja) | 半導体装置 | |
JPS62145873A (ja) | 化合物半導体装置の保護ダイオ−ド | |
JPH0810766B2 (ja) | 静電誘導半導体装置およびその製法 | |
JPS62145876A (ja) | 化合物半導体装置の保護ダイオ−ド |