DE2529598C3 - Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung mit bipolaren Transistoren - Google Patents
Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung mit bipolaren TransistorenInfo
- Publication number
- DE2529598C3 DE2529598C3 DE2529598A DE2529598A DE2529598C3 DE 2529598 C3 DE2529598 C3 DE 2529598C3 DE 2529598 A DE2529598 A DE 2529598A DE 2529598 A DE2529598 A DE 2529598A DE 2529598 C3 DE2529598 C3 DE 2529598C3
- Authority
- DE
- Germany
- Prior art keywords
- etching
- areas
- substrate
- regions
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 title claims description 58
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 230000000873 masking effect Effects 0.000 claims description 37
- 238000005530 etching Methods 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 31
- -1 boron ions Chemical class 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052796 boron Inorganic materials 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- 229910052698 phosphorus Inorganic materials 0.000 claims description 7
- 239000011574 phosphorus Substances 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 5
- 230000035515 penetration Effects 0.000 claims description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 3
- 238000010884 ion-beam technique Methods 0.000 claims description 3
- 238000000992 sputter etching Methods 0.000 claims description 3
- 239000002800 charge carrier Substances 0.000 claims 11
- 239000000463 material Substances 0.000 claims 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 2
- 239000000370 acceptor Substances 0.000 claims 1
- 229910052681 coesite Inorganic materials 0.000 claims 1
- 229910052906 cristobalite Inorganic materials 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 claims 1
- 239000000377 silicon dioxide Substances 0.000 claims 1
- 235000012239 silicon dioxide Nutrition 0.000 claims 1
- 229910052682 stishovite Inorganic materials 0.000 claims 1
- 229910052905 tridymite Inorganic materials 0.000 claims 1
- 238000002513 implantation Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 238000005496 tempering Methods 0.000 description 2
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000001143 conditioned effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/735—Lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/977—Thinning or removal of substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Description
Die Erfindung bezieht sich auf ein Verfahren /ur Herstellung einer monolithisch integrierten Halbleiter
schaltung mit bipolaren Transistoren nach dem Oberbegriff des Patentanspruches 1.
Bei den bekannten Schaltungen dieser Art ist der Herstellungsprozeß vor allem deshalb aufwendiger als
der Prozeß zur Herstellung von integrierten MOS Schallungen, weil eine Epitaxie-Schicht auf dem
Halbleitersubstrat und eine unter der Epitaxie-Schicht liegende Buried-Layer-Schicht erforderlich sind.
Ein weiterer Nachteil von bekannten bipolaren Schaltungen besteht darin, daß der Flächenbedarf, tier
vor allnm durch die erforderlichen Isolationsrahmen um
die einzelnen Transistoren, durch Justiertoleran/en und durch die notwendigen Sicherheitsabstände zwischen
den verschieden dotierten Bereichen bedingt ist. verhältnismäßig groß ist.
Beispielsweise ist in der Druckschrift »IBM Technical Disclosure Bulletin,« Band 9, Nr. 5 (Oktober 1%6)
Seiten 546 und 547 eine monolithisch integrierte Halbleiterstruktur beschrieben, bei der zur Herstellung
der Basisbereiche eine epitaktische Schicht verwendet ist. Zur Herstellung weiterer Transistorbereiche sind
Äizwannen vorgesehen.
Aus »IBM Technical Disclosure Bulletin,« Band Ii,
Nr. 12 (Mai 1973) Seiten 3782 und 3783 ist es bekannt, zur Herstellung von Isolationsrahmen in einer epitaktischen
Schicht Ätzwannen zu verwenden. Dabei wird zunächst ein Teil der epitaktischen Schicht an den
entsprechenden Stellen entfernt. In weiteren Verfahrensschritten wird dann der unter den Ätzwannen
liegende Bereich mittels eines Diffiisionsschnttes so
gegendotiert, daß er sich bis zum unter der epitaktischen Schicht befindlichen Substrat erstreckt.
Die DE-OS 2133 978 betrifft ein Verfahren /ur
Herstellung einer Halbleiteranordnung. Dabei weisen nach diesen Verfahren hergestellte Halbleiteranordmm
gen PN-Übergänge auf, die parallel /11 den geneigten
Flächen von Ätzwannen verlaufen.
Die Aufgabe der vorliegenden t ifindiMg besieh1
darin, ein Verfahren /ur Herstellung einer monolithisch
integrierten Halbleiterschaltung mit bipolaren Iransi
stören und mit erforderlichen Isolationsrahmen an/uge
ben, wobei dieses Verfahren dadurch wesentlich vereinfacht ist. daß die Schaltung keine cmtaktische
Schicht aufweist.
Vorteilhafterweise weisen die nach dem erfindungsgemäßen
Verfahren hergestellten Schaltungen in Folge der selbstjustierenden Maskierungsschritte einen sehr
kleinen Flächenbedarf auf.
FJn weiterer Vorteil der Erfindung besteht darin, daß
bei dem erfindungsgemäßen Verfahren die Realisierung von Emitterbereichen und Kontaktfenstern möglich ist,
deren Abmessungen kleiner als 1 μΐη sind, ohne daß
diese Submikronstrukturen fotolithographisch erzeugt
werden müssen.
Weitere Erläuterungen zur Erfindung und zu deren Ausgestaltungen gehen aus der Beschreibung und den
Figuren hervor.
Die Fi g, I bis 10 zeigen die einzelnen Prozeßschritte is
zur Herstellung einer integrierten bipolaren Halbleiterschaltung nach der Erfindung.
Die F i g. 11 zeigt einen nach der Erfindung
hergestellten pnp-Transistor.
Im folgenden soll nun anhand der Fig. 1 bis 10 das
erfindungsgemäße Verfahren erläutert werden. Auf der Halbleilerschicht 1, bei der es sich vorzugsweise um eine
homogen dotierte einkristalline Siliziumscheibe handelt, deren Oberfläche 11 eine kristallographische (lOO)-Fläche
ist, wird die elektrisch isolierende Schicht 2 aufgebracht. Vorzugsweise wird diese Schicht durch
thermische Oxidation erzeugt und ist beispielsweise 1,2 um dick. Bei dem homogen dotierten Substrat 1
handelt es sich beispielsweise um ein beispielsweise mit 1015 Borionen pro cm3 homogen dotiertes Siliziummaterial(Fig.
I).
In einem weiteren Verfahrensschritt werden mit Hilfe
einer üblichen fotolithographischen Technik, wie in der F i g. 2 dargestellt, in der SiC^-Schicht 2 öffnungen 6 am
Ort der später entstehenden Transistorbereiche und öffnungen 7 für den Isolationsrahmen angebracht. Die
bcstehenbleibenden Teile der Schicht 2 sind mit 22 bezeichnet.
Wie in der Fig.3 dargestellt, wird in einem weiteren
Verfahrensschritt das in den öffnungen frei liegende
Silizium in einem vorzugsweise alkalischen Atzmedium abgetragen. Dabei entstehen unterhalb der öffnungen 6
und 7 (Fig.2) innerhalb des Silizium beispielsweise etwa 1 μΐπ tiefe Ätzwannen 61,611 und 71.
In einem weiteren Verfahrensschritt, der in der F i g. 4 dargestellt ist, erfolgt eine Maskierung der beiden
äußeren öffnungen 7, 71 und anschließend eine Implantation von Donatoren, wie beispielsweise Phosphorionen.
Die Maskierung der beiden äußeren öffnungen 7,71 erfolgt vorzugsweise mit Fotolack oder
Aluminium. Die implantierten Phosphorionen dringen, aufgrund der Maskierung der äußeren öffnungen 7, 71
nur in den mittleren öffnungen 6, 61 und 611 in das Siliziumsubstrat 1 ein. Auf diese Weise entstehen durch
lonerimplantation in dem p-dotierten Substrat 1 die η-implantierten ersten Gebiete 9.
Wie aus der F i g. 5 ersichtlich ist, wird die Fotolackbzw.
Aluminiummaskierschicht 8 entfernt. Bei einem anschließenden Temperprozeß wird die Anordnung in
einer inerten Gasatmosphäre auf etwa 1 100° C erhitzt. Dabei diffundieren die Phosphorionen weiter in das
Siliziumsubstrat 1. Auf diese Weise entsteht in einem Abstand von etwa 1,5 μπι von der Oberfläche entfernt
ein zweites Gebiet 91 mit einer nahezu homogenen Phosphorionen-Konzentration von beispielsweise
1016cm 3. In dem nächsten Verfahrensschritt werden in
drei der vier öffnungen Akzeptorionen, beispielsweise
Borionen, vorzugsweise wiederum durch Ionenimplantation eingebracht. Auf diese Weise werden unterhalb
der Ätzwanne 71, die den Isolationsrahmen darstellen, P + -dotierte dritte Gebiete 72 und unterhalb der
Ätzwanne 611 ein p + -dotiertes drittes Gebiet 92 hergestellt. Das p +-dotierte dritte Gebiet 92 dient als
Basisbereich des bipolaren Transistors. Um durch die zweite öffnung der Ätzwannen 61 keine Borionen
eindringen zu lassen, muß diese vor der Ionenimplantation, wie oben bereits im Zusammenhang mit der F i g. 4
beschrieben, maskierend abgedeckt werden. Dies kann wiederum z. B. durch eine Fotolackschicht oder durch
eine in üblicher fotolithographischer Technik erzeugte strukturierte Aluminiumschicht geschehen. Dieser fotolithographische
Schritt ist ebenso wie der vorher erwähnte Maskierungsschritt selbstjustierend, da eine
Fehljustierung der maskierenden Struktur im Rahmen der zugelassenen Justiergenauigkeit (hier ± 1 μπι)
keinen Einfluß auf die Lage und Größe des zu justierenden Bereiches hat.
Wie in der Fig. 6 dargestellt, wird nach der Borimplantation (beispielsweise 10'4 Borionen pro cm2)
die maskierende Schicht oberhalb der rechten öffnung abgelöst, und es folg· eine thermische Oxidation bei
einer Temperatur von beispielsweise 1 100° C. Durch
diese Oxidation wird erreicht, daß die Borionen eine gewünschte Eindringtiefe von beispielsweise 1,3 μηι
erreichen, wodurch die in der Figur dargestellten vierten Gebiete 921 und 721 entstehen. Gleichzeitig
wird eine gewünschte Eindringtiefe der Phosphorionen von beispielsweise 4 μπι erreicht, wobei sich die zweiten
Gebiete 91 so weit ausdehnen, daß sie zu einem fünften Gebiet 911 zusammenwachsen. Auf der gesamten
Oberfläche entsteht dabei eine thermische Oxidationsschicht, wobei Teile der bereits vorher bestehenden
Oxidationsschicht verstärkt werden und wobei in den öffnungen Oxidationsschichten von einer gewünschten
Dicke von beispielsweise 0,8 μπι entstehen. In der F i g. 7
sind diese Bereiche der durch thermische Oxidation erzeugten Isolierschicht mit 10 bezeichnet.
In einem weiteren Verfahrensschritt wird die Oberfläche der Anordnung, mit Ausnahme der oberhalb
des vierten Gebiets 921 angeordneten öffnung und der
Hälfte der oberhalb der danebenliegenden, die Herstellung des Transistors betreffenden öffnung, von einer
maskierenden Schicht bedeckt. Dieser Maskierschritt ist ebenfalls selbstjustierend, allerdings nur in der in der
F i g. 7 durch das Bezugszeichen 13 angegebenen Richtung.
In der Fig.7 ist die maskierende Schicht mit 12
bezeichnet. In einer Ionenätzanlage wird nun anschließend die Oberfläche der Halbleiteranordnung einem
homogenen vertikalen Ionenstrahl 19, der durch Elektronen neutralisiert ist, ausgesetzt. Dabei wird das
Oxyd an den schrägen Flanken 14 etwa 2mal schnellei abgetragen als auf den horizontalen Flächen. Auf diese
Weise wird erreicht, dafl das Siliziummaterial an der
schrägen Flanken 14 bereits frei liegt, wenn sich auf der horizontalen Flächen oberhalb der Ätzwanne 611 um
der Hälfte der Ätzwanne 61 noch ein Rest 101 dei Oxidschicht 10 berindet Der Ätzvorgang wird dam
beendet, wenn das Silizium an den Flanken 14 freigeleg bzw. geringfügig angeätzt ist Die frei liegendei
Siliziumbereiche 14 stellen die Kontaktfenster de integrierten Schaltkreises dar. Die Oxiddicke betrag
dann auf den einzelnen Bereichen zwischen 0,4 un< U μπτ- Dabei ist die Oxidschichtdicke 101 innerhalb de
nicht von der Maskierschicht bedeckten, die Transistor herstellung betreffenden Bereiche etwa 0,4 μπι did
(Fig-7).
Wie aus der F i g. 8 ersichtlich ist, wird in einem weiteren Verfahrensschriit die Maskierungsschicht 12
entfernt. Es wird dann eine neue Maskierungsschicht, die vorzugsweise wieder aus Fotolack oder Aluminium
besteht, aufgebracht, wobei diese Maskierungsschicht so strukturiert wird, daß von den frei liegenden Siliziumbereichen
nur diejenigen bedeckt werden, die die nachfolgende n+'-Dotierung nicht erhalten sollen.
Diese n* »Dotierung erfolgt durch Ionenimplantation von Donatorionen wie beispielsweise Phosphor, Arsen
oder Antimon in relativ hoher Konzentration zur Bildung der Emittergebiete 16 bzw. der Kollektoranschlüsse
17. Die Konzentration bei der Ionenimplantation beträgt dabei etwa 10lb Ionen pro cm2. Der
vorangehende fotolithographische Prozeß ist wiederum selbstjustierend.
Nach dem Implantationsschritt wird die Maskierungsschicht wieder abgelöst, und es schließt sich
gegebenenfalls eine Temperung zur Einstellung der Emittereindringtiefe von z. B. 0,8 um an.
In einem weiteren Verfahrensschritt werden nun, wie in der Fig.9 dargestellt, mit Hilfe der an sich üblichen
fotoüthographischen Verfahren oder mit Hilfe von Abhebetechniken (Lift-off-Techniken) die Leiterbahnen,
die vorzugsweise aus Aluminium oder einer Alüminium-Kupfer-Silizium-Legierung bestehen, aufgebracht.
Dabei sind die Aluminiumbannen in der F i g. 9 mit 18 bezeichnet. Der minimale Platzbedarf für einen
integrierten bipolaren npn-Transistor, der nach dem v> beschriebenen Prozeß hergestellt wurde, beträgt bei
Zugrundelegung von kleinsten Struklurabmessungen von 2μΐϋ und einer Justierungstoleranz von ±1 μηι,
22 μηι ■ 14μιη = 308 μπι2 (Fig. 10). Einzelheiten der
Fig. 10, die bereits im Zusammenhang mit den anderen Figuren beschrieben wurden, tragen die entsprechenden
Be/ugszeichen. Die strichpunktierte Linie zeigt die Mitte des Isolationsrahmens.
Mit Hilfe des erfindungsgemäßen Verfahrens sind außer der Herstellung von bipolaren npn-Transistoren
auch alle übrigen wichtigen Elemente von integrierten bipolaren Schaltungen, wie z. B. pn-Dioden, Schottky-Dioden,
Widerstände oder Multiemitter ohne Mehraufwand realisierbar.
Übliche laterale pnp-Transistoren sind ebenfalls ohne Mehraufwand integrierbar. Darüber hinaus ist der
erfindungsgemäße Prozeß auch dazu geeignet, verbesserte pnp-Transistoren mit einer höheren Stromverstärkung
herzustellen (Fig. 11), weil die Anordnung von Emitter- 161 und Kollektorbereichen 171 die Wirkung
des parasitären Substrat-pnp-Transistors vermindert. Zur Realisierung eines solchen pnp-Transistors ist ein
zusätzlicher Maskierungsschritt, der vorteilhafterweise ebenfalls selbstjustierend ist, und eine zusätzliche
Borionenimplantation erforderlich. In einer Anordnung nach der Fig. 7, jedoch ohne das vierte Gebiet 921,
werden durch eine Borimplantation der Emitterbereich 161 und der Kollektorbereich 171 hergestellt. Durch
eine weitere Phosphorimplantation wird der Basisanschlußbereich 912 hergestellt. Diese beiden zuletzt
genannten Schritte würden in dem durch die Fig. 1 bis
10 dargestellten Prozeßablauf zwischen den Prozeßstufen der F i g. 7 und 8 eingefügt werden.
Zur Verkleinerung des Kollektorbahnwiderstandes kann wahlweise eine η+ -Kollektortiefdiffusion vorgesehen
werden. Die entsprechende Maskierung und Implantation erfolgt dann zwischen den Prozeßstufen,
die in den F i g. 4 und 5 dargestellt sind.
Der vorgeschlagene Herstellungsprozeß ist außer für
Massiv-Silizium-Substrate auch für SOS-Techniken geeignet.
Hierzu 3 Blatt Zeichnungen
Claims (11)
1. Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung mit bipolaren Transistoren,
die durch sie umgebende rahmenförmige Isolationszonen gegeneinander elektrisch isoliert
sind, bei dem auf die Oberfläche eines Substrats aus dotiertem Halbleitermaterial eines bestimmten Leitungstyps
eine erste elektrisch isolierende Schicht aufgebracht wird, in die mit Hilfe einer fotolithographischen
Technik öffnungen zumindest für Transistorbereiche eingebracht werden, worauf durch
diese öffnungen der ersten elektrisch isolierenden Schicht hindurch Material des Halbleitersubstrats
abgetragen wird, so daß unterhalb der öffnungen Ätzwannen in dem Substrat entstehen, und bei dem
in die sich unterhalb der Ätzwannen befindlichen Bereiche des Substrates Ladungsträger einer solchen
Art eingebracht werden, daß unterhalb der Ätzwannen entgegengesetzt zu dem Substrat
dotierte erste Gebiete entstehen, dadurch gekennzeichnet,
daß je Transistor zwei Ätzwannen (61, 611) für Transistorbereiche und eine
Ätzwanne (71) für den die Transistorbereiche umgebenden Isolationsrahmen ausgebildet werden, *5
daß vor der Herstellung der ersten Gebiete (9) des zum Substrat (1) entgegengesetzten Leitungstyps
über der Ätzwanne (71) für den Isolationsrahmen ersten Maskierschichten (8) aufgebracht werden,
daß diese ersten Maskierschichten (8) nach der Herstellung der ersten Gebiete (9) entfernt werden,
daß die Anordnung getempert wird, so daß die in den ersten Gebieten (9) enthaltenen Ladungsträger
weiter in das Substrat (1) hineindiffundieren, so daß zweite Gebiete (91) des zum Substrat (1) entgegengesetzten
Leitungstyps entstehen, daß eine der Ätzwannen (61) für die Transistorbereiche mit einer
zweiten Maskierschicht abgedeckt wird, daß in einem weiteren Verfahrensschritt unterhalb der
Ätzwanne (71) für den IsolationsrahTnen und der anderen Ätzwanne (611) für die Transistorbereiche
Ladungsträger eingebracht werden, so daß dritte Gebiete (72,92), die entgegengesetzt zu den zweiten
Gebieten (91) dotiert sind, entstehen, wobei das unterhalb der anderen Ätzwanne (611) für die
Iransistorbereiche angeordnete dritte Gebiet (92) als Basisbereich des bipolaren Transistors dient, daß
die zweite Maskierschicht oberhalb der einen Ätzwanne (61) für die Transistorgebiete entfernt
wird, und daß auf die Oberfläche der gesanüen Anordnung eine zweite elektrisch isolierende
Schicht (10) aufgebracht wird, daß die gesamte Anordnung getempert wird, wodurch erreicht wird,
daß die in den dritten Gebieten (72 und 92) angeordneten Ladungsträger eine größere Eindring- ss
tiefe erreichen, so daß vierte Gebiete (721, 921) entstehen, und daß sich die zweiten Gebiete (9i)
gleichzeitig so weit ausdehnen, daß sie zu einem fünften Gebiet (9Jl) zusammenwachsen, uaLi i".
einem weiteren Verfahrensschritt eine dritte maskierende
Schicht (12) aufgebracht wird, wobei diese dritte maskierende Schicht (12) nicht den Bereich
oberhalb der anderen Äi/wanne (t>11) und nicht die
diesem Bereich benachbarte Hälfte des Bereiches oberhalb der einen Ätzwanne (61) bedeckt, daß in <>s
einem weiteren Verfahrensschritt die Oberfläche der gesamten Halbleiteranordnung in einer Ionen
ätzanlage einem homogenen vertikalen Ionenstrahl ausgesetzt wird, wobei das Oxyd der zweiten
elektrisch isolierenden Schicht (10) an den schrägen Flanken der öffnungen schneller abgetragen wird
als auf den horizontalen Flächen, daß der Ätzvorgang dann beendet wird, wenn das Halbleitermaterial
an den schrägen Flanken (14) frei liegt, daß in einem weiteren Verfahrensschritt die dritte maskierende
Schicht (12) entfernt wird, daß eine vierte Maskierungsschicht aufgebracht wird, die so strukturiert
wird, daß von den frei liegenden schrägen Flanken (14) des Halbleitermaterials diejenigen
nicht bedeckt werden, in denen durch eine nachfolgende Dotierung ein entgegengesetzt zu
dem Halbleitersubstrat (1) dotierter Emitterbereich (16) und Kollektorbereich (17) ausgebildet werden,
daß die vierte Maskierungsschicht abgelöst wird und daß in einem weiteren Verfahrensschritt mit Hilfe
von üblichen foiolithographischen Verfahrenstechniken oder mit Hilfe von Abhebetechniken Leiterbahnen
(18) zur Kontaktierung des Emitter-, Basis- und Kollektorbereichs aufgebracht werden.
2. Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung mit bipolaren Transistoren,
die durch sie umgebende rahmenförmige Isolationszonen gegeneinander elektrisch isoliert
sind, bei dem auf die Oberfläche eines Substrats aus dotiertem Halbleitermaterial eines bestimmten Leitungstyps
eine erste elektrisch isolierende Schicht aufgebracht wird, in die mit Hilfe einer fotolithographischen
Technik öffnungen zumindest für Transistorbereiche eingebracht werden, worauf durch
diese öffnungen der ersten elektrisch isolierenden Schicht hindurch Material des Halbleitersubstrats
abgetragen wird, so daß unterhalb der öffnungen Ätzwannen in dem Substrat entstehen, und bei dem
in die sich unterhalb der Ätzwannen befindlichen Bereiche des Substrats Ladungsträger einer solchen
Art eingebracht werden, daß unterhalb der Ätzwannen entgegengesetzt zu dem Substrat dotierte erste
Gebiete entstehen, dadurch gekennzeichnet, daß je Transistor zwei Äizwannen (61, 611) für Transistorbereiche
und eine Ätzwanne (71) für den die Transistorbeieiche umgebenden Isolationsrahmen
ausgebildet werden, daß vor der Herstellung der ersten Gebiete (9) des zum Substrat (1) entgegengesetzten
Leitungstyps über der Ätzwanne (71) für den Isolationsrahnien erste Maskierschichten (8) aufgebracht
werden, daß diese ersten Maskierschichten (8) nach der Herstellung der ersten Gebiete (9)
entfernt werden, daß die Anordnung getempert wird, so daß die in den ersten Gebieten (9)
enthaltenen Ladungsträger weiter in das Substrat (1) hineindiffundieren, so daß zweite Gebiete (91) des
zum Substrat (1) entgegengesetzten Leitungstyps entstehen, daß eine der Ätzwannen (61) für die
Transistorbereiche mit einer zweiten Maskierschicht abgedeckt wird, daß in einem weiteren Verfahrensschritt
in dritte Gebiete (72) unterhalb der Ätzwanne (71) für den Isolationsrahmen Ladungsträger eingebracht
werden, so daß di°se dritten Gebiete (72) entgegengesetzt zu den zweiten Gebieten (91)
dotiert sind, daß die zweite Maskierschicht oberhalb der einen Ätzwanne (61) für die Transistorbereiche
entfernt wird, und daß auf die Oberfläche der gesamten Anordnung eine zweite elektrisch isolie
rencle Schicht (10) aufgebracht wird, daß die gesamte
Anordnung getempert wird, wodurch erreicht wird, daß die in den dritten Gebieten (72) angeordneten
Ladungsträger eine größere Eindringtiefe erreichen, so daß vierte Gebiete (721) entstehen, und daß sich
die zweiten Gebiete (91) gleichzeitig so weit ausdehnen, daß sie zu einem fünften Gebiet (911)
zusammenwachsen, daß in einem weiteren Verfahrensschritt
eine dritte maskierende Schicht (12) aufgebracht wird, wobei diese dritte maskierende
Schicht nicht den Bereich oberhalb der anderen Ätzwanne (611) für die Transistorbereiche und nicht
die diesem Bereich benachbarte eine Hälf'e des Bereiches oberhalb der einen Ätzwanne (61) für die
Transistorbereiche bedeckt, daß in einem weiteren Verfahrensschritt die Oberfläche der gesamten
Halbleiteranordnung in einer Ionenätzanlage einem homogenen vertikalen Ionenstrahl ausgesetzt wird,
wobei das Oxyd der zweiten elektrisch isolierenden Schicht (10) an den schrägen Flanken der öffnungen
schneller abgetragen wird als auf den horizontalen Flächen, daß der Ätzvorgang dann beendet wird,
wenn das Halbleitermaterial an den schrägen Flanken (14) frei liegt, daß in einem weiteren
Verfahrensschritt die dritte maskierende Schicht (12) entfernt wird, daß eine vierte Maskierungsschicht aufgebracht wird, die so strukturiert wird,
daß von den frei liegenden Flanken (14) zunächst diejenigen nicht bedeckt werden, in denen durch
eine nachfcVende Dotierung ein entgegengesetzt zu dem fünften Gebiet (9M) dotierter
Emitterbereich (161) und Kollektorbereich (171)
ausgebildet werden, daß die vierte Maskierungsschicht abgelöst wird, daß in einem zusätzlichen
Maskierungsschicht von den frei liegenden Flanken (14) nur diejenige nicht bedeckt wird, die nachfolgend
mit Ladungsträgern des gleichen Leitungstyps wie die Ladungsträger in dem fünften Gebiet (911)
dotiert wird, wodurch ein Basisanschluß (912) entsteht, und daß in einem weiteren Verfahrensschritt von üblichen fotolithographischen Verfahrenstechniken
oder mit Hilfe von Abhebetechniken Leiterbahnen (18) zur Kontaktierung des Emitter-,
Basis- und Kollektorbereichs aufgebracht werden.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß als Substrat (1) ein Siliziumsubstrat
verwendet wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß als erste elektrisch isolierende Schicht
(2) eine thermisch oxidierte SiO2-Schicht aufgebracht wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß eine etwa 1,2 μιη dicke erste elektrisch
isolierende Schicht (2) aufgebracht wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß als Maskierschichten
Fotolackschichten oder Aluminiumschichten verwendet werden.
7. Verfahren nach einem der Ansprüche I bis 6, dadurch gekennzeichnet, daß als zweite elektrisch
isolierende Schicht (10) eine durch thermische Oxidation erzeugte, etwa 0,8 μιτι dicke Schicht
verwendet wird.
8. Verfahren nach einem der Ansprüche I bis 7, dadurch gekennzeichnet, daß die verschiedenen
Temperungen so erfolgen, daü die fünften Gebiete (911) etwa 4 μιη von der Oberfläche der Ätzwannen
(61 bzw. 611) aus gesehen in das Substrat (1) <ν>
hineinreichen, daß die vierten Gebiete (721, 921) von
dieser Oberfläche aus gesehen etwa I1J μιη in das
Substrat (1) hineinreichen und daß die Emitterbereiche (16) bzw. die Kollektorbereiche (17) von den
Flanken (14) aus gesehen etwa 0,8 μπι tief in das Substrat (1) hineinreichen.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dt3 das Einbringen von
Ladungsträgern in die dritten Gebiete (72,92), in die ersten Gebiete (9), in die Emitterbereiche (16) und in
die Kollektorbereiche (17) mit Hilfe der Ionenimplantation erfolgt.
10. Verfahren nach Anspruch 2, dadurch gekennzeichnet,
daß der Emitterbereich (161), der Kollektorbereich (171) und der Basisanschluß (912) durch
Ionenimplantation hergestellt werden, und daß diese Bereiche von den Flanken (14) aus gesehen etwa
0,8 μπι tief in das Substrat (1) hineinreichen.
11. Verfahren nach Anspruch 8 oder 9, dadurch
gekennzeichnet, daß für die Ionenimplantation als Akzeptoren Boriunen und als Donatoren Phosphorionen
verwendet werden.
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2529598A DE2529598C3 (de) | 1975-07-02 | 1975-07-02 | Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung mit bipolaren Transistoren |
GB26455/76A GB1510276A (en) | 1975-07-02 | 1976-06-25 | Production of bipolar integrated circuits |
IT24705/76A IT1081215B (it) | 1975-07-02 | 1976-06-25 | Circuito integrato bipolare e procedimento per fabbricarlo |
FR7619768A FR2316729A1 (fr) | 1975-07-02 | 1976-06-29 | Circuit integre bipolaire |
BE168497A BE843622A (fr) | 1975-07-02 | 1976-06-30 | Circuit integre bipolaire |
NL7607285A NL7607285A (nl) | 1975-07-02 | 1976-07-01 | Werkwijze voor het vervaardigen van een bipo- laire geintegreerde schakeling, en volgens deze werkwijze vervaardigde, bipolaire gein- tegreerde schakeling. |
JP51078814A JPS528784A (en) | 1975-07-02 | 1976-07-02 | Method of producing bipolar ic |
US05/702,062 US4047975A (en) | 1975-07-02 | 1976-07-02 | Process for the production of a bipolar integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2529598A DE2529598C3 (de) | 1975-07-02 | 1975-07-02 | Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung mit bipolaren Transistoren |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2529598A1 DE2529598A1 (de) | 1977-01-13 |
DE2529598B2 DE2529598B2 (de) | 1977-09-29 |
DE2529598C3 true DE2529598C3 (de) | 1978-05-24 |
Family
ID=5950525
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2529598A Expired DE2529598C3 (de) | 1975-07-02 | 1975-07-02 | Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung mit bipolaren Transistoren |
Country Status (8)
Country | Link |
---|---|
US (1) | US4047975A (de) |
JP (1) | JPS528784A (de) |
BE (1) | BE843622A (de) |
DE (1) | DE2529598C3 (de) |
FR (1) | FR2316729A1 (de) |
GB (1) | GB1510276A (de) |
IT (1) | IT1081215B (de) |
NL (1) | NL7607285A (de) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4168213A (en) * | 1976-04-29 | 1979-09-18 | U.S. Philips Corporation | Field emission device and method of forming same |
CA1090006A (en) * | 1976-12-27 | 1980-11-18 | Wolfgang M. Feist | Semiconductor structures and methods for manufacturing such structures |
US4111720A (en) * | 1977-03-31 | 1978-09-05 | International Business Machines Corporation | Method for forming a non-epitaxial bipolar integrated circuit |
US4144098A (en) * | 1977-04-28 | 1979-03-13 | Hughes Aircraft Company | P+ Buried layer for I2 L isolation by ion implantation |
US4099987A (en) * | 1977-07-25 | 1978-07-11 | International Business Machines Corporation | Fabricating integrated circuits incorporating high-performance bipolar transistors |
US4116720A (en) * | 1977-12-27 | 1978-09-26 | Burroughs Corporation | Method of making a V-MOS field effect transistor for a dynamic memory cell having improved capacitance |
US4330932A (en) * | 1978-07-20 | 1982-05-25 | The United States Of America As Represented By The Secretary Of The Navy | Process for preparing isolated junctions in thin-film semiconductors utilizing shadow masked deposition to form graded-side mesas |
US4206005A (en) * | 1978-11-27 | 1980-06-03 | Xerox Corporation | Method of making split gate LSI VMOSFET |
US4326332A (en) * | 1980-07-28 | 1982-04-27 | International Business Machines Corp. | Method of making a high density V-MOS memory array |
US4415371A (en) * | 1980-12-29 | 1983-11-15 | Rockwell International Corporation | Method of making sub-micron dimensioned NPN lateral transistor |
US4485551A (en) * | 1981-03-02 | 1984-12-04 | Rockwell International Corporation | NPN Type lateral transistor separated from substrate by O.D.E. for minimal interference therefrom and method for producing same |
US4397079A (en) * | 1981-03-30 | 1983-08-09 | International Business Machines Corp. | Process for improving the yield of integrated devices including Schottky barrier diodes |
US4743565A (en) * | 1981-03-30 | 1988-05-10 | International Business Machines Corporation | Lateral device structures using self-aligned fabrication techniques |
US4688073A (en) * | 1981-03-30 | 1987-08-18 | Goth George R | Lateral device structures using self-aligned fabrication techniques |
US4508579A (en) * | 1981-03-30 | 1985-04-02 | International Business Machines Corporation | Lateral device structures using self-aligned fabrication techniques |
JPH0669101B2 (ja) * | 1983-08-25 | 1994-08-31 | 松下電子工業株式会社 | 半導体装置の製造方法 |
US5289024A (en) * | 1990-08-07 | 1994-02-22 | National Semiconductor Corporation | Bipolar transistor with diffusion compensation |
US5998266A (en) * | 1996-12-19 | 1999-12-07 | Magepower Semiconductor Corp. | Method of forming a semiconductor structure having laterally merged body layer |
US7199055B2 (en) * | 2003-03-03 | 2007-04-03 | Cypress Semiconductor Corp. | Magnetic memory cell junction and method for forming a magnetic memory cell junction |
KR100604527B1 (ko) * | 2003-12-31 | 2006-07-24 | 동부일렉트로닉스 주식회사 | 바이폴라 트랜지스터 제조방법 |
JP4906267B2 (ja) * | 2005-03-31 | 2012-03-28 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
US7687887B1 (en) * | 2006-12-01 | 2010-03-30 | National Semiconductor Corporation | Method of forming a self-aligned bipolar transistor structure using a selectively grown emitter |
CN111926389B (zh) * | 2020-08-05 | 2021-09-14 | 吉林大学 | 利用分子共混生长的双极性有机单晶、制备方法及其应用 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3472751A (en) * | 1965-06-16 | 1969-10-14 | Ion Physics Corp | Method and apparatus for forming deposits on a substrate by cathode sputtering using a focussed ion beam |
GB1332932A (en) * | 1970-01-15 | 1973-10-10 | Mullard Ltd | Methods of manufacturing a semiconductor device |
US3657542A (en) * | 1970-05-04 | 1972-04-18 | Atomic Energy Commission | Production of beams of excited energetic neutral particles |
US3675313A (en) * | 1970-10-01 | 1972-07-11 | Westinghouse Electric Corp | Process for producing self aligned gate field effect transistor |
US3823352A (en) * | 1972-12-13 | 1974-07-09 | Bell Telephone Labor Inc | Field effect transistor structures and methods |
US3950233A (en) * | 1973-07-30 | 1976-04-13 | Signetics Corporation | Method for fabricating a semiconductor structure |
US3884788A (en) * | 1973-08-30 | 1975-05-20 | Honeywell Inc | Substrate preparation for liquid phase epitaxy of mercury cadmium telluride |
GB1444173A (en) * | 1973-09-07 | 1976-07-28 | Flour Milling Baking Research | Treatment of grain |
US3920482A (en) * | 1974-03-13 | 1975-11-18 | Signetics Corp | Method for forming a semiconductor structure having islands isolated by adjacent moats |
US3966514A (en) * | 1975-06-30 | 1976-06-29 | Ibm Corporation | Method for forming dielectric isolation combining dielectric deposition and thermal oxidation |
-
1975
- 1975-07-02 DE DE2529598A patent/DE2529598C3/de not_active Expired
-
1976
- 1976-06-25 GB GB26455/76A patent/GB1510276A/en not_active Expired
- 1976-06-25 IT IT24705/76A patent/IT1081215B/it active
- 1976-06-29 FR FR7619768A patent/FR2316729A1/fr active Granted
- 1976-06-30 BE BE168497A patent/BE843622A/xx unknown
- 1976-07-01 NL NL7607285A patent/NL7607285A/xx not_active Application Discontinuation
- 1976-07-02 US US05/702,062 patent/US4047975A/en not_active Expired - Lifetime
- 1976-07-02 JP JP51078814A patent/JPS528784A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
NL7607285A (nl) | 1977-01-04 |
BE843622A (fr) | 1976-10-18 |
DE2529598A1 (de) | 1977-01-13 |
US4047975A (en) | 1977-09-13 |
DE2529598B2 (de) | 1977-09-29 |
JPS528784A (en) | 1977-01-22 |
GB1510276A (en) | 1978-05-10 |
FR2316729A1 (fr) | 1977-01-28 |
IT1081215B (it) | 1985-05-16 |
FR2316729B1 (de) | 1979-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2529598C3 (de) | Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung mit bipolaren Transistoren | |
DE2410786C3 (de) | Verfahren zur Herstellung einer integrierten Halbleiteranordnung | |
DE3105118C2 (de) | Verfahren zur Herstellung einer integrierten Schaltung mit komplementären bipolaren Transistoren und komplementären Isolierschicht-Gate-Feldeffekttransistoren auf einem gemeinsamen Substrat | |
EP0032999B1 (de) | Verfahren zum Herstellen einer bipolaren, vertikalen Transistorstruktur | |
EP0036634B1 (de) | Verfahren zur Herstellung einer bipolaren Transistorstruktur | |
DE3889245T2 (de) | Integrierter und kontrollierter Leistungs-MOSFET. | |
EP0071665B1 (de) | Verfahren zum Herstellen einer monolithisch integrierten Festkörperschaltung mit mindestens einem bipolaren Planartransistor | |
DE2612667A1 (de) | Verfahren zur herstellung dielektrisch isolierter halbleiterbereiche | |
DE1944793C3 (de) | Verfahren zur Herstellung einer integrierten Halbleiteranordnung | |
DE2253702B2 (de) | Verfahren zur Herstellung eines Halbleiterbauelementes | |
DE3334337A1 (de) | Verfahren zur herstellung einer integrierten halbleitereinrichtung | |
DE1564547B2 (de) | Integrierte, monolithische Halbleiterschaltung und Verfahren zu ihrer Herstellung | |
DE2749607C3 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
DE2449012C2 (de) | Verfahren zur Herstellung von dielektrisch isolierten Halbleiterbereichen | |
DE2633714C2 (de) | Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung | |
DE2420239A1 (de) | Verfahren zur herstellung doppelt diffundierter lateraler transistoren | |
DE3223230A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
DE69016840T2 (de) | Verfahren zur Herstellung eines lateralen Bipolartransistors. | |
DE2351985A1 (de) | Planardiffusionsverfahren zum herstellen einer monolithisch integrierten festkoerperschaltung | |
DE2133976B2 (de) | Monolithisch integrierte Halbleiteranordnung | |
DE2155816A1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, und durch dieses Verfahren hergestellte Halbleiteranordnung | |
DE2219696C3 (de) | Verfarhen zum Herstellen einer monolithisch integrierten Halbleiteranordnung | |
EP0270703B1 (de) | Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor | |
EP0003330A1 (de) | Verfahren zum Herstellen von hochintegrierten Halbleiteranordnungen mit aneinandergrenzenden, hochdotierten Halbleiterzonen entgegengesetzten Leitungstyps | |
DE2600375C3 (de) | Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
EHJ | Ceased/non-payment of the annual fee |