DE1564547B2 - Integrierte, monolithische Halbleiterschaltung und Verfahren zu ihrer Herstellung - Google Patents

Integrierte, monolithische Halbleiterschaltung und Verfahren zu ihrer Herstellung

Info

Publication number
DE1564547B2
DE1564547B2 DE1564547A DER0044690A DE1564547B2 DE 1564547 B2 DE1564547 B2 DE 1564547B2 DE 1564547 A DE1564547 A DE 1564547A DE R0044690 A DER0044690 A DE R0044690A DE 1564547 B2 DE1564547 B2 DE 1564547B2
Authority
DE
Germany
Prior art keywords
zone
layer
conductivity type
substrate
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1564547A
Other languages
English (en)
Other versions
DE1564547A1 (de
Inventor
Haig Fords N.J. Goshgarian (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE1564547A1 publication Critical patent/DE1564547A1/de
Publication of DE1564547B2 publication Critical patent/DE1564547B2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/8605—Resistors with PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/049—Equivalence and options
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

45
Die Erfindung betrifft eine integrierte, monolithische Halbleiterschaltung, bei der in einer über einem Halbleitersubstrat eines ersten Leitungstyps liegenden ersten Zone eines zweiten, entgegengesetzten Leitungstyps mit einem an das Substrat angrenzenden, mindestens an einer Stelle an die Oberfläche tretenden Bereich wesentlich erhöhter Dotierung eine zweite Zone vom ersten Leitungstyp als ohmsche Widerstandszone mit zwei Kontakten ausgebildet ist, und eine die erste Zone von der Oberfläche bis zum Substrat durchdringende, stark dotierte Isolationszone vom ersten Leitungstyp die Widerstandszone im Abstand seitlich umgibt.
Derartige Schaltungen können außer dem genannten ohmschen Widerstand aktive Schaltungskomponenten wie Transistoren und Dioden sowie passive Schaltungskomponenten wie Kondensatoren und Widerstände enthalten. Beispielsweise wird ein in solchen Schaltungen häufig verwendeter Widerstandstyp in der Weise hergestellt, daß Dotierungsstoffe, die den einen Leitungstyp hervorrufen, in einen Teil eines einkristallinen Halbleiterkörpers des anderen Lei
tungstyps eindiffundiert werden.
Monolithische Halbleiter-Mikroschaltungen werden gewöhnlich in einen Halbleiterkörper mit einer verhältnismäßig dicken Substratschicht des einen Leitungstyps, die lediglich als Unterlage oder Träger dient, eingebaut. Dabei werden die Schaltungskomponenten teilweise in einer überlagernden Schicht des anderen Leitungstyps gewöhnlich in der Weise gebildet, daß man entsprechende Dotierungsstoffe eindiffundiert, um denjenigen Leitungstyp herzustellen, der für die Bildung von pn-Übergängen sowie p- und n-Gebieten erforderlich ist, so daß die gewünschten Bauelemente wie Transistoren oder Dioden, Widerstände oder Kondensatoren entstehen.
Eines der Hauptprobleme bei der Herstellung derartiger Schaltungen besteht darin, eine unerwünschte Wechselwirkung zwischen den verschiedenen Schaltungskomponenten ganz oder zumindest weitgehend zu verhindern. In diesem Zusammenhang ist es bekannt (USA.-Patentschrift 3 117 260), einzelne Schaltungskomponenten beispielsweise dadurch voneinander zu isolieren, daß man Isolationszonen oder -gebiete einbaut, deren Leitungstyp dem der überlagernden Schicht entgegengesetzt ist, so daß zwischen diesen Gebieten und der Schicht pn-Übergänge gebildet werden, die eine Übertragung von ungewollten Strömen zwischen verschiedenen.Teilen der Schaltung durch die Halbleiterschicht oder das Substrat verhindern. Wenn jedoch Teile der Schaltungskomponenten den. gleichen Leitungstyp haben wie das Isolationsgebiet, ergibt sich ein parasitärer pnp- oder npn-Transistoreffekt, auf Grund dessen parasitäre Ströme auftreten, wodurch die Arbeitsweise der Schaltung beeinträchtigt wird (»Electronics« vom 5. Juli 1963, Seiten 32 bis 36). In dieser Literaturstelle ist ein durch eine p-leitende Zone gebildeter Widerstand beschrieben, der in eine η-leitende Isolationszone eingebettet ist, die wiederum in dem p-leitenden Substrat ausgebildet ist. Damit sich der durch diese pnp-Folge gebildete Transistor möglichst wenig störend auswirkt, soll man - da das Substrat normalerweise auf dem niedrigsten Schaltungspotential liegt - der n-leitenden Isolierschicht das höchste Schaltungspotential zuführen. Dies erfordert jedoch einen zusätzlichen Kontakt mit einer zusätzlichen Spannungszuführung, welche die integrierte Schaltung kompliziert.
Der Erfindung liegt die Aufgabe zugrunde, einen monolithischen Halbleiter-Mikroschaltungsbaustein der eingangs genannten, aus »Electronics« vom 15. März 1963, Seiten 68 bis 74, bekannten Art mit Isolationsgebieten von solcher Ausbildung zu schaffen, daß unerwünschte parasitäre Transistoreffekte bei dem vorgesehenen ohmschen Widerstand verhindert oder minimalisiert werden.
Diese Aufgabe wird bei einer integrierten, monolithischen Halbleiterschaltung, bei der in einer über einem Halbleitersubstrat eines ersten Leitungstyps liegenden ersten Zone eines zweiten, entgegengesetzten Leitungstyps mit einem an das Substrat angrenzenden, mindestens an einer Stelle an die Oberfläche tretenden Bereich wesentlich erhöhter Dotierung eine zweite Zone vom ersten Leitungstyp als ohmsche Wi-, derstandszone mit zwei Kontakten ausgebildet ist, und eine die erste Zone von der Oberfläche bis zum Substrat durchdringende Isolationszone vom ersten Leitungstyp die Widerstandszone im Abstand seitlich umgibt, erfindungsgemäß dadurch gelöst, daß zur Unterdrückung parasitärer Transistoreffekte der an die
Oberfläche tretende Teil des stark dotierten Bereichs der ersten Zone die Isolationszone berührt und den an die Widerstandszone angrenzenden, schwächer dotierten Bereich der ersten Zone vollständig umgibt.
Aus der belgischen Patentschrift 661 403 ist ein im Substrat einer integrierten Schaltung ausgebildeter Transistor bekannt, der gegen die anderen Schaltungselemente der integrierten Schaltung durch eine ihn umgebende stark dotierte Isolationszone isoliert ist. Innerhalb der Isolationszone ist eine ebenfalls stark dotierte Verbindungszone vorgesehen, welche den auf der Oberfläche des Halbleiterkristalls befindlichen Kollektorkontakt mit einem stark dotierten Teil der Kollektorzone verbindet, der sich unmittelbar auf dem Substrat befindet und anders von außen nicht zugänglich ist. Diese Verbindungszone, die der Stromzuführung zur Kollektorzone dient, weist einen an die Oberfläche tretenden, den Transistor vollständig umgebenden Teil auf, der im Unterschied zu den bei der Halbleiterschaltung nach der Erfindung vor-' gesehenen, an die Isolationszone angrenzenden stark dotierten Randbereich der ersten Zone die Isolationszone jedoch nicht berührt.
Es zeigt
Fig. 1 einen Grundriß eines Teils einer integrierten Schaltung gemäß einer Ausführungsform der Erfindung,
Fig.2 einen Schnitt entlang der Linie H-II in Fig. 1,
Fig. 3a bis 3g der Fig.2 ähnliche Schnitte, die aufeinanderfolgende Verfahrensschritte bei der Herstellung der Anordnung nach Fig. 1 und 2 veranschaulichen,
Fig. 4 einen Grundriß der Anordnung in dem in Fig. 3e veranschaulichten Verfahrensstadium, jedoch mit entfernten Maskierungsschichten, und
F i g. 5 einen Grundriß der Anordnung in einem Verfahrensstadium zwischen den in Fig. 3f und 3g veranschaulichten Schritten.
Fig. 1 und 2 zeigen einen Teil einer integrierten monolithischen Halbleiterschaltung mit einer Schaltungskomponente in Form eines diffundierten Widerstandes, der mit verschiedenen anderen Schaltungskomponenten wie Transistoren, Dioden, Kondensatoren und anderen Widerständen zusammengeschal- +5 tet sein kann. Der gezeigte Schaltungsteil besteht aus einem zusammengesetzten Halbleiterkörper mit einem p-leitenden Halbleitersubstrat 2, auf dem verschiedene Komponenten der Schaltung ausgebildet sind. Für die Bildung eines auf dem Substrat 2 vorzusehenden Transistor oder anderweitigen Bauelementes ist angrenzend an das Substrat 2 eine η+-leitende Halbleiterschicht 4 angebracht. Angrenzend an die Schicht 4 ist eine η-leitende Halbleiterschicht 6 vorgesehen. Innerhalb der η-leitenden Schicht 6 befindet sich eine p-leitende Zone 8, die in diesem Falle einen ohmschen Widerstand darstellt. An den Enden der freiliegenden Fläche der Zone 8 werden metallische Anschlußkontakte 28 (Fig. 3g) angebracht, und die geamte freiliegende Fläche der Anordnung mit Ausnähme der Stellen, wo sich die Widerstandsanschlüsse befinden, wird mit einer Isolierschicht 26 (Fig. 3g) überzogen.
Der Widerstand 8 ist von der übrigen Schaltung durch eine p-leitende Isolationszone 10 isoliert, welehe die Zone 8 umgibt und bis in das p-leitende Substrat 2 hineinreicht. Obwohl diese Isolationsanordnung bequem ist und sich wirtschaftlich herstellen läßt, hat sie offensichtliche Nachteile. Und zwar ergibt sich bei dieser Anordnung ein parasitärer Transistor, der das Auftreten von unerwünschten parasitären Strömen zur Folge hat. Dieser parasitäre Transistor wird durch die p-leitende Widerstandszone 8, die n-leitende Schicht 6 und die diese Schicht umgebende p-leitende Isolationszone 10 gebildet. Dieser Transistor, der eine verhältnismäßig große Stromverstärkung β haben kann, beeinträchtigt die Arbeitsweise der Schaltung oft erheblich.
Um dies zu vermeiden, wird in die Schicht 6 angrenzend an die Isolationszone 10 ein Bereich 12 verhältnismäßig niedrigen spezifischen Widerstandes so eingebaut, daß er die ohmsche Widerstandszone 8 umgibt und die η-leitende Zone 6 einfaßt. Der Bereich 12 befindet sich zwischen der Widerstandszone 8 und der Isolationszone 10. Bei der gezeigten Ausführungsform ist der zusätzliche Bereich 12 n+-leitend. Er hat auf jeden Fall denselben Leitungstyp wie die Zone 6, so daß bei η-leitender Widerstandszone 8 und p-leitender Zone 6 der zusätzliche Bereich 12 p+-leitend ist.
Der parasitäre Transistor wird nunmehr durch die p-leitende Widerstandszone 8, die n-leitende Schicht 6, den n+-leitenden Bereich 12 und die p-leitende Isolationszone 10 gebildet. Der n+-leitende Bereich 12 in der Basis dieses parasitären Transistors verschlechtert die Emitterwirkung und verringert den Stromverstärkungsfaktor β des parasitären Transistors auf Werte, die ohne weiteres in Kauf genommen werden können.
Die Isolation der Widerstandszone 8 wird durch die n+-Ieitende Schicht 4, welche die Widerstandszone 8 vom p-leitenden Substrat 2 trennt, vervollständigt. Ohne die n+-leitende Schicht 4 wäre ein zweiter parasitärer pnp-Transistor mit den Zonen 8, 6 und 2 vorhanden, der den Betrieb der Schaltung ebenfalls beeinträchtigen könnte. Durch die Schicht 4 wird jedoch dieser parasitäre Transistor in einen pnn+p-Transistor umgewandelt. Dieser Transistor hat auf das Arbeiten der Schaltung keinen großen Einfluß, da die n+- Schicht 4 den Basiswiderstand verkleinert, so daß die Emitterwirkung des pnp-Transistors verschlechtert und dadurch der Stromverstärkungsfaktor dieses Transistors klein gehalten wird.
Falls angängig, kann die Scheibe oder das Substrat nach F i g. 1 und 2 auch η-leitend sein. Die Isolationszone 10 sollte in diesem Falle vollständig durch die Scheibe hindurchreichen, um die Widerstandszone 8 und die diese umgebende Zone 6 gänzlich zu isolieren. Die Schicht 4 kann dann nur in denjenigen Gebieten der Scheibe ausgebildet sein, wo sie erforderlich ist. Der Randbereich 12 sollte ebenfalls ganz durch die Scheibe hindurchreichen, um zwischen der Zone 10 und der die Widerstandszone 8 umgebende n-Ieitende Zone 6 vollständig vorhanden zu sein.
Die in Fig. 1 und 2 gezeigte Anordnung kann wie folgt hergestellt werden:
Monolithische Silizium-Schaltungsbausteine enthalten im allgemeinen ein einkristallines Siliziumsubstrat, das als Systemträger oder Unterlage für die Schaltung dient, jedoch im. Betrieb der Schaltung keinef unktionelle Rollez.u spielen braucht. Im vorliegenden Falle ist das Substrat 2 (Fig. 3a) eine einkristalline p-Siliziumscheibe mit einer Dicke von 0,203 mm. Der spezifische Widerstand beträgt 50 Ohm · cm, und als Dotierstoff dient Bor. Die Dicke der Scheibe ist nicht kritisch; sie muß jedoch so groß
sein, daß die Scheibe bei der Handhabung nicht gleich zerbricht. Im Hinblick auf die Kosten sollte die Scheibe nicht unnötig dick sein.
Auf dem p-leitenden Substrat 2 läßt man eine n + Ieitende Schicht 4 aufwachsen (Fig. 3 b), deren Dicke 2 bis (S μΐη und deren spezifischer Widerstand ungefähr 0,02 Ohm ■ cm betragen kann. Geeignete Dotierstoffe für diese Schicht sind Antimon und Arsen. Die n+-Schicht bildet jeweils Teile von Schaltungskomponenten und erniedrigt außerdem die Kollektor-Emitterspannung (Vce) etwaiger in anderen Teilen der Schaltung vorhandener npn-Transistoren.
Als nächstes läßt man auf die n + -Schicht 4 eine n-Ieitende Schicht 6 aus Silizium epitaktisch aufwachsen (Fig. 3c). Diese Schicht kann 6 bis 18 μίτι dick sein und einen spezifischen Widerstand von 20 bis 30 Ohm · cm haben. Diese Schicht dient als Isolation für die p-leitende Widerstandszone 8 sowie als Kollektor für einen etwaigen in anderen Teilen der Schaltung vorhandenen npn-Transistor.
Um die p-leitende Isolationszone 10 herzustellen, wird mit Hilfe des Photomaskier- oder Photoabdeckverfahrens ein bestimmter Oberflächenbereich gebildet, auf den der entsprechende Dotierungsstoff in Form eines Streifens zum Eindiffundieren aufgebracht wird. Als erstes wird dabei nach irgendeinem üblichen Verfahren auf die gesamte freie Oberfläche der n-Schicht 6 ein Belag aus Siliziumdioxid 14 aufgebracht (Fig. 3d). Auf die Oxidschicht 14 wird eine Schicht 16 eines lichtempfindlichen Ätzschutzmittels aufgebracht. Diese Schicht wird in üblicher Weise unter Verwendung einer transparenten Schablone oder Vorlage belichtet und anschließend entwickelt, um den unbelichteten Teil des Ätzschutzmittels wegzuwaschen, so daß zunächst Öffnungen 17 entstehen, auf deren Boden die Oxidschicht 14 noch vorhanden ist. Das Oxid am Boden der Öffnungen 17 wird sodann mit Fluorwasserstoffsäure weggeätzt, so daß die Oberfläche der Schicht 6 freigelegt wird. Anschließend wird eine Borverbindung wie BBr3 aufgedampft, so daß Streifen 18 entstehen, wie in Fig. 3d und 4 gezeigt. .
Als nächstes wird in Vorbereitung für die Bildung der n+-Isolationsbereiche 12 ein n-Dotierungsstoff in Form eines Streifens 24 aufgebracht. Zu diesem Zweck werden die Schicht 14 aus Siliziumoxid und Ätzschutzschicht 16 entfernt und auf die Oberfläche der n-Schicht 6 ein neuer Belag 20 (F i g. 3 e) aus Siliziumdioxid und darauf eine Schicht 22 aus lichtempfindlichem Ätzschutzmittel aufgebracht. Mit Hilfe der gleichen Verfahrensweise, wie sie für die Herstellung der Öffnungen 17 verwendet wurde, werden jetzt neue Öffnungen 23 gebildet, die bis hinunter zur Oberfläche der Schicht 6 reichen. Auf den Boden dei Öffnungen 23 wird n-Dotierungsstoff in Form eines Streifens 24 aufgebracht, woraufhin der Oxidbelag 20 und der Ätzschutzbelag 22 wieder entfernt werden. Für den n-Dotierungsstoff kann man beispielsweise POCI1 verwenden. Es können der Streifen 18 eine Breite von 0,0127 mm und der Streifen 24 eine Breite von 0,0076 mm haben, obwohl diese Abmessungen ίο nicht kritisch sind.
Wie in Fig. 4 gezeigt, sind die Streifen 18 und 24 rechtwinklig, also in Form von Rechteckrahmen ausgebildet und konzentrisch so angeordnet, daß der Streifen 24 einen Bereich der Oberfläche der Schicht 6 einfaßt.
Die Anordnung wird nunmehr in einen Diffusionsofen eingebracht, wo die Dotierungsstoffe der Streifen 18 und 24 mindestens ungefähr 16 Stunden lang bei einer Temperatur von 1165° C in den Siliziumkörper eindiffundiert werden. Dadurch werden die p-leitende Isolationszone 10 und der η+-Bereich 12 gebildet. Da der Dotierungsstoff sowohl in vertikaler Richtung als auch etwas seitwärts diffundiert, werden die Streifen 18 und 24 im Verlaufe des Diffusionsvorganges breiter. Auch die n*-Schicht 4 dehnt sich in ihrer Breite aus.
Schließlich wird die ohmsche Widerstandszone 8 hergestellt, indem unter Verwendung von Siliziumdioxid und lichtempfindlichem Ätzschutzmittel in der oben beschriebenen Weise eine Öffnung von bestimmter Flächenform gebildet und eine Borverbindung, beispielsweise Bornitrid, in Form eines Streifens von der in Fig. 5 für die Oberseite der Widerstandszone 8 gezeigten Gestalt aufgebracht wird. Das Bor wird 3 bis 4 Stunden lang bei 1100° C in den Siliziumkörper eindiffundiert.
Am Ende der Diffusionsvorgänge ist die Widerstandszone 8 vollständig ausgebildet und sind die Isolationszone 10 und der Bereich 12 in ihrer Tiefe und Breite erweitert, so daß sie ineinander übergehen oder aneinanderstoßen, wie in F i g. 3 g gezeigt. Der Widerstand kann an andere (nicht gezeigte) Teile der Schaltung angeschlossen werden, indem man auf die Scheibenfläche eine Oxidschicht 26 aufbringt und anschließend metallische Anschlußkontakte 28 anbringt, die über der Oxidschicht zu den betreffenden anderen Schaltungskomponenten führen.
Obwohl die n+-Schicht 4 hier als eine vollständige,
epitaktisch auf dem Substrat 2 aufgewachsene Schicht
beschrieben und gezeigt ist, kann sie statt dessen auch aus einer in das Substrat 2 eindiffundierten »Tasche« bestehen.
Hierzu 4 Blatt Zeichnungen

Claims (2)

Patentansprüche:
1. Integrierte, monolithische Halbleiterschaltung, bei der in einer über einem Halbleitersubstrat eines ersten Leitungstyps liegenden ersten Zone eines zweiten, entgegengesetzten Leitungstyps mit einem an das Substrat angrenzenden, mindestens an einer Stelle an die Oberfläche tretenden Bereich wesentlich erhöhter Dotierung eine zweite Zone vom ersten Leitungstyp als ohmsche Widerstandszone mit zwei metallischen Anschlußkontakten ausgebildet ist, und eine die erste Zone von der Oberfläche bis zum Substrat durchdringende stark dotierte Isolationszone vom er- *5 sten Leitungstyp die Widerstandszone im Abstand seitlich umgibt, dadurch gekennzeichnet, daß zur Unterdrückung parasitärer Transistoreffekte der an die Oberfläche tretende Teil (12) des stark dotierten Bereichs (4, 12) der ersten Zone *° (4, 6,12) die Isolationszone (10) berührt und den an die Widerstandszone (8) angrenzenden, schwächer dotierten Bereich (6) der ersten Zone (4, 6, 12) vollständig umgibt.
2. Verfahren zur Herstellung einer Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß zur Ausbildung des an das Substrat (2) angrenzenden Teils (4) des stark dotierten Bereichs (4,12) der ersten Zone (4, 6, 12) auf dem Halbleitersubstrat (2) eine stark dotierte Halbleiterschicht des zweiten Leitungstyps epitaktisch abgeschieden wird, daß auf dieser Schicht eine weitere Schicht des gleichen Leitungstyps, aber schwächerer Dotierung epitaktisch abgeschieden wird und daß in dieser Schicht die Isolationszone (10), der an die Oberfläche tretende Teil (12) des stark dotierten Bereichs (4, 12) der ersten Zone (4, 6,12) und die Widerstandszone (8) durch Eindiffundieren entsprechender Dotierungsstoffe ausgebildet werden.
DE1564547A 1965-12-02 1966-11-30 Integrierte, monolithische Halbleiterschaltung und Verfahren zu ihrer Herstellung Granted DE1564547B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US51119765A 1965-12-02 1965-12-02

Publications (2)

Publication Number Publication Date
DE1564547A1 DE1564547A1 (de) 1970-05-21
DE1564547B2 true DE1564547B2 (de) 1975-02-20

Family

ID=24033862

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1564547A Granted DE1564547B2 (de) 1965-12-02 1966-11-30 Integrierte, monolithische Halbleiterschaltung und Verfahren zu ihrer Herstellung

Country Status (8)

Country Link
US (1) US3430110A (de)
BR (1) BR6684160D0 (de)
DE (1) DE1564547B2 (de)
ES (1) ES333917A1 (de)
FR (1) FR1504868A (de)
GB (1) GB1165029A (de)
NL (1) NL6616936A (de)
SE (1) SE333196B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0008903A1 (de) * 1978-08-25 1980-03-19 Fujitsu Limited Integrierte Halbleiterschaltung

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR155459A (de) * 1967-01-23
US3519898A (en) * 1967-01-31 1970-07-07 Nippon Electric Co High power semiconductor device having a plurality of emitter regions
US3538397A (en) * 1967-05-09 1970-11-03 Motorola Inc Distributed semiconductor power supplies and decoupling capacitor therefor
US3772097A (en) * 1967-05-09 1973-11-13 Motorola Inc Epitaxial method for the fabrication of a distributed semiconductor power supply containing a decoupling capacitor
US3653988A (en) * 1968-02-05 1972-04-04 Bell Telephone Labor Inc Method of forming monolithic semiconductor integrated circuit devices
US3573509A (en) * 1968-09-09 1971-04-06 Texas Instruments Inc Device for reducing bipolar effects in mos integrated circuits
US3946425A (en) * 1969-03-12 1976-03-23 Hitachi, Ltd. Multi-emitter transistor having heavily doped N+ regions surrounding base region of transistors
US3769105A (en) * 1970-01-26 1973-10-30 Ibm Process for making an integrated circuit with a damping resistor in combination with a buried decoupling capacitor
US3619735A (en) * 1970-01-26 1971-11-09 Ibm Integrated circuit with buried decoupling capacitor
DE2705990A1 (de) * 1977-02-12 1978-08-17 Engl Walter L Prof Dr Rer Nat Integrierte schaltung mit einem thyristor e2
DE2706031A1 (de) * 1977-02-12 1978-08-17 Engl Walter L Prof Dr Rer Nat Integrierte schaltung mit einem thyristor
JPS596514B2 (ja) * 1977-03-08 1984-02-13 日本電信電話株式会社 Ｐｎ接合分離法による低漏話モノリシツクｐｎｐｎスイツチマトリクス
US4228450A (en) * 1977-10-25 1980-10-14 International Business Machines Corporation Buried high sheet resistance structure for high density integrated circuits with reach through contacts
US4316319A (en) * 1977-10-25 1982-02-23 International Business Machines Corporation Method for making a high sheet resistance structure for high density integrated circuits
DE2846637A1 (de) * 1978-10-11 1980-04-30 Bbc Brown Boveri & Cie Halbleiterbauelement mit mindestens einem planaren pn-uebergang und zonen- guard-ringen
JPS6097659A (ja) * 1983-11-01 1985-05-31 Matsushita Electronics Corp 半導体集積回路
US4567542A (en) * 1984-04-23 1986-01-28 Nec Corporation Multilayer ceramic substrate with interlayered capacitor
US4755697A (en) * 1985-07-17 1988-07-05 International Rectifier Corporation Bidirectional output semiconductor field effect transistor
US5034337A (en) * 1989-02-10 1991-07-23 Texas Instruments Incorporated Method of making an integrated circuit that combines multi-epitaxial power transistors with logic/analog devices
US5027183A (en) * 1990-04-20 1991-06-25 International Business Machines Isolated semiconductor macro circuit
US5428297A (en) * 1993-06-15 1995-06-27 Grace; James W. Precision integrated resistors
US5608259A (en) * 1994-03-02 1997-03-04 Deshazo; Thomas R. Reverse current flow prevention in a diffused resistor
JP3344138B2 (ja) * 1995-01-30 2002-11-11 株式会社日立製作所 半導体複合センサ
DE19906384A1 (de) 1999-02-16 2000-08-24 Siemens Ag IGBT mit PN-Isolation
US8384157B2 (en) * 2006-05-10 2013-02-26 International Rectifier Corporation High ohmic integrated resistor with improved linearity
US11887945B2 (en) * 2020-09-30 2024-01-30 Wolfspeed, Inc. Semiconductor device with isolation and/or protection structures

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1209312A (fr) * 1958-12-17 1960-03-01 Hughes Aircraft Co Perfectionnements aux dispositifs semi-conducteurs du type à jonction
GB945742A (de) * 1959-02-06 Texas Instruments Inc
NL297820A (de) * 1962-10-05
NL296565A (de) * 1962-10-16
US3229119A (en) * 1963-05-17 1966-01-11 Sylvania Electric Prod Transistor logic circuits
US3265905A (en) * 1964-02-06 1966-08-09 Us Army Integrated semiconductor resistance element
US3341755A (en) * 1964-03-20 1967-09-12 Westinghouse Electric Corp Switching transistor structure and method of making the same
USB377311I5 (de) * 1964-06-23 1900-01-01
US3312882A (en) * 1964-06-25 1967-04-04 Westinghouse Electric Corp Transistor structure and method of making, suitable for integration and exhibiting good power handling capability and frequency response
US3327182A (en) * 1965-06-14 1967-06-20 Westinghouse Electric Corp Semiconductor integrated circuit structure and method of making the same
US3370995A (en) * 1965-08-02 1968-02-27 Texas Instruments Inc Method for fabricating electrically isolated semiconductor devices in integrated circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0008903A1 (de) * 1978-08-25 1980-03-19 Fujitsu Limited Integrierte Halbleiterschaltung

Also Published As

Publication number Publication date
GB1165029A (en) 1969-09-24
NL6616936A (de) 1967-06-05
ES333917A1 (es) 1967-11-01
FR1504868A (fr) 1967-12-08
US3430110A (en) 1969-02-25
DE1564547A1 (de) 1970-05-21
SE333196B (sv) 1971-03-08
BR6684160D0 (pt) 1973-05-15

Similar Documents

Publication Publication Date Title
DE1564547B2 (de) Integrierte, monolithische Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3105118C2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit komplementären bipolaren Transistoren und komplementären Isolierschicht-Gate-Feldeffekttransistoren auf einem gemeinsamen Substrat
DE3889245T2 (de) Integrierter und kontrollierter Leistungs-MOSFET.
DE2745857C2 (de)
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
EP0007923A1 (de) Verfahren zur Herstellung eines doppeltdiffundierten, lateralen Transistors und eines mit diesem integrierten komplementären vertikalen Transistors
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE1259469B (de) Verfahren zur Herstellung von inversionsschichtfreien Halbleiteruebergaengen
DE3002740A1 (de) Verfahren zur ausbildung von substratelektroden bei mos-ics mit lokaler oxidation
DE1903870A1 (de) Verfahren zum Herstellen monolithischer Halbleiteranordnungen
DE2133976B2 (de) Monolithisch integrierte Halbleiteranordnung
DE2453279A1 (de) Halbleiteranordnung
DE3689705T2 (de) Zener-Diode.
DE3427293A1 (de) Vertikale mosfet-einrichtung
DE69033647T2 (de) Methode zur Herstellung einer Halbleiterstruktur für integrierte Hochleistungsschaltungen
DE69026675T2 (de) MIS-Kapazitätselement
DE69131390T2 (de) Verfahren zur Herstellung einer vergrabenen Drain- oder Kollektorzone für monolythische Halbleiteranordnungen
DE69032255T2 (de) Monolithische Halbleiteranordnung mit CCD-, bipolaren und MOS-Strukturen
DE69027831T2 (de) Integrierte MOS-Schaltung
DE3851991T2 (de) Bipolartransistoren.
DE2205991B2 (de) Verfahren zur bildung eines fuer lawinendurchbruch vorgesehenen uebergangs in einem halbleiter-bauelement
DE68928763T2 (de) Verfahren zur Herstellung von isolierten vertikalbipolaren und JFET-Transistoren und entsprechender IC
DE2064084C2 (de) Planartransistor mit einer Schottky-Sperrschicht-Kontakt bildenden Metallkollektorschicht
DE1564547C3 (de) Integrierte, monolithische Halbleiterschaltung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)