DE1259469B - Verfahren zur Herstellung von inversionsschichtfreien Halbleiteruebergaengen - Google Patents
Verfahren zur Herstellung von inversionsschichtfreien HalbleiteruebergaengenInfo
- Publication number
- DE1259469B DE1259469B DEJ25842A DEJ0025842A DE1259469B DE 1259469 B DE1259469 B DE 1259469B DE J25842 A DEJ25842 A DE J25842A DE J0025842 A DEJ0025842 A DE J0025842A DE 1259469 B DE1259469 B DE 1259469B
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- layer
- conductivity type
- diffusion
- inversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 58
- 238000000034 method Methods 0.000 title claims description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 238000009792 diffusion process Methods 0.000 claims description 31
- 239000000463 material Substances 0.000 claims description 14
- 239000012190 activator Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 71
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 31
- 235000012239 silicon dioxide Nutrition 0.000 description 15
- 239000000377 silicon dioxide Substances 0.000 description 15
- 238000000576 coating method Methods 0.000 description 10
- 239000011248 coating agent Substances 0.000 description 8
- 239000012535 impurity Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 239000000370 acceptor Substances 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- -1 Siloxane compound Chemical class 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000010405 reoxidation reaction Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 241000272522 Anas Species 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000002939 deleterious effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- QQQSFSZALRVCSZ-UHFFFAOYSA-N triethoxysilane Chemical compound CCO[SiH](OCC)OCC QQQSFSZALRVCSZ-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12036—PN diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12043—Photo diode
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/037—Diffusion-deposition
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/043—Dual dielectric
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/098—Layer conversion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/151—Simultaneous diffusion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/914—Doping
- Y10S438/919—Compensation doping
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/965—Shaped junction formation
Description
BUNDESREPUBLIK DEUTSCHLAND
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Int. CL:
HOIl
Deutsche Kl.; 21g-11/02
Nummer: 1 259 469
Aktenzeichen: J 25842 VIII c/21,
Anmeldetag: 15. Mai 1964
Auslegetag: 25. Januar 1968
Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung von Halbleiterübergängen, die frei
sind von Inversionsschichten sowie von den hierdurch bedingten Nachteilen. Letzteres gilt auch für
Halbleiterbauelemente, wie Dioden und Transistoren, die aus erfindungsgemäß hergestellten inversionsfreien
Sperrschichten aufgebaut sind.
Bei der Herstellung von Halbleiterbauelementen ergeben sich oft in Verbindung mit dem Phänomen
der Oberflächeninversion besondere Schwierigkeiten. Unter dieser Flächeninversion versteht man eine unerwünschte
Änderung im Leitfähigkeitstyp des Halbleitermaterials, wobei während der verschiedenen
Verfahrensschritte, die zur Herstellung des Halbleiterendproduktes
durchlaufen werden, oder infolge des Einflusses der Umgebungsatmosphäre, in der sich
die Halbleiterkörper befinden, eine Umwandlung vom N-Leitfähigkeitstyp zum P-Leitfähigkeitstyp
bzw. in umgekehrter Richtung stattfindet.
Eine solche Flächeninversion findet in der Regel nur innerhalb sehr kleiner Gebiete statt; gewöhnlich
erscheint sie in Form einer dünnen Schicht unterhalb der Oberfläche des betreifenden Halbleiterkörpers.
Solche Inversionsschichten ergeben sich als Folge des spurenweisen Eintretens von Donatoren oder
Akzeptoren in den Halbleiterkörper oder infolge von Ladungen, die durch Ionen oder durch Haftstellen in
der Nähe der Oberfläche des Halbleiterkörpers festgehalten werden. Je nach der Polarität dieser Ladungen
und dem Leitfähigkeitstyp des betreffenden Halbleiterkörpers unterscheidet man in der Halbleitersubstanz
entweder eine Inversionsschicht oder eine Akkumulationsschicht, wobei die letzte, die z. B.
gegeben ist durch die Bildung einer P+-Schicht, einer Schicht, die noch höher dotiert ist als der restliche
Halbleiterkörper vom P-Leitfähigkeitstyp. Meistens bewirken aber Inversionsschichten in der Halbleitertechnik
größere Schwierigkeiten und Nachteile, als dies bei den Akkumulationsschichten der Fall ist.
Eine Inversionsschicht auf einem Halbleiterbauelement, beispielsweise auf einer Planardiode oder
bei einem Transistor, verschlechtert die Arbeitsparameter dieses Halbleiterbauelements dadurch, daß
die Leckströme anwachsen, daß der Verstärkungsfaktor/S
verschlechtert wird und daß zusätzlich unerwünschte, höhere innere Kapazitäten auftreten.
Bei der Herstellung solcher Halbleiterbauelemente werden vielfach als passivierende Überzüge Oxydschichten,
beispielsweise solche aus Siliziumdioxyd usw., benutzt, und man glaubt, daß diese Tatsache
eine wesentliche Rolle bei der Bildung dieser unerwünschten Inversionsschichten spielt.
Verfahren zur Herstellung von
inversionsschichtfreien Halbleiterübergängen
inversionsschichtfreien Halbleiterübergängen
Anmelder:
International Business Machines Corporation,
Armonk, N. Y. (V. St. A.)
Vertreter:
Dipl.-Ing. H. E. Böhmer, Patentanwalt,
7030 Böblingen, Sindelfinger Str. 49
Als Erfinder benannt:
Walter E. Mutter,
Poughkeepsie, Dutchess, N. Y. (V. St. A.)
Beanspruchte Priorität:
V. St. v. Amerika vom 24. Mai 1963 (283 028)
Besondere Schwierigkeiten verursachen derartige Passivierungsverfahren, wenn sie auf PNP-Planartransistoren
angewendet werden. Die Hersteller haben ohne besonderen Erfolg große Anstrengungen
unternommen, einen PNP-Planartransistor aus Silizium für hohe Spannung und mit passivierter Oberfläche
herzustellen, der außerdem die Eigenschaft niedrigen Leckstromes besitzen sollte, dessen Höhe
vergleichbar derjenigen eines NPN-Planartransistors ist. Unglücklicherweise sind diejenigen Gebiete von
Halbleiterkörpern, die einen hohen spezifischen Widerstand besitzen, weitaus anfälliger für die Bildung
von Inversionsschichten, als dies für Gebiete mit niedrigem spezifischem Widerstand der Fall ist.
Dementsprechend erfährt also eine epitaktische Schicht vom P-Leitfähigkeitstyp eine Änderung
durch Inversion, so daß die sich bildende dünne Schicht vom N-Leitfähigkeitstyp praktisch als erweitertes
Basisgebiet angesehen werden kann. Durch diese Vorgänge wird die vom Konstrukteur in den
betreffenden Halbleiterbauelementen vorgesehene Geometrie Undefiniert, da infolge der sich einstellenden
Flächeninversion die Maße wie die Tiefe der Schichten u. dgl. sowie die vorgesehenen spezifischen
Widerstände nicht eingehalten werden können. Infolgedessen sind die Arbeitsparameter derartiger
Halbleiterbauelemente dem Zufall unterworfen, und
709 720/393
Fig. 4A bis 4D Seitenrisse von Transistorstrukturen
zur Erläuterung des erfindungsgemäßen Verfahrens.
Zum besseren Verständnis des erfindungsgemäßen 5 Verfahrens sei zunächst die Herstellung einer Halbleiterdiode
nach dem bekannten Stand der Technik und die dabei auftretende Flächeninversion beschrieben.
In den Fig. 1A bis IC sind Teile eines Paares
herkömmlicher Transistoren oder Dioden dargestellt,
es entstehen Instabilitätsprobleme. Außerdem kommt es dabei häufig vor, daß die sich bildende Schicht
vom N-Leitfähigkeitstyp unerwünscht große Ausmaße annimmt, wobei sich die Ränder der Basis-Kollektor-Sperrschicht
bis an die Randgebiete des Halbleiterkörpers erstrecken und hierdurch nicht länger mehr durch die passivierende Schicht an der
Oberfläche geschützt wird.
Wie schon oben erwähnt, besteht eine Möglichkeit,
die genannten Schwierigkeiten zu umgehen, darin, io die einen gemeinsamen Halbleiterkörper 10 besitzen,
durch Diffusion ein stark dotiertes Gebiet vom Meist wird natürlich eine große Anordnung von
P-Leitfähigkeitstyp so vorzusehen, daß es einen Teil mehreren hundert Dioden gleichzeitig auf einem eindes
Kanals innerhalb der epitaktischen darunter be- zigen Halbleiterkörper aus einem geeigneten Mafindlichen
Schicht vom P-Leitfähigkeitstyp durch- terial, wie z. B. Germanium, Silizium oder einer
dringt. Durch die sich hierdurch ergebende hohe 15 intermetallischen Halbleiterverbindung, hergestellt.
Leitfähigkeitsdiskontuität wird eine Abschnürung Es sei im folgenden angenommen, daß als HaIbdes
Kanals bewirkt, womit auch eine Verminderung leitergrundsubstanz Silizium benutzt werde. Auf der
des Leckstromes einhergeht. Die Geometrie eines Oberseite des Körpers 10 ist eine durchgehende
solchen Transistors ist aber kompliziert, so daß sich Schicht 11 aus einem Oxydüberzug formiert. Hierzu
zusätzliche, das Verfahren verteuernde Schritte bei 20 sind grundsätzlich verschiedene Oxydschichten veider
Herstellung ergeben. wendbar; hier sei vorzugsweise eine solche aus
Der vorliegenden Erfindung liegt daher die Auf- Siliziumdioxyd vorausgesetzt. Diese. Schicht 11 kann
gäbe zugrunde, ein neues Verfahren zur Herstellung aus dem Körper 10 erzeugt werden, indem dieser in
von Halbleiterbauelementen aufzuzeigen, bei denen einer oxydierenden, mit Wasserdampf gesättigten
die Bildung von unerwünschten Flächeninversions- 25 Atmosphäre auf eine Temperatur zwischen 900 und
schichten unterbunden und die damit verknüpften 1400 0C erhitzt wird. Die genaue chemische ZuNachteile,
insbesondere das Auftreten hoher Leck- sammensetzung der Oxydschicht 11 ist zwar nicht
ströme, vermieden werden. bekannt, sie dürfte jedoch im wesentlichen aus SiIi-
Weiterhin eröffnet das erfindungsgemäße Verfah- ziumdioxyd bestehen. Statt dessen kann auch ein
ren die Möglichkeit, Halbleiterbauelemente herzu- 30 inerter, fest haftender, dünner Überzug, wiederum
stellen ohne Anwendung einer komplizierten Geö- hauptsächlich aus Siliziumdioxyd, auf der Oberfläche
tnetrie, wobei diese trotzdem eine hohe Kollektor- des Halbleiterkörpers 10 dadurch hergestellt werden,
Durchbruchsspannung sowie einen niedrigen Kapa- daß der Körper in den Dämpfen einer organischen
zitätswert zwischen Kollektor und Basis aufweisen. Siloxanverbindung auf eine Temperatur erhitzt wird,
Das erfindungsgemäße Verfahren gestattet weiterhin 35 die unter dem Schmelzpunkt des Körpers liegt, aber
die Herstellung von Planardioden, die frei von uner- höher als die Zerfallstemperatur des Siloxane ist.
Zum Beispiel kann der Grundkörper 10 10 bis 15 Minuten lang bei etwa 7000C in einem Quarzofen
erhitzt werden, der Triäthoxysilan enthält, wobei 40 Argon oder Helium als Trägergas benutzt wird. Da
die Erfahrung zeigt, daß dünne Siliziumdioxydschichten, die durch die thermische Zersetzung einer
organischen Siloxanverbindung hergestellt worden sind, etwas weniger dicht als die in einer oxydieren-
so dotiert wird, daß sie einen spezifischen Widerstand 45 den Atmosphäre aufgewachsenen sind, wird gewöhnvon
etwa 0,3 Ohm · cm erhält, und daß die Diflu- lieh eine etwas stärkere Schicht des erstgenannten
sionsbedingungen derart gewählt werden, daß Teilbereiche der epitaktisch aufgebrachten dünnen
Schicht des zweiten Leitfähigkeitstyps durch gleichzeitige Diffusion von aus dem Halbleiterausgangs- 50
körper stammenden Aktivatoren bis zur Entartungskonzentration in den entgegengesetzten Leitfähigkeitstyp umdotiert werden und daß die sich aufeinander zu bewegenden Diffusionsfronten des von
Schicht des zweiten Leitfähigkeitstyps durch gleichzeitige Diffusion von aus dem Halbleiterausgangs- 50
körper stammenden Aktivatoren bis zur Entartungskonzentration in den entgegengesetzten Leitfähigkeitstyp umdotiert werden und daß die sich aufeinander zu bewegenden Diffusionsfronten des von
außen durch die Maskenöffnungen hindurch ein- 55 wird dann durch eine fotografische Matrizenplatte
diffundierten und des aus dem stark dotierten Halb- hindurch belichtet, die undurchsichtige, den von der
leiterausgangskörper stammenden Materials einander Oxydschicht zu befreienden Stellen entsprechende
weitgehend überlappen. Bereiche enthält. Bei der fotografischen Entwicklung
Weitere Einzelheiten des Verfahrens nach der Er- wird das nichtbelichtete Abdeckmittel beseitigt, und
findung ergeben sich aus der Beschreibung sowie aus 60 mit Hilfe einer ätzenden Flüssigkeit wird die Oxydden
Figuren. In den Zeichnungen bedeuten schicht von den jetzt frei liegenden Bereichen ent-
Fig. IA bis IC Ober- und Seitenansicht der fernt, während das entwickelte Abdeckmittel als
Struktur einer Halbleiterdiode nach dem Stand der Maske dient, die die chemische Ätzung der Oxyd-Technik,
bereiche, die auf dem Siliziumkörper 10 zurück-
Fig. 2A bis 2E ähnliche Strukturen zur Erläute- 65 bleiben sollen, verhindert.
rung des erfindungsgemäßen Verfahrens, Im nächsten Arbeitsgang werden zwei PN-Über-
F i g. 3 einen Seitenriß einer bekannten Transistor- gänge 13, 13 in dem Körper 10 erzeugt, die sich bis
struktur nach dem Stand der Technik, zur Oberseite 14 des Körpers erstrecken. Das ge
wünschten Inversionserscheinungen sind, sowie von PNP-Planartransistoren, deren elektrische Werte
eine Güte besitzen, die vergleichbar ist mit derjenigen der planaren NPN-Transistoren.
Das die genannte Aufgabe lösende Verfahren ist dadurch gekennzeichnet, daß ein Halbleiterkörper
mit einem spezifischen Widerstand von etwa 0,01 Ohm-cm verwendet und die epitaktische Schicht
Materials verwendet. Solche Schichten sind jedoch besonders vorteilhaft für die Aufbringung auf Halbleitersubstanzen.
An bestimmten Stellen in der Schicht 11 werden nach herkömmlichen Fotogravurverfahren Öffnungen
12, 12 geformt. In bekannter Weise wird ein Fotogravurabdeckmittel (nicht gezeigt) auf die Siliziumdioxydschicht
aufgebracht, und das Abdeckmittel
schieht durch ein bekanntes Diffusionsverfahren, bei dem eine geeignete, den Leitfähigkeitstyp bestimmende
Verunreinigung durch die Öffnungen 12 durchtritt und in den Körper-10 hineindiffundiert.
Hierdurch entstehen Bereiche 15, die einen dem Körper entgegengesetzten Leitfähigkeitstyp aufweisen,
mit den PN-Übergängen 13. Durch die während des Diffusionsvorgangs erhöhte Temperatur
wird die Siliziumdioxydschicht 11 nicht beschädigt. Diese Schicht besitzt vorzugsweise eine Stärke von
mindestens 100 AE und kann im Bereich zwischen 1000 und 30 000 AE liegen. Die Schicht 11 ist für
das Diffusionsmaterial undurchlässig und dient dahei al? Maske, die die Diffusion auf definierte Bereiche
der Oberfläche des Körpers 10 beschränkt. Man kann beobachten, daß bei dem Diffusionsvorgang die
Verunreinigung eine kurze Strecke unter die Ränder der Öffnungen 12 der Schicht 11 diffundiert.
In weiteren Verfahrensschritten können ohmsche Kontakte in Form von leitenden Überzügen (nicht
gezeigt) auf die frei liegenden Oberflächen der Bereiche 15 durch bekannte Aufdampf- und Legierungsverfahren
aufgebracht werden, und ein weiterer ohmscher Kontakt kann durch Anlöten einer leitenden
Platte 16 an die Unterseite des Körpers 10 gebildet werden. Durch ein bereits bekanntes Verfahren
können die nunmehr frei liegenden Halbleiterbereiche 15 reoxydiert werden, dann kann eine weitere
schützende Glasschicht aufgebracht werden; durch beide Schichten können Löcher zur Anbringung
von Zuführungen geätzt werden.
Das Gebilde nach den Fig. 1A bis IC sei eine
Diode mit hoher Schaltgeschwindigkeit, und der Körper 10 sei vom P-Leitfähigkeitstyp und besitze einen
spezifischen Widerstand von etwa 0,3 Ohm · cm, was einem Akzeptorniveau von etwa 5 · 1016 Atomen/
cm3 entspricht. Träten bei der Herstellung der ebenen Diodenanordnung, bei der die Bereiche 15 durch
Eindiffundieren der N-Verunreinigung entstehen, keine Inversionsphänomene auf, so würde man die
Vielfachdiodenanordnung von Fig. IB erhalten. Dies wird aber bei der Herstellung nicht mit Zuverlässigkeit
erreicht. Das tatsächlich entstehende Gebilde ähnelt dem in F i g. 1C dargestellten, das
zusätzlich eine unerwünschte Flächeninversionsschicht 17 vom N-Typ enthält. Diese Schicht kann in
durch den Zufall bestimmten Gebieten auftreten oder kann, wenn die Flächeninversion stark ist, einen
Fortsatz des N-Bereichs 15 bilden. Dieser zweite Fall ist durch die Inversionsschicht 17 dargestellt. Die
Erscheinung der Flächeninversion ist physikalisch noch nicht vollständig geklärt. Die Inversionserscheinung
tritt besonders auf nach dem Verarbeiten oder Herstellen von Halbleiterbauelementen, die einen
leicht dotierten Bereich enthalten, wie dies z. B. bei dem P-Körper 10 von F i g. 1C der Fall ist. Außer
den oben beschriebenen Oberflächenpassivierungs-, Ätz- und Diffusionsvorgängen dürften auch die Aufbringung
von ohmschen Kontakten und der Glasierungsvorgang zum Auftreten der Flächeninversion
beitragen. Hieraus resultieren abnorm hohe Sperrströme sowie ein erhöhter kapazitiver Blindwiderstand,
weil die Fläche des PN-Ubergangs 13 jetzt viel größer als beabsichtigt ist. Weiter kann der Verunreinigungsgradient
am PN-Übergang nahe der Oberfläche in der Inversionsschicht oder den Inversionsbereichen
sehr hoch sein und dadurch einen hohen kapazitiven Blindwiderstand pro Flächeneinheit
erzeugen. Die fertigen Bauelemente besitzen daher nicht die für viele Anwendungen benötigte
Qualität. Wie bereits erwähnt, trägt eine Erhöhung des Dotierungsniveaus des P-Körpers 10 zur Verringerung
der Flächeninversion und der hierdurch verursachten Nachteile bei. Durch diese Maßnahme
wird jedoch die in Sperrichtung wirksame Durchschlagspannung der Diode verringert und der kapazitive
Blindwiderstand pro Flächeneinheit des PN-Übergangs erhöht. Besonders bei der Herstellung
eines Halbleiterbauelements mit hoher Schaltgeschwindigkeit stellt daher eine Erhöhung der Verunreinigungskonzentration
des Halbleiterkörpers 10 keine annehmbare Lösung zur Ausschaltung der In-
version dar. Die unerwünschten Effekte können teilweise aufgehoben werden, indem bei der Herstellung
des PN-Ubergangs tiefer diffundiert wird. Da aber hierdurch sich die Gesamtfläche des PN-Übergangs
und damit der gesamte kapazitive Blindwiderstand vergrößert, ist auch dieses Vorgehen nicht empfehlenswert.
Die Fig. 2A bis 2E stellen verschiedene Phasen
bei der Herstellung eines Halbleiterbauelements dar, die die oben in Verbindung mit der bekannten Anas
Ordnung von F i g. 1C erwähnten Nachteile vermeidet. In der Fig. 2A ist ein Körper 20 aus einem
geeigneten Halbleitermaterial, wie z. B. Silizium, des einen Leitungstyps mit niedrigem spezifischem
Widerstand gezeigt. Der Körper 20 bildet das übliche Ausgangsplättchen, und für die Zwecke der nachstehenden
Beschreibung wird angenommen, daß es aus Silizium vom P-Leitungstyp besteht. Sein spezifischer
Widerstand kann einen geeigneten Wert, z. B. im Bereich zwischen 0,001 und 0,03 Ohm · cm besitzen.
Es versteht sich jedoch, daß es auch vom entgegengesetzten oder N-Leitungstyp sein kann; in diesem
Fall hätten dann die herzustellenden weiteren Halbleiterbereiche einen solchen Leitungstyp, daß
zwei Halbleiterdioden entstehen. Gemäß der konventionellen Darstellungsart in der Halbleitertechnik
wird der Körper 20 wegen seines niedrigen spezifischen Widerstandes in der Zeichnung als aus
P+-Material bestehend dargestellt. In der Praxis haben sich ein spezifischer Widerstand von etwa
0,01 Ohm · cm und eine Stärke des Körpers von etwa 0,125 mm als brauchbar erwiesen.
Als nächstes wird durch bekannte epitaktische Aufbringungsverfahren eine Schicht 21 hohen spezifischen
Widerstandes aus einem Halbleitermaterial des N-Leitfähigkeitstyps auf eine Fläche des Körpers
20 aufgedampft. Die Schicht 21 ist relativ dünn; sie kann eine Stärke von etwa 0,075 mm und einen
spezifischen Widerstand von etwa 0,3 Ohm ■ cm besitzen. Brauchbare Werte sind spezifische Widerstände
im Bereich zwischen 0,1 und 3,0 Ohm · cm. Der Körper und die Schicht bilden den PN-Übergang
22.
In einem weiteren Arbeitsgang wird z. B. durch Diffusion eine den Leitfähigkeitstyp bestimmende
ßo Dotierung des P-Typs durch mindestens einen durch
geeignete Abdeckung definierten Teilbereich der Schicht 21 hindurch in den Körper 20 eingebracht.
Hierdurch werden an den nicht abgedeckten Stellen P-Leitfähigkeitsgebiete erzeugt, wodurch die Inversion
des Oberflächenbereichs in den restlichen N-Leitfähigkeitsgebieten verhindert wird. Zur Erreichung
dieser inversionsverhindernden Wirkung wird zunächst eine mit entsprechenden öffnungen
versehene DifEusionsmaske 23 auf der Oberseite der
epitaktischen Schicht 21 hergestellt. Diese Maske kann so hergestellt werden, wie es oben in Verbindung
mit der Schicht 11 von Fig. IA bis IC beschrieben
wurde. Das Maskenmaterial besteht vorzugsweise aus einem fest haftenden Siliziumdioxydüberzug,
in dem gemäß eines definierten Musters durch herkömmliche Fotogravurverfahren Öffnungen
24 angeordnet sind. Dann wird eine den P-Leitfähigkeitstyp bestimmende Verunreinigung, z. B. Bor,
in bekannter Weise durch die Öffnungen der Maske 23 durchdiffundiert. Dies ist ein Diffusionsvorgang
mit hoher Oberflächenkonzentration. Während nun die P-Verunreinigung von den frei liegenden Oberflächen
der epitaktischen Schicht 21 so weit nach innen diffundiert, wie es in Fig. 2B durch die gekrümmten
ausgezogenen Linien 25 dargestellt ist, wird angenommen, daß die P-Veruirreinigung in dem
stark dotierten P+-Körper 20 von dem in strichpunktierten
Linien dargestellten Bereich 26 aus nach außen diffundiert. Diese Hinausdiffusion aus dem
Körper 20 reicht bis zu dem durch die gestrichelte Linie 27 dargestellten Bereich. Die Diffusionszeit
und -temperatur werden so gewählt, daß beide oben beschriebenen Diffusionsfronten sich gegenseitig
überlappen. Direkt unter den Siliziumdioxydmasken 23 bleiben auf diese Weise Gebiete 28 aus N-HaIbleitermaterial
hohen spezifischen Widerstandes zurück.
Das so entstandene Halbleitergebilde ist in Fig. 2C dargestellt, in der die Grenzlinien der
Fig. 2B zur Veranschaulichung der Diffusionsfronten nicht enthalten sind. Als Ergebnis der oben
beschriebenen Verfahrensschritte sind die beiden PN-Übergänge 29 zwischen den N-Halbleiterzonen
28 hohen spezifischen Widerstandes und den daran angrenzenden P-Bereichen 30, die vorher dem
N-Leitfähigkeitstyp angehörten, entstanden. Die frei liegende Oberseite des Halbleitersystems ist jetzt so
stark dem P-Typ zugehörig, daß eine schädliche Flächeninversion in allen praktischen Fällen unmöglich
eintreten kann.
Eine P-Dotierungskonzentration im Bereich zwischen 1019 und 5 · 1020 Atomen/cm3 hat sich als
brauchbar erwiesen. Die Erfahrung zeigt aber, daß die höheren Konzentrationen sehr viel günstiger sind.
Da die N-Zonen 28 einen hohen spezifischen Widerstand besitzen, ist die Durchschlagspannung der einzelnen
Dioden genügend hoch. Durch Verwendung einer epitaktischen Schicht mit höherem spezifischem
Widerstand bei der Herstellung der N-leitenden Gebiete 20 lassen sich höhere Durchschlagspannungswerte
für die Vorrichtungen erreichen. Da der Hauptteil des Halbleiterkörpers jetzt sehr hoch mit Akzeptoren
dotiert ist, läßt sich außerdem der Spannungsabfall in Durchlaßrichtung der Diode auf ein Minimum
hinabdrücken. Infolge der längeren Diffusionszeit bei der Herstellung der verbesserten Halbleiteranordnung
von Fig. 2C wird der eigentliche Bereich des PN-Übergangs im Vergleich zu konventionellen
Herstellungsverfahren in wünschenswerter Weise kleiner, anstatt größer, wodurch auch die
schädliche Kapazität der Diode klein gehalten werden kann.
Bei der Herstellung von Zuleitungen und Schutzschichten für die PN-Übergänge können herkömmliche
Verfahren benutzt werden. Es besteht auch die Möglichkeit, die Anordnung in geeigneter Weise entlang
einer vertikalen Linie durch die Mitte so zu zerlegen, daß zwei Halbleiterdioden entstehen, oder eine
Doppeldiode mit gemeinsamem Grundkörper 20 herzustellen. Fig. 2D zeigt die Oberseite einer derartigen
Doppeldiode mit einer kugelförmigen Kupferklemme 32, die in geeigneter Weise mit einem Aluminiumstreifen
33 verbunden ist, die auf den gemeinsamen Körper 20 der Anordnung aufgedampft ist und gemäß der Schnittdarstellung in Fig. 2E als
ίο Zuführung dient. Auf der oberen Fläche der Anordnung
befindet sich eine Passivierungsschicht 23 α aus Siliziumdioxyd, die durch ein Reoxydierungsverfahren
hergestellt werden kann, wie sie bereits in Verbindung mit Fig. IA bis IC beschrieben worden
sind. Daher kann die Schicht 23 α praktisch eine Fortsetzung der Schicht23 von Fig. 2C sein. Auf die
Schicht 23 α wird vorzugsweise ein Glasüberzug 34 aufgebracht. Mittels bekannter Verfahren wurden
geeignete Öffnungen in dem Glasüberzug 34 und der
zo Siliziumdioxydschicht 23 α über den P-Bereichen 28
und über den P-Bereichen 31 hergestellt, damit der Streifen 33 und die ohmschen Anschlüsse 35 auf das
frei liegende Halbleitermaterial aufgedampft werden konnten. Danach wurden Kupferkugelldemmen 36 in
as geeigneter Weise mit den Anschlüssen 35 und die
Kugel 32 mit dem Aluminiumstreifen 33 verbunden. In der F i g. 3 ist ein zum Stand der Technik gehörender
Planartransistor vom PNP-Typ mit Inversionsschicht der oben erläuterten Art dargestellt. Der
Transistor besteht aus einem hochdotierten HaIbleiterausgangsplättchen
40, auf das in herkömmlicher Weise eine dünne epitaktische P-Schicht41 hohen
spezifischen Widerstandes aufgebracht ist. Das Plättchen und die Schicht bilden den Kollektorbereich
des Transistors. In die Schicht 41 ist ein N-Basisbereich 42 eindiffundiert, der seinerseits einen diffundierten
P-Emitterbereich 43 umgibt. Eine dünne Siliziumdioxydschicht 44 und ein Glasüberzug 45
schließen die Oberseite des Transistors ab. Emitter- und Basiszuführungen 46 bzw. 47 stellen elektrische
Verbindungen mit den Emitter- und Basisbereichen 43 bzw. 42 her. Eine Kollektorklemme 48 kann durch
Anlöten eines Metallplättchens an das P+-Ausgangsplättchen 40 hergestellt oder auch dadurch erhalten
werden, daß in dem Glasüberzug 45 und der Siliziumdioxydschicht 44 Öffnungen zur Durchführung eines
ohmschen Kontakts (nicht gezeigt) angebracht werden, die zu einem darunterliegenden Teil der epitaktischen
P-Schicht 41 führen.
Bei der Herstellung des Transistors bildet sich eine unerwünschte P-Inversionsschicht 49 auf der epitaktischen
P-Schicht 41, die — wie schon erwähnt — wegen ihres hohen spezifischen Widerstandes zur
Inversion neigt. Diese Haut ist praktisch eine Erweiterung des Basisbereiches 42 geworden. Diese strukturellen
Veränderungen können nun in gleicher Weise, wie es bereits in Verbindung mit Diodenvorrichtungen
erläutert wurde, zu unerwünschten Betriebseigenschaften, wie niedrige Kollektordurchschlagspannung
und hoher kapazitiver Blindwiderstand zwischen Kollektor und Basis, insbesondere
bei niedrigen Spannungen, führen.
Ein gemäß dem erfindungsgemäßen Verfahren hergestellter Planartransistor vermeidet diese verschiedenen
Nachteile.
In Fig. 4A bis 4D sind verschiedene Herstellungsphasen
eines verbesserten Planartransistors vom PNP-Typ dargestellt. Mittels desselben Verfahrens
kann man man natürlich auch einen NPN-Transistor herstellen. Da jedoch ein PNP-Planartransistor ohne
Inversionserscheinungen entsprechender Güte viel schwieriger herzustellen ist als ein NPN-Transistor,
wird die Erfindung in Verbindung mit dem PNP-Transistor beschrieben. Da der Aufbau des Transistors
von Fig. 4A bis 4D im allgemeinen dem der Doppeldiode von F i g. 2 A bis 2 E gleicht, tragen
übereinstimmende Elemente in beiden Zeichnungen dieselben Bezugszeichen.
Gemäß Fig. 4A ist auf den Körper 20 mit niedrigem
spezifischem Widerstand aus P+-Silizium eine Schicht 21 mit hohem spezifischem Widerstand epitaktisch
aufgebracht, wodurch der PN-Übergang 22 entsteht. Eine Diffusionsmaske 23 aus Siliziumdioxyd
wird auf einem bestimmten Bereich der epitaktischen Schicht 21 so angebracht, daß die in 23 befindlichen
Öffnungen 24 definierte Oberflächenteile dieser Schicht unbedeckt lassen. In der oben beschriebenen
Weise wird eine hohe Konzentration einer P-Dotierungssubstanz, z. B. Bor, durch die Öffnungen hindurch
in die frei liegenden Teile der Schicht 21 eindiffundiert. Während nun die P-Verunreinigung in
dem in Fig. 2B gezeigten Ausmaß (ausgezogene Grenzlinien 25 der Diffusionsfronten) nach innen
diffundiert, wird angenommen, daß die P-Verunreinigung in dem stark dotierten P+-Körper 20 von dem
mit strichpunktierten Linien abgegrenzten Bereich 26 aus nach außen diffundiert. Diese Hinausdiffusion
aus dem Körper 20 erstreckt sich auf den durch die gestrichelte Linie 27 dargestellten Bereich. Auch
hier sind Diffusionszeit und -temperatur so gewählt, daß beide Diffusionsfronten einander überlappen,
mit Ausnahme des N-Bereichs 28 hohen spezifischen Widerstandes direkt unter der Siliziumdioxydmaske
23.
Nach einer anschließenden Oberflächenreoxydierungsoperation wird im Mittelbereich der Maske 23 α
eine öffnung 50 hergestellt. Hierauf folgt eine weitere Bor-Diffusion, durch die der Emitterbereich 51 und
die Emitter-Basis-Sperrschicht 60 entstehen. Bei dieser Diffusionsoperation ist die Zeit und/oder die
Temperatur gewöhnlich kürzer bzw, niedriger als bei der vorausgegangenen Diffusion, so daß die gewünschten
Basisbreiten, z. B. etwa 0,1 mm, erreicht werden. Die so entstandene Anordnung ist in
F i g. 4 C dargestellt, in der die Grenzlinien der Diffusionsfronten
von Fig. 4B nicht enthalten sind. Die Oberseite des P-Bereichs 30 ist so stark P-dotiert
(etwa 1020 Atome/cm3), daß praktisch keine Inversion
eintreten kann.
Die Oberseite der Anordnung wird nun reoxydiert, ein Glasüberzug 34 wird auf die Siliziumdioxydschicht
23 α aufgebracht und in die Schutzschichten eingeätzt. An den hierdurch freigelegten Teilen der
Emitter-, Basis- und Kollektorbereiche 51, 28 bzw. 30 werden in herkömmlicher Weise Klemmen 52, 53
und 54 angebracht. Die endgültige Anordnung ist ein PNP-Planartransistor guter Qualität, bei dem
keine Oberflächeninversionserscheinungen auftreten, und der doch relativ billig in für Massenproduktion
geeigneten Verfahren herzustellen ist.
Obwohl das erfindungsgemäße Verfahren in Verbindung mit der Herstellung eines einzelnen Transistors
beschrieben wurde, kann es natürlich auch zur gleichzeitigen Herstellung mehrerer Transistoren,
wie z. B. einer Anordnung von Transistoren auf einer gemeinsamen Unterlage, verwendet werden.
Claims (4)
1. Verfahren zur Herstellung von inver sionsschichtfreien Halbleiterübergängen, bei dem auf
einen Halbleiterkörper eines Leitfähigkeitstyps mit relativ starker Dotierung eine epitaktische
Schicht mit entgegengesetztem Leitungstyp und relativ schwacher Dotierung abgeschieden wird
und anschließend in diese Schicht unter Verwendung einer auf der epitaktischen Schicht angebrachten
und mit im Vergleich zur gesamten Fläche kleinen öffnungen versehenen Maske
Dotierungsmaterial des ersten Leitungstyps eindiffundiert wird, dadurch gekennzeichnet,
daß ein Halbleiterkörper mit einem spezifischen Widerstand von etwa 0,01 Ohm · cm verwendet
und die epitaktische Schicht so dotiert wird, daß sie einen spezifischen Widerstand von
etwa 0,3 Ohm/cm erhält, und daß die Diffusionsbedingungen derart gewählt werden, daß Teilbereiche
der epitaktisch aufgebrachten dünnen Schicht des zweiten Leitfähigkeitstyps durch
gleichzeitige Diffusion von aus dem Halbleiterausgangskörper stammenden Aktivatoren bis zur
Entartungskonzentration in den entgegengesetzten Leitfähigkeitstyp umdotiert werden, und daß
die sich aufeinander zu bewegenden Diffusionsfronten des von außen durch die Maskenöffnungen
hindurch eindiffundierten und des aus dem stark dotierten Halbleiterausgangskörper stammenden
Materials einander weitgehend überlappen.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Halbleitermaterial den
Ausgangskörpern vom P+-Leitfähigkeitstyp ist.
3. Verfahren nach Anspruch 1 oder 2, gekennzeichnet durch die Anwendung zur Herstellung
von Planardioden.
4. Verfahren nach Anspruch 2, gekennzeichnet durch die Anwendung zur Herstellung von PNP-Planartransistoren.
In Betracht gezogene Druckschriften:
Französische Patentschriften Nr. 1 282 020,
262 176.
Französische Patentschriften Nr. 1 282 020,
262 176.
Bei der Bekanntmachung der Anmeldung ist ein Prioritätsbeleg ausgelegt worden.
Hierzu 2 Blatt Zeichnungen
709 720/393 1.68 © Bundesdruckerei Berlin
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US283028A US3319311A (en) | 1963-05-24 | 1963-05-24 | Semiconductor devices and their fabrication |
US63633567A | 1967-05-05 | 1967-05-05 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1259469B true DE1259469B (de) | 1968-01-25 |
Family
ID=26961826
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DEJ25842A Pending DE1259469B (de) | 1963-05-24 | 1964-05-15 | Verfahren zur Herstellung von inversionsschichtfreien Halbleiteruebergaengen |
Country Status (7)
Country | Link |
---|---|
US (2) | US3319311A (de) |
BE (1) | BE647885A (de) |
CH (1) | CH419354A (de) |
DE (1) | DE1259469B (de) |
GB (1) | GB1003131A (de) |
NL (1) | NL143072B (de) |
SE (1) | SE313117B (de) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3860948A (en) * | 1964-02-13 | 1975-01-14 | Hitachi Ltd | Method for manufacturing semiconductor devices having oxide films and the semiconductor devices manufactured thereby |
US3389023A (en) * | 1966-01-14 | 1968-06-18 | Ibm | Methods of making a narrow emitter transistor by masking and diffusion |
USB534135I5 (de) * | 1966-03-14 | |||
US3490964A (en) * | 1966-04-29 | 1970-01-20 | Texas Instruments Inc | Process of forming semiconductor devices by masking and diffusion |
US3479736A (en) * | 1966-08-31 | 1969-11-25 | Hitachi Ltd | Method of making a semiconductor device |
US3514846A (en) * | 1967-11-15 | 1970-06-02 | Bell Telephone Labor Inc | Method of fabricating a planar avalanche photodiode |
US3612959A (en) * | 1969-01-31 | 1971-10-12 | Unitrode Corp | Planar zener diodes having uniform junction breakdown characteristics |
US3755720A (en) * | 1972-09-25 | 1973-08-28 | Rca Corp | Glass encapsulated semiconductor device |
JPS5553462A (en) * | 1978-10-13 | 1980-04-18 | Int Rectifier Corp | Mosfet element |
US5191396B1 (en) * | 1978-10-13 | 1995-12-26 | Int Rectifier Corp | High power mosfet with low on-resistance and high breakdown voltage |
IT1250233B (it) * | 1991-11-29 | 1995-04-03 | St Microelectronics Srl | Procedimento per la fabbricazione di circuiti integrati in tecnologia mos. |
JPH06204236A (ja) * | 1992-12-28 | 1994-07-22 | Canon Inc | 半導体装置、半導体製造装置、集積回路、半導体装置の製造方法および半導体製造方法 |
US5817546A (en) * | 1994-06-23 | 1998-10-06 | Stmicroelectronics S.R.L. | Process of making a MOS-technology power device |
DE69429913T2 (de) * | 1994-06-23 | 2002-10-31 | St Microelectronics Srl | Verfahren zur Herstellung eines Leistungsbauteils in MOS-Technik |
US5869371A (en) * | 1995-06-07 | 1999-02-09 | Stmicroelectronics, Inc. | Structure and process for reducing the on-resistance of mos-gated power devices |
JP3411559B2 (ja) * | 1997-07-28 | 2003-06-03 | マサチューセッツ・インスティチュート・オブ・テクノロジー | シリコーン膜の熱分解化学蒸着法 |
US8928142B2 (en) * | 2013-02-22 | 2015-01-06 | Fairchild Semiconductor Corporation | Apparatus related to capacitance reduction of a signal port |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1262176A (fr) * | 1959-07-30 | 1961-05-26 | Fairchild Semiconductor | Dispositif semi-conducteur et conducteur |
FR1282020A (fr) * | 1960-06-10 | 1962-01-19 | Western Electric Co | Dispositif semi-conducteur utilisant des films épitaxiaux |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2841510A (en) * | 1958-07-01 | Method of producing p-n junctions in | ||
US2816847A (en) * | 1953-11-18 | 1957-12-17 | Bell Telephone Labor Inc | Method of fabricating semiconductor signal translating devices |
US2804405A (en) * | 1954-12-24 | 1957-08-27 | Bell Telephone Labor Inc | Manufacture of silicon devices |
US2989805A (en) * | 1957-01-29 | 1961-06-27 | August R Bringewald | Magazine type safety razor |
US2985805A (en) * | 1958-03-05 | 1961-05-23 | Rca Corp | Semiconductor devices |
NL252855A (de) * | 1959-06-23 | |||
US3089794A (en) * | 1959-06-30 | 1963-05-14 | Ibm | Fabrication of pn junctions by deposition followed by diffusion |
US3150299A (en) * | 1959-09-11 | 1964-09-22 | Fairchild Camera Instr Co | Semiconductor circuit complex having isolation means |
NL256734A (de) * | 1959-10-28 | |||
US3183129A (en) * | 1960-10-14 | 1965-05-11 | Fairchild Camera Instr Co | Method of forming a semiconductor |
NL276751A (de) * | 1961-04-10 | |||
NL282779A (de) * | 1961-09-08 | |||
US3197681A (en) * | 1961-09-29 | 1965-07-27 | Texas Instruments Inc | Semiconductor devices with heavily doped region to prevent surface inversion |
NL286507A (de) * | 1961-12-11 | |||
US3178798A (en) * | 1962-05-09 | 1965-04-20 | Ibm | Vapor deposition process wherein the vapor contains both donor and acceptor impurities |
US3183128A (en) * | 1962-06-11 | 1965-05-11 | Fairchild Camera Instr Co | Method of making field-effect transistors |
BE636316A (de) * | 1962-08-23 | 1900-01-01 | ||
US3246214A (en) * | 1963-04-22 | 1966-04-12 | Siliconix Inc | Horizontally aligned junction transistor structure |
-
1963
- 1963-05-24 US US283028A patent/US3319311A/en not_active Expired - Lifetime
-
1964
- 1964-04-23 GB GB16777/64A patent/GB1003131A/en not_active Expired
- 1964-05-13 BE BE647885A patent/BE647885A/xx unknown
- 1964-05-15 DE DEJ25842A patent/DE1259469B/de active Pending
- 1964-05-21 NL NL646405696A patent/NL143072B/xx not_active IP Right Cessation
- 1964-05-22 CH CH674464A patent/CH419354A/de unknown
- 1964-05-22 SE SE6214/64A patent/SE313117B/xx unknown
-
1967
- 1967-05-05 US US636335A patent/US3451866A/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1262176A (fr) * | 1959-07-30 | 1961-05-26 | Fairchild Semiconductor | Dispositif semi-conducteur et conducteur |
FR1282020A (fr) * | 1960-06-10 | 1962-01-19 | Western Electric Co | Dispositif semi-conducteur utilisant des films épitaxiaux |
Also Published As
Publication number | Publication date |
---|---|
CH419354A (de) | 1966-08-31 |
GB1003131A (en) | 1965-09-02 |
US3319311A (en) | 1967-05-16 |
SE313117B (de) | 1969-08-04 |
BE647885A (de) | 1964-08-31 |
NL143072B (nl) | 1974-08-15 |
US3451866A (en) | 1969-06-24 |
NL6405696A (de) | 1964-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3105118C2 (de) | Verfahren zur Herstellung einer integrierten Schaltung mit komplementären bipolaren Transistoren und komplementären Isolierschicht-Gate-Feldeffekttransistoren auf einem gemeinsamen Substrat | |
DE1259469B (de) | Verfahren zur Herstellung von inversionsschichtfreien Halbleiteruebergaengen | |
DE1944793C3 (de) | Verfahren zur Herstellung einer integrierten Halbleiteranordnung | |
DE1295093B (de) | Halbleiterbauelement mit mindestens zwei Zonen entgegengesetzten Leitungstyps | |
DE4013643A1 (de) | Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung | |
DE1564547B2 (de) | Integrierte, monolithische Halbleiterschaltung und Verfahren zu ihrer Herstellung | |
DE2633714C2 (de) | Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung | |
DE2621791A1 (de) | Integrierter transistor mit saettigungsverhindernder schottky- diode | |
DE1514855C3 (de) | Halbleitervorrichtung | |
DE2155816A1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, und durch dieses Verfahren hergestellte Halbleiteranordnung | |
DE1813130C3 (de) | Verfahren zur Herstellung einer Zenerdiode | |
DE2364753C2 (de) | Halbleiterbauelement | |
DE2205991B2 (de) | Verfahren zur bildung eines fuer lawinendurchbruch vorgesehenen uebergangs in einem halbleiter-bauelement | |
DE2219696C3 (de) | Verfarhen zum Herstellen einer monolithisch integrierten Halbleiteranordnung | |
DE2507038C3 (de) | Inverser Planartransistor und Verfahren zu seiner Herstellung | |
DE2529951A1 (de) | Lateraler, bipolarer transistor | |
DE1764829B1 (de) | Planartransistor mit einem scheibenfoermigen halbleiter koerper | |
DE2101278C2 (de) | Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE2527076B2 (de) | Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE2627922A1 (de) | Halbleiterbauteil | |
DE2616925C2 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE3129487C2 (de) | ||
DE3539208C2 (de) | Halbleitereinrichtung mit einem lateralen und einem vertikalen pnp-Transistor | |
DE1194501B (de) | Streifenfoermige durch eine Isolierschicht von dem Halbleiterkoerper getrennte Zuleitung zu einer Elektrode eines Halbleiterbauelements, Halbleiterbauelement und Verfahren zum Herstellen | |
EP0071915A2 (de) | Epitaxialer Transistor |