DE2101278C2 - Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung - Google Patents

Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung

Info

Publication number
DE2101278C2
DE2101278C2 DE2101278A DE2101278A DE2101278C2 DE 2101278 C2 DE2101278 C2 DE 2101278C2 DE 2101278 A DE2101278 A DE 2101278A DE 2101278 A DE2101278 A DE 2101278A DE 2101278 C2 DE2101278 C2 DE 2101278C2
Authority
DE
Germany
Prior art keywords
epitaxial layer
decoupling capacitor
semiconductor
damping resistor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2101278A
Other languages
English (en)
Other versions
DE2101278A1 (de
Inventor
Charles Yu-Cheng Putnam Valley N.Y. Chen
Vir Abhimanyu Dhaka
Walter Frank Hopewell Junction N.Y. Krolikowski
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2101278A1 publication Critical patent/DE2101278A1/de
Application granted granted Critical
Publication of DE2101278C2 publication Critical patent/DE2101278C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/0788—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type comprising combinations of diodes or capacitors or resistors
    • H01L27/0794—Combinations of capacitors and resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/151—Simultaneous diffusion

Description

21 Ol
Entkopplungskondensators anzugeben, bei welcher der Dämpfungswiderstand bezüglich seines elektrischen Wertes sehr genau hergestellt werden kann, ohne daß dadurch zusätzliche Prozeßschritte erforderlich werden.
Gemäß der Erfindung wird diese Aufgabe durch die in den Merkmalen des Anspruchs 1 gekennzeichneten Maßnahmen gelöst
Weitere Vorteile dsr Erfindung sind durch die Merkmale der Unteransprüche gekennzeichnet
Der wesentliche Vorteil der Erfindung besteht vor allem darin, daß der elektrische Wert des Dämpfungswiderstandes, der für die bewirkte Dämpfung maßgeblich ist, durch die Wahl der Abmessungen des P+- Kanals und seiner Dotierungsstoffkonzentration sehr genau herstellbar ist, ohne daß zusätzliche Prozeßschritte erforderlich werden.
Die Erfindung wird anhand eines in der Zeichnung dargestellten Ausführungsbeispieles beschrieben. Es zeigen
F i g. 1 bis 7 jeweils in schematischer Schnittdarstellung, Verfahrensschritte bei der Herstellung einer den Merkmalen der Patentansprüche entsprechenden Halbleiterstruktur.
Der Herstellungsprozeß beginnt in Schritt eins mit der Vorbereitung eines N+-dotierten Siliciumsubstrates 11 mit einem typischen, spezifischen Widerstand von 0,01 Ohm · cm. Die Dicke und der spezifische Widerstand stellen unkritische Größen dar. Der spezifische Widerstand sollte jedoch um oder unter 0,01 Ohm · cm betragen.
Im Schritt zwei ist auf der Oberfläche des Substrats 11 eine Maske 12 aufgebracht die aus Siliciumdioxid besteht und etwa eine Dicke von 500 nm aufweist. Es wird zunächst eine P+-Bordiffusion in das N+-Substrat durchgeführt Dabei entsteht ein Übergang mit einer Ausdehnung von etwa 2,5 x 2,5 mm, der den Entkopplungskondensator 13 bildet Die Diffusion erfolgt bei hoher Temperatur (11000C) in einer die Bor-Störstellen enthaltenden Gasatmosphäre mit einer Oberflächenkonzentration von 1019 Atomen/cm3 und mit einer Tiefe von 1 μπι. Anstelle von Bor könnte auch Indium oder Gallium verwendet werden, wobei unterschiedliches Maskenmaterial zu verwenden wäre. Nacn Bildung der P+-Zone wird die Maske 12 erneuert und erhält eine Maskenöffnung im Bereich des einzudiffundierenden N+-Kanals 14. Es erfolgt eine Diffusion von Phosphor bei 10000C aus einer POCb-Atmosphäre, wobei eine Störstellenkonzentration von lO^-Atomen/cm3 erreicht wird. Anstelle von Phosphor kann als Dotierungsmaterial beispielsweise auch Arsen verwendet werden. Der N+-Kanal 14 beeinflußt die Stromverteilung an der Unterseite des Substrats 11. Die Diffusionstiefe des Kanals 14 beträgt mehrere Mikrometer.
Im Schritt drei wird die Maske 12 vollständig entfernt. Anschließend wird eine eigenleitende Epitaxieschicht oder eine nur schwach N-- oder P--dotierte Epitaxieschicht mit hohem spezifischen Widerstand auf dem Substrat 11 aufgewachsen. An diese Stelle wird der wesentlichste Vorteil gegenüber bekannten Halbleiteranordnungen erzielt Bei bekannten Anordnungen wird diese ganze Epitaxieschicht 15 als Dämpfungswiderstand verwendet Das bedeutet daß die kritischen Toleranzen der Dicke und des spezifischen Widerstandes der Schicht genau eingehalten werden müssen. Selbstverständlich muß es sich dabei um eine P- -dotierte Schicht handeln. Bei der erfindungsgemäßen Halbleiteranordnung dagegen wird diese Epitaxieschicht 15 nicht als Dampfungswiderstand verwendet und sie muß nicht notwendigerweise P--dotiert sein. Außerdem kann es sich um eine eigenleitende Epitaxieschicht handeln, obgleich auch eine schwache P-- oder N--Dotierung vorhanden sein kann. Beim betrachteten Ausführungsbeispiel wird die eigenleitende Epitaxieschicht 15 durch Reduktion von SiH4 bei 11500C aufgewachsen. Die Dicke der Epitaxieschicht beträgt etwa 6 μιυ. Diese Dicke ist außerordentlich unkritisch, wenn für einen ausreichend hohen spezifischen Widerstand und für eine ausreichende Dicke gesorgt wird, um die kapazitive Kopplung zwischen den aktiven Elementen und dem Entkopplungskondensator zu reduzieren. Im allgemeinen kann die Dicke zwischen 5 und 7 μπι betragen. Der spezifische Widerstand kann im Bereich von 1 — 100Ohm-cm liegen, minimale spezifische Widerstände von 10—15Ohm-cm sind vorzuziehen. Beim betrachteten Ausführungsbeispie! beträgt der spezifische Widerstand 10 Ohm · cm.
Wie durch die gestrichelten Linien unmittelbar am Anschluß der diffundierten P+-Zone 13 angedeutet, erfolgt eine Ausdiffusion der P -Zone 13 in die aus Silicium bestehende Epitaxieschicht 15. Diese Ausdiffusion ist von wesentlicher Bedeutung für den Gegenstand der Erfindung. Es ist wichtig, daß diese Ausdiffusion in den nachfolgenden Prozeßschritten nicht über den Bereich der eigenleitenden Epitaxieschicht 15 hinaus erfolgt Beim betrachteten Ausführungsbeispiel erstreckt sich die Ausdiffusion etwa 2 bis 3 μηι in die Epitaxieschicht !5 hinein.
Wie aus Schritt vier zu ersehen ist wird in die Epitaxieschicht 15 ein N+-Kanal 16 eindiffundiert, der die Stromverteilung beeinflußt. Als Dotierungsmaterial dient beispielsweise Phosphor. Die erzielte Konzentration beträgt 1020 Atome/cm3. Die Diffusion erfolgt bei 1000° C. Selbstverständlich muß auch bei dieser Diffusion zunächst eine geeignete Maske aufgebracht werden.
Im Schritt vier erfolgt auch nach geeigneter Maskierung die Diffusion des N+-Subkollektor 17. Als Dotierungsmaterial dient Arsen. Die Konzentration beträgt 1021 Atome/cm3. Die Diffusionstemperatur oeträgtllOO°C.
An dieser Stelle muß auf ein weiteres, wesentliches, erfindungsgemäßes Merkmal eingegangen werden. Dieses Merkmal besteht darin, daß ein P+-Kanal 18 gebildet wird, der den Dämpfungswiderstand bildet und mit der den Entkopplungskondensator bildenden P+-Zone 13 zusammenwirkt. Dieser Kanal weist eine Störstellenkonzentration auf, die wesentlich höher ist als die der sie umgebenden Epitaxieschicht 15 und beispielsweise IC18—10" Atome/cm3 beträgt Die absolute Höhe dieser Störstellenkonzentration ist unkritisch. Beim betrachteten Ausführungsbeispiel wird der Kanal 16 durch Diffusion von Bor bei etwa 10500C gebildet. Gleichzeitig mit der Diffusion des Dämpfungswiderstandes werden die Isolationsdiffusionen 19a und 196 durchgeführt, die eine Isolation gegenüber weiteren, auf dem Substrat untergebrachten integrierten Schaltungen bewirken. Durch die gleichzeitige Diffusion dieser Isolationszonen und des den Dämpfungswiderstand bildenden Kanals 18 wird das erfindungsgemäße Verfahren vereinfacht.
Es sei hier noch einmal darauf hingewiesen, daß der den Dämpfungswiderstand bildende P+-Kanal 18 das erfindungsgemäß?. Merkmal darstellt das die größten Vorteile gegenüber bekannten Strukturen bietet Bei den bekannten Strukturen wird die gesamte Epitaxieschicht 15 selbst als Dämpfungswiderstand verwendet
21 Ol 278
Die Festlegung dieses Widerstandes ist dabei außerordentlich schwierig. Bei der erfindungsgemäßen Struktur dagegen dient als Dampfungswiderstand ein besonderer Kanal, dessen Eigenschaften sich über das verwendete Dotierungsmaterial, die Konzentration der Störstellen usw. sehr einfach einstellen lassen.
Energiezijführungs- und Energieabführungsleitungen sind an das Substrat 11 und an ein Element 26 (Fig. 7) angeschlossen. Im Gegensatz zu den bekannten Strukturen mit der Epitaxieschicht 15 als Dämpfungswiderstand ergibt sich bei der erfindungsgemäßen Struktur eine definierte Stelle, an der die Energie abgeführt werden kann. Dies ist der Kanal 18, dessen Widerstand durch Erhöhung der Störstellenkonzentration in einfacher Weise erniedrigt, bzw. durch Erniedrigung der Störstellenkonzentration in einfacher Weise erhöht werden kann. Das bedeutet, daß durch die leichte Steuerbarkeit der den Entkopplungskondensa-
Diffusionen eine Halbleiteranordnung erzielt werden kann, deren Toleranzen leicht steuerbar sind, wobei gleichzeitig ein wesentlich vereinfachtes Herstellungsverfahren anwendbar ist. Schließlich kann man feststellen, daß durch die erfindungsgemäße Struktur eine sehr gleichmaßige Energieverteilung in bezug auf mehrere in einem gemeinsamen Monolithen untergebrachte HaIbieiteranordnungen erreicht werden kann.
Im Verfahrensschritt fünf wird auf der eigenleitenden Epitaxieschicht 15 durch Reduktion von SiH4 bei 1150= C eine N Epitaxieschicht 20 aufgewachsen. Als Störstellen dienen Arsen in einer Konzentration von iO15 Atomen/cm'. Die Dicke dieser Epitaxieschicht 20 beträgt etwa 2 μηι. Während des Aufwachsprozesses erfolgt eine Ausdiffusion der verschiedenen Diffusions-/onen aus der eigenleitenden Epitaxieschicht Ii in die Hpitaxieschicht 20. Es handelt sich dabei um die Kanäle 16, 18, 19a. 19fa 19rund um den Subkollektor 17.
Schritt fünf zeigt weiterhin die Bildung eines Widerstandes 21 durch maskierte N- oder P-Diffusion. Die Diffusionstiefe beträgt !000 nm. Nach dieser
ίο
Diffusion und erneuter Bildung einer Maske mit Öffnungen im Bereich des Subkollektor 17 des N ^-Kanals 14 erfolgt eine N + -Diffusion einer Konzentration von IO20 Atome/cmJ. Bei dieser Diffusion wird ein N f-Verbindungskanal 22 zum Subkollektor 17 und ein N+ -Verbindungskanal 23 zum Stromverteilungskanal 14 gebildet.
Im Schritt sechs werden gleichzeitig P + -Diffusionen durchgeführt, die die Basis bilden und die Verbindung zum Entkopplungskondensator und den Isolationszonen herstellen Dazu wird zunächst die Siliciumdioxydschicht 12a auf der Epitaxieschicht 20 erneuert und mit entsprechenden Maskenöffnungen versehen. Durch diese Maskenöffnungen erfolgt die Diffusion von Bor. so daß eine Konzentration von 10" Atomen/cm1 erreicht wird. Als Ergebnis erhält man eine P*-Basisdiffusion 24. P * · Isolationszonen 25a. 25b und 25c. die die Verbindung /u den Isolationszonen 19a, 196 und 19c herstellen, und
·· · - . k. uiriuuit^.muiiui Als. uCr Üt/CT *JC Π UCM Dampfungswiderstand bildenden P*-Kanal 18 die Verbindung zur Entkopplungskondensatorzone 13 herstellt.
Im Verfahrensschritt sieben erfolgen abschließende Maßnahmen, also z. B. die Diffusion einer N*-Emitterzone 27 im Bereich der Basis 24. Außerdem wird der Verbindungskanal 26 mit einem metallischen Kontakt 28 versehen, so daß eine niederohmige Verbindung zur EntkcY.piungskondensatorzone 11 entsteht. Über eine an der Unterseite der Anordnung angebrachte Metallisierung 29 kann die Stromverteilung erfolgen.
Im beschriebenen Ausführungsbeispiel besteht die mehrlagige Struktur aus Silicium. Selbstverständlich können bei entsprechender Anpassung der Parameter auch andere Halbleitermaterialien verwendet werden. Ebenso smd andere Störstellenmaterialien verwendbar. Auch die Diffusionsprozesse sind durch vergleichbare Prozesse zu ersetzen, wenn dadurch entsprechende. dotierte Zonen gebildet werden. Dasselbe gilt für die epitaktischen Aufwachsprozesse.
Hierzu 1 Blatt Zeichnungen

Claims (8)

21 Ol 278 Patentansprüche;
1. Integrierte Halbleiteranordnung mit zu den Halbleiterelementen parallel geschalteter, der Störspannungsunterdrückung dienender Serienschaltung eines Dämpfungswiderstandes und eines Entkopplungskondensators, bei der eine in einem Halbleitersubstrat liegende, als Entkopplungskondensator dienende P+-Zone, eine auf der Substratoberfläche aufgewachsene, erste Epitaxieschicht, eine auf der ersten Epitaxieschicht, aufgewachsene, zweite N--Epitaxieschicht angebracht und in der zweiten Epitaxieschicht' die Halbleiterelemente sowie ein P+-Verbindungskanal zum Dämpfungswiderstand angeordnet sind, dadurch gekennzeichnet, daß die erste Epitaxieschicht (15) einen hohen spezifischen Widerstand aufweist und ein die erste Epitaxieschicht (15) durchquerender und bis in die als Entkopplungskondensator dienende P+-Zone (13) reichender, eine wesentlich höhere Störstellenkonzentration als die erste Epitaxieschicht (15) aufweisender P+-Kanal (18) vorgesehen ist, der im wesentlichen den Dämpfungswiderstand bildet
2. Integrierte Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Epitaxieschicht (15) vom N-- oder ?--Leitfähigkeitstyp ist.
3. Integrierte Halbleiteranordnung nach Anspructi 1, dadurch gekennzeichnet, daß die erste Epitaxieschicht (15) eine eigenleitende Schicht ist.
4. Integrierte Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Epitaxieschicht (15) einen spezifischen Widerstand größer als 10 Ohm · cm aufweist.
5. Integrierte Halbleiteranordnung nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß zusätzliche, die Halbleiterelemente isolierende P+-Isolationskanäle (19a—19c; 25a—25c) durch beide Epitaxieschichten getrieben sind und mit der als Entkopplungskondensator verwendeten P+-Zone (13) in Verbindung stehen.
6. Verfahren zur Herstellung integrierter Halbleiteranordnungen nach den Ansprüchen 1 bis 4, bei dem in das Substrat die den Entkopplungskondensator bildende P+-Zone eingebracht wird, auf das Substrat die erste Epitaxieschicht aufgewachsen wird, in die die P+-Zone ausdiffundiert, auf die erste die zweite Epitaxieschicht aufgewachsen wird, in die der P+-Verbindungskanal zum Dämpfungswiderstand und die Halbleiterelemente bildenden Halbleiterzonen eingebracht werden, dadurch gekennzeichnet, daß in die erste Epitaxieschicht (15) der im wesentlichen den Dämpfungswiderstand bildende P+-Kanal (18) eingebracht wird.
7. Verfahren nach Anspruch 6 zur Herstellung einer Halbleiteranordnung nach Anspruch 5, dadurch gekennzeichnet, daß jeweils gleichzeitig mit dem den Dämpfungswiderstand bildenden P+ -Kanal (18) bzw. dem P+-Verbindungskanal (26) entsprechend dotierte P+-Isolationskanäle (19a— 19c bzw. 25a-25cj eingebracht werden.
8. Verfahren nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß die den Dämpfungswiderstand bzw. den Verbindungskanal bildenden P+-Kanäle (18 bzw. 26) und die den Entkopplungskondensator bildende P+-Zone (13) durch Diffusion hergestellt werden.
Die Erfindung betrifft eine integrierte Halbleiteranordnung mit zu den Halbleiterelementen parallel geschalteter, der Störspannungsunterdrückung dienender Serienschaltung eines Dämpfungswiderstandes und a eines Entkopplungskondensators, bei der eine in einem Halbleitersubstrat liegende, als Entkopplungskondensator dienende Pt-Zone, eine auf der Substratoberfläche aufgewachsene, erste Epitaxieschicht, eine auf der ersten Epitaxieschicht aufgewachsene, zwe'te N~-Epitaxieschicht angebracht und in der zweiten Epitaxieschicht die Halbleiterelemente sowie ein P+-Verbin· dungskanal zum Dämpfungswiderstand angeordnet sind!
Bei vielen integrierten Halbleiteranordnungen wird is auf einem N+-Substrat eine P--Epitaxieschicht aufgewachsen, wobei die Epitaxieschicht selbst als Dämpfungswiderstand dient, der in Serie zu einem Entkopplungskondensator liegt Bei Schaltvorgängen in der Halbleiteranordnung werden infolge der vorhandenen Induktanzen Störspannungen erzeugt Eine Serienschaltung aus Dämpfungswiderstand und Entkopplungskondensator ist geeignet, diese Störspannungen zu unterdrücken, wenn diese Serienschaltung parallel zur Halbleiteranordnung geschaltet ist Der Wert des Därmpfungswiderstandes ist von Wichtigkeit, da er für die bewirkte Dämpfung maßgeblich ist
Bei Halbleiteranordnungen, bei denen derartige Maßnahmen vorgesehen werden müssen, hat es sich gezeigt, daß es außerordentlich schwierig ist, die aufzuwachsende P--Epitaxieschicht hinsichtlich ihrer Dicke und ihres spezifischen Widerstandes so exakt festzulegen, daß die erforderlichen elektrischen Eigenschalten erreicht werden. Zur Lösung dieses Problems ist bereits vorgeschlagen worden, den Schichtwiderstand der P+-dotierten Seite eines Entkopplungskondensators als Dämpfungswiderstand zu verwenden. In diesem Fall wirkt die P~-Epi»axieschicht nicht mehr als Serienwiderstand. Ein derartiger Aufbau weist jedoch mehrere Nachteile auf. Zunächst ist es schwierig, den Wen: des Dämpfungswiderstande» festzulegen. Außerdem ist die zwischen den einzelnen Anordnungen auftretende kapazitive Kopplung zu groß, um Anordnungen hoher Schaltgeschwindigkeit zu erhalten. Schließlich ist es bei diesen Anordnungen erforderlich, daß der unterhalb den in der Oberfläche der integrierten Anordnung gebildeten Transistoren und Widerstände liegeinde Entkopplungskondensator sehr großflächig ist und daß die Energiezufuhr von der Rückseite des Substrats aus erfolgen muß.
so Durch die französische Patentschrift 15 63 412 ist eine integrierte Halbleiteranordnung der eingangs genannten Art bekannt, bei der zur Bildung eines integrierten Kondensators eine P+-dotierte Schicht als Kondensatorbelag gegenüber dem N-Ieitenden Substrat dient Auf dieser Schicht ist eine. P--dotierte Epitaxieschicht aufgewachsen, auf der wiederum eine die Halbleiterelemente aufnehmende, N~-dotierte Epitaxieschicht aufgebrsicht ist Die P--Schicht ist kontaktiert durch P+-Ieitende Kanäle, welche die N~-dotierte Epitaxie-
eo schicht zur Oberfläche hin durchdringen. Diese Kanäle stellen jedoch reine Anschlüsse dar, die nicht als Ohm'sche Widerstände mit einem für Dämpfungswiderstände typischen Wert angesehen werden können. Es ist die der Erfindung zugrunde liegende Aufgabe, bei einer mehrschichtigen,integrierten Halbleiteranordnung der im Oberbegriff des Anspruchs 1 genannten Art eine die Störspannungsunterdrückung bewirkende Serienschaltung eines Dämpfungswiderstandes und eines
DE2101278A 1970-01-26 1971-01-13 Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung Expired DE2101278C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US545370A 1970-01-26 1970-01-26

Publications (2)

Publication Number Publication Date
DE2101278A1 DE2101278A1 (de) 1971-08-05
DE2101278C2 true DE2101278C2 (de) 1982-05-06

Family

ID=21715953

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2101278A Expired DE2101278C2 (de) 1970-01-26 1971-01-13 Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung

Country Status (7)

Country Link
US (1) US3619735A (de)
JP (1) JPS49756B1 (de)
DE (1) DE2101278C2 (de)
FR (1) FR2077312B1 (de)
GB (1) GB1315583A (de)
NL (1) NL7100928A (de)
SE (1) SE370466B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6082870U (ja) * 1983-11-14 1985-06-08 日新建鉄株式会社 公衆電話用引出し式踏み台
US5059897A (en) * 1989-12-07 1991-10-22 Texas Instruments Incorporated Method and apparatus for testing passive substrates for integrated circuit mounting
SE470415B (sv) * 1992-07-06 1994-02-14 Ericsson Telefon Ab L M Kondensator med hög kapacitans i ett integrerat funktionsblock eller en integrerad krets, förfarande för framställning av kondensatorn och användning av kondensatorn som en integrerad avkopplingskondensator
US6849909B1 (en) * 2000-09-28 2005-02-01 Intel Corporation Method and apparatus for weak inversion mode MOS decoupling capacitor
US7600208B1 (en) 2007-01-31 2009-10-06 Cadence Design Systems, Inc. Automatic placement of decoupling capacitors

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1047388A (de) * 1962-10-05
US3404295A (en) * 1964-11-30 1968-10-01 Motorola Inc High frequency and voltage transistor with added region for punch-through protection
US3423653A (en) * 1965-09-14 1969-01-21 Westinghouse Electric Corp Integrated complementary transistor structure with equivalent performance characteristics
US3430110A (en) * 1965-12-02 1969-02-25 Rca Corp Monolithic integrated circuits with a plurality of isolation zones
FR1535920A (fr) * 1966-12-13 1968-08-09 Texas Instruments Inc Procédé de fabrication de circuits intégrés
US3538397A (en) * 1967-05-09 1970-11-03 Motorola Inc Distributed semiconductor power supplies and decoupling capacitor therefor
US3474309A (en) * 1967-06-30 1969-10-21 Texas Instruments Inc Monolithic circuit with high q capacitor
US3560277A (en) * 1968-01-15 1971-02-02 Ibm Process for making semiconductor bodies having power connections internal thereto
US3544863A (en) * 1968-10-29 1970-12-01 Motorola Inc Monolithic integrated circuit substructure with epitaxial decoupling capacitance

Also Published As

Publication number Publication date
GB1315583A (en) 1973-05-02
DE2101278A1 (de) 1971-08-05
FR2077312A1 (de) 1971-10-22
SE370466B (de) 1974-10-14
NL7100928A (de) 1971-07-28
FR2077312B1 (de) 1974-02-15
JPS49756B1 (de) 1974-01-09
US3619735A (en) 1971-11-09

Similar Documents

Publication Publication Date Title
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2823967C2 (de)
DE1295093B (de) Halbleiterbauelement mit mindestens zwei Zonen entgegengesetzten Leitungstyps
DE1639254B2 (de) Feldeffekthalbleiteranordnung mit isoliertem gatter und einem schaltungselement zur verhinderung eines durchschlags sowie verfahren zu ihrer herstellung
DE3545040A1 (de) Verfahren zur herstellung einer vergrabenen schicht und einer kollektorzone in einer monolithischen halbleitervorrichtung
DE1489031B1 (de) Transistor mit einem scheibenfoermigen Halbleiterkoerper und Verfahren zu seiner Herstellung
DE1964979C3 (de) Halbleiterbauelement mit wenigstens einem lateralen Transistor und Verfahren zu seiner Herstellung
DE1259469B (de) Verfahren zur Herstellung von inversionsschichtfreien Halbleiteruebergaengen
DE1764570C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE1903870B2 (de) Verfahren zum herstellen monolithischer halbleiteranordnungen und nach dem verfahren hergestellte halbleiteranordnung
DE2063952A1 (de) Bipolartransistor
DE1539090B1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2364752A1 (de) Halbleitervorrichtung
DE1764578C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor
DE2101278C2 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2256447A1 (de) Integrierte halbleiteranordnung und verfahren zur herstellung
DE2702451B2 (de) Halbleiteranordnung
DE2141695A1 (de) Verfahren zur Herstellung eines monolithischen Halbleiterbauelementes
DE1813130C3 (de) Verfahren zur Herstellung einer Zenerdiode
DE2904480A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrem herstellen
DE2236897B2 (de)
DE2205991B2 (de) Verfahren zur bildung eines fuer lawinendurchbruch vorgesehenen uebergangs in einem halbleiter-bauelement
DE2527076B2 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2600375B2 (de) Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung
DE3026779C2 (de)

Legal Events

Date Code Title Description
8126 Change of the secondary classification
D2 Grant after examination
8339 Ceased/non-payment of the annual fee