DE2141695A1 - Verfahren zur Herstellung eines monolithischen Halbleiterbauelementes - Google Patents

Verfahren zur Herstellung eines monolithischen Halbleiterbauelementes

Info

Publication number
DE2141695A1
DE2141695A1 DE19712141695 DE2141695A DE2141695A1 DE 2141695 A1 DE2141695 A1 DE 2141695A1 DE 19712141695 DE19712141695 DE 19712141695 DE 2141695 A DE2141695 A DE 2141695A DE 2141695 A1 DE2141695 A1 DE 2141695A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor
doped
type
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19712141695
Other languages
English (en)
Other versions
DE2141695B2 (de
Inventor
Bernard Thomas; Panousis Peter Theodore; New Providence N.J. Murphy (V.St.A.). P
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of DE2141695A1 publication Critical patent/DE2141695A1/de
Publication of DE2141695B2 publication Critical patent/DE2141695B2/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/036—Diffusion, nonselective
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/114—Nitrides of silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/151—Simultaneous diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thyristors (AREA)
  • Formation Of Insulating Films (AREA)

Description

WESTERN ELECTRIC COMPANY Murphy, B. T. 13-2
Incorporated
NEW YORK IN. Y.) 10007 USA
Verfahren zur Herstellung eines monolithischen Halbleiterbauelementes
Diese Erfindung bezieht sich auf ein Verfahren zur Herstellung eines monolithischen Halbleiterbauelementes mit den Schritten : Aufbringen einer festzusammenhängenden und gleichförmigen ersten Schicht, die mit einer eine Leitfähigkeit einer ersten Art bestimmenden Verunreinigung dotiert ist, auf einer gesamten Oberfläche eines Halbleiterteiles und in Berührung mit ihr;
Formen einer Vielzahl von Öffnungen in dieser Schicht, Aufbringen einer zweiten Schicht auf der ersten Schicht und in den Öffnungen und Heizen des Gebildes auf eine erhöhte Temperatur, die dazu ausreicht, daß die Verunreinigungen von der dotierten ersten Schicht in das Halbleiterteil diffundieren;
Formen eines Musters örtlicher Zonen einer zweiten Halbleiter-Leitfähigkeitsar t unter den Öffnungen in der dotierten ersten Schicht.
209817/1245
Bei der Herstellung einer Reihe von Halbleiterbauelementen ist es erwünscht, eine Vielzahl örtlich voneinander getrennter Oberflächenzonen einer Halbleiter-Leitfähigkeitsart durch eine anders und relativ hoch dotierte Oberflächenschicht der anderen Halbleiter-Leitfähigke its art, die sich über die gesamte obere Oberfläche der Scheibe erstreckt, hindurch zu gestalten. Nach dem Stand der Technik ist es üblich, solche Gebilde nach dem Verfahren der rohen Gewalt herzustellen, bei dem an ausgewählten Stellen eine sehr hohe Konzentration von Verunreinigungen der einen Art da eingebracht wird, wo die Zonen erwünscht sind, und das sich auf eine Überkompensation stützt, um Teile der Schicht umzuwandeln in diese eine Leitfähigkeitsart.
Wie es nach dem Stand der Technik bekannt ist, bringt diese Zuführung notwendigerweise Verhältnisse zwischen Oberflächenkonzentration und Diffusionstiefe mit sich, die oft unerwünscht sind. Selbst wenn die Grenzen der Oberflächenkonzentration und der Diffus ions tiefe in einem besonderen Fall nicht unangenehm sind, so ist es nach dem Stand der Technik doch bekannt, daß ein oftmals bedeutender Teil der Schichtverunreinigungen über die
2 0 9 817/1245
zonenformenden Verunreinigungen hinaus "vorstößt". Wegen dieses wohlbekannten "Vorstoß"-Effektes wird ein vollständiges Durchdringen der Zonen durch die Schicht hindurch nicht ohne weiteres gänzlich erreicht.
Diese Probleme können auftreten und werden von denen, denen der Stand der Technik bekannt ist, lediglich durch Aufbauen von Zonen der ersten Halbleiter-Leitfähigkeit und Zonen der zweiten Halbleiter-Leitfähigkeit Seite an Seite eher vermieden, als dadurch, daß zuerst eine nichtselektive Schicht auf der gesamten Oberfläche aufgebracht wird und dann versucht wird., eine höhere Konzentration anderer Verunreinigungen durch einzelne Stellen der Schicht zu zwingen. Unglücklicherweise wurde in der bisherigen Praxis die Herstellung von Seite-an-Seite-Zonen wechselnder Leitfähigkeitsart durch Anwendung von zwei oder mehr aufeinanderfolgenden Maskenprozessen erreicht. Da die Tendenz bei Halbleiterbauelementen zu immer schmaleren Geometrien gegangen ist, ist die erforderliche Präzision der Ausrichtung aufeinanderfolgender Masken zunehmend schwieriger geworden. Folglich kann das
' 209817/1245
Vermeiden nur eines einzigen Maskenprozesses ein bedeutendes Anwachsen der Produktausbeute zur Folge haben.
Zur Verhinderung dieser Probleme zeichnet sich diese Erfindung dadurch aus, daß das Halbleiterteil von der Art der ersten Halbleiterfc Leitfähigkeit ist, und daß die zweite Schicht aus einem Material besteht, das durch Ätzen in einer Lösung entfernbar ist, die das Halbleiterteil und die dotierte erste Schicht nicht angreift, und das als Schutz dagegen wirksam ist, daß Verunreinigungen von der ersten dotierten Schicht während des Heizschrittes unter die Öffnungen eingebracht werden.
Dieses Verfahren schließt die Benutzung einer Qxydmaske zur selektiven Bereitstellung der Schicht-formenden Verunreinigungen aus einer festen Phase ein, und die Maske dient auch dazu, selektives Eindringen Zonen-formender Verunreinigungen aus einer festen oder gasförmigen Phase zu ermöglichen.
Ein wichtiger Schritt in diesem Verfahren verwendet während der Schichtbildung eine nichtselektiv geformte Abdeckschicht über der
209817/1245
dotierten Oxydmaske, um Schicht-bildende Verunreinigungen davon abzuhalten, in unerwünschte Flächen unter den Öffnungen in der dotierten Qxydmaske einzudringen.
Die Erfindung soll nachstehend an zwei Ausführungsbeispielen näher erläutert werden. Ba der zugehörigen Zeichnung zeigen;
Fig. 1 ' eine Draufsicht auf einen Teil einer Scheibe einer integrierten Halbleiterschaltung, und zwar sind ein Widerstand und ein Transistor dargestellt, die entsprechend dem ersten Ausführungsbeispiel der Erfindung hergestellt sind]
Fig, 2-6 Querschnittsansichten desselben Teiles der
Scheibe, wie sie im wesentlichen während der entsprechend dem Erfindungsbeispiel auftretenden Herstellungsschritte erscheinen;
Fig, 7 eine Draufsicht auf einen Transistor und auf Teile
von zwei benachbarten Transistoren, die ent-
2Ö9817/124S
sprechend dem zweiten Ausführungsbeispiel der Erfindung hergestellt worden sind;
Fig. 8 eine Querschnittsansicht, wie sie beim. Schnitt
entlang der Schnittlinie8-8 in Fig. 7 auftritt;
Fig. 9-11 Querschnittsansichten des Scheibenteiles in Fig. 7, wie sie im wesentlichen dem zweiten Ausführungsbeispiel entsprechend bei aufeinanderfolgenden wichtigen Herstellungsschritten erscheinen.
Es möge berücksichtigt werden, daß die Bilder in Anbetracht der Einfachheit und Klarheit der Erläuterung nicht unbedingt auf die Waagschale gelegt worden sind«
Obwohl die oben zusammengefaßte Erfindung generell für die Herstellung von Halbleiterbauelementen geeignet ist, soll sie im Detail bekanntgemacht werden durch den Hinweis auf zwei spezielle Ausführungen, die zurzeit als besonders vorteilhafte Anwendungen dieser Methode angesehen werden«
209817/1245
2U1695
Was die Bilder 1-6 betrifft, so ist dort eine Draufsicht gezeigt und gewisse erläuternde Querschnittsansichten eines Teiles einer Halbleiterscheibe, die entsprechend der momentan bevorzugten Ausführung der Erfindung hergestellt ist. Genauer stellt Fig. 1 in schematischer Weise eine Draufsicht auf einen typischen Widerstand _21 und einen typischen Transistor _31 dar, die auf einem Teil 11_ einer Einkristall-Halbleiterscheibe hergestellt sind. Die Darstellungen mit durchgezogenen Linien zeigen Kontaktfenster, die durch eine isolierende Schicht hindurch mittel fotolitografischer Standardmaskentechniken gebildet sind.
Wie in Fig. 1 gezeigt, ist eine Widerstands zone 27 mit einem Strichlinienmuster 24 gekennzeichnet. Ein Gebiet 25 außerhalb des Strichlinienmusters 24 und innerhalb des rechtwinkligen Strichlinienmusters 26 stellt eine abgetrennte Region dar, die die Widerstands zone 27 umgibt. Ebenso ist ein Transistor 31 gezeigt, mit einer rechteckigen Emitterzone, gekennzeichnet mit der gestrichelten Linie 36; mit einer rechteckigen Basiszone, gekennzeichnet mit den Strichlinien 38; und mit einer Kollektorzone 40, auf der Außenseite durch Strichlinien 39 und auf der
209817/1245
Innenseite durch Strichlinien 38 gekennzeichnet. In durchgezogenen Linien dargestellt zeigen: Muster 32 ein Emitterkontaktfenstex; Muster 33 und 34 Basiskontaktfenster; Muster 35 ein Kollektorkontaktfenster. " . «-.-.:-
Wie aus Fig. 2-6 ersichtlich, ist die Geometrie unter der Oberfläche des Scheibenteiles ljL_ die von Sperrschicht isolierten monolithografischen integrierten Schaltungen. Zu diesem Zweck schließen, wie in Fig. 2 dargestellt, erste Herstellungsschritte die Bildung eines Musters von Zonen 42 und 43 mit relativ niedrigem spezifischem Widerstand und N-Leitfähigkeit in der Oberfläche eines einkristallinen Silizium teile s 41 ein, das ein Teil einer P-leitenden Scheibe sein kann, die durch Bor-Dotierung erzeugt ist, um einen im wesentlichen gleichförmigen spezifischen Widerstand von etwa 5 Ohm/cm zu erhalten.
Nach Herstellung der Zonen 42 und 43 wird eine P-artige Epitaxialschicht 44 über der Oberfläche des Materialteiles 41 und über den Zonen 42 und 43 abgelagert, die dabei vergraben werden. Ein zweites Muster von Zonen 46 und 48, Tiefkontaktzonen
209817/1245
genannt, wird daraufhin ganz durch die Epitaxialschicht 44 ' hindurch ausgebildet, z.B. durch Diffusion oder Ionenimplantation. Zonen 46 und 48 sind ringartige Zonen, deren seitliche Geometrien so eingerichtet sind, daß sie gesamten Randteile der vergrabenen Zonen 42 und 43 schneiden. Tiefkontaktzonen 46 und 48 sind typischerweise relativ hoch dotiert, beispielsweise
20 mit einer Oberflächenkonzentration von etwa 10 Phosphoratomen pro Kubikzentimeter.
Ist erst einmal der Aufbau nach Fig. 2 erreicht, ist es erwünscht, P-artige Verunreinigungen nichtselektiv in. die gesamte Oberfläche der Scheibe zur Herstellung eines gestaffelten Störstellenprofils einzudiffundieren, um den Transistorwirkungsgrad zu fördern und um Oberflächenrekombination von Minoritätsträgern zu verhindern.
Die vorliegende Erfindung kann als Beitrag zur bequemen Herstellung dieses gestaffelten Störstellenprofils verwendet werden und, noch wichtiger, zur bequemen, später folgenden Herstellung einer örtlich begrenzten N-artigen Emitterzone, die sich von der
209617/1245
ίο
Oberfläche aus erstreckt und mit ihr in Berührung ist, und die durch dieses Störstellenprofil umgeben wird.
Zu diesem Zweck zeigt Fig. 3 eine dotierte Oxydschicht 51, die über der Oberfläche der Scheibe aufgebracht ist. Zunächst wird Schicht 51 aufgebracht durch nicht selektives Ablagern einer zusammenhängenden Schicht von etwa 2.000 A aus mit Bor dotiertem Siliziumoxyd, z.B. durchpyrolithische Zersetzung von Silan fSiH ) in einer Bor-haltigen Atmosphäre, wobei die Scheibe für etwa 30 Minuten auf etwa 300 bis 400°C gehalten wird. Darauf werden unter Benutzung von fotolithografischen Standardtechniken j Öffnungen 32 und 35 durch die Schicht 51 geschaffen. Öffnung 35 ist ein ringartiges KoILektorkontaktfenster, Öffnung 2 ist das Emitterkontaktfenster. Jedes Fenster dient dem doppelten Zweck, einerseits das spätere selektive Einbringen von N-artigen Verunreinigungen in den Halbleiter zu ermöglichen und andererseits Kontaktfenster zu schaffen, durch die später niederohmige elektrische Kontakte zu den darunterliegenden Teilen der Halbleiteroberfläche hergestellt werden können. Jn dieser Stufe, wenn die
209817/1245
dotierte Schicht 51 die durch sie hindurchgeformten Öffnungen aufweist, besteht das, was als dotierte Oxydmaske 51 bezeichnet wird.
Es wurde aufgezeigt, daß es besonders vorteilhaft ist, die dotierte Oxydmaske mit einer Abdeckschicht 61 aus geeignetem Material . zu bedecken, gezeigt in Fig. 4, bevor Verunreinigungen von der Maske in Schicht 44 eindiffundiert werden. Der Hauptzweck der Abdeckschicht 61 ist, die Bor-Verunreinigungen aus der dotierten Oxydmaske daran zu hindern, während des Diffusionsheizvorganges in die Öffnungen zu wandern«,
Eine dotierte Oxydmaske während der Diffusion abzudecken, ist nach Stand der Technik bekannt. Jedoch benutzten Anwender bekannter Technik eine zweite undotierte oder dotierte Oxydablagerung als Abdeckschicht. Das ist nachteilig, da dann die Abdeckschicht nicht leicht entfernt werden kann, ohne Inkaufnahme eines zweiten fotolithografischen Schrittes. Die Erfindung liegt teilweise in der Erkenntnis, daß die Abdeckschicht 61 im wesentlichen aus einem Material bestehen sollte, das leicht
209817/1245
2U1695
durch Ätzen in einer Lösung entfernt werden kann, die die dotierte Oxydmaske 51 oder irgendeinen Halbleiter teil nicht spürbar angreift, Eine 18Q0 - 2000 A dicke Schicht von Siliziumnitrid oder Aluminiumoxyd, die beide durch heiße (etwa 180 C) Phosphorsäure ätzbar sind, ist geeignetes Material für die Abdeckschicht 61,
Nach Herstellung der Abdeckschicht 61 wird das Gebilde auf eine Temperatur erhitzt, die ausreichend ist, um eine gewünschte Menge Bor von der dotierten Oxydmaske in den Halbleiter in eine gewünschte Tiefe zu treiben. Verwenden eines mit etwa
21 ,
10 Boratomen/ccm dotierten Oxydes und etwa 30 Minuten Heizen auf ungefähr 875 C erzeugt z,B. eine etwa 0, 2 Mikron diffundierte
19 Schicht mit einer Oberflächenkonzentration von etwa 10 Boratomen/ccm.
Es sollte offensichtlich sein, daß es von Vorteil ist, die Verunreinigung s« konzentration im dotierten Oxyd so einzurichten, daß die resultierende Verunreinigungskonzentration, die in den Halbleiter eindiffundiert ist, nicht ausreicht, um die N-artigen Tiefkontaktzonen 46 und 48 in
209817/1245
2U1695
P-artige umzuwandeln.
Nach dem Diffundieren der gewünschten Verunreinigungsmenge von der dotierten Maske 51 in den Halbleiter wird die Silikonnitrid-Abdeckschicht 61 durch Eintauchen in Phosphorsäure JfH PO4) von 160-180°C entfernt. Da die heiße Phorphorsäure das dotierte Oxyd und den Halbleiter mit nur vernachlässigbarer Rate ätzt im Bezug auf die Rate, mit welcher die Silikonnitrid oder Aluminiumoxyd ist, kann das Entfernen der Abdeckschicht 61 ohne Verletzen des darunterliegenden Gebildes ein recht unkritischer, nicht-fotolithografischer Prozeß sein.
Fig. 5 zeigt die Anordnung nach Entfernen der Abdeckschicht Es sei darauf hingewiesen, daß Öffnungen 32 und 35 wieder geöffnet worden sind, ohne Anwendung eines selektiven fotolithografischen Schrittes. Weiterhin sei auf eine gestrichelte Linie in Fig. 5 hingewiesen, die schematisch die Tiefe darstellt, in welche während des oben beschriebenen Heizvorganges Bor-Verunreinigungen von der dotierten Oxydmaske eingedrungen sind.
17/1245
Nach Entfernen der Abdeckschicht 61 wird dann das Gebilde einer Umgebung ausgesetzt, die N-artige Verunreinigungen enthält, z.B. Phosphor, und zwar in erster Linie, um durch Öffnung 32 eine Emitterzone 36 zu bilden, dargestellt in Fig. 6. Da jedoch der eine fotolithografische Prozeß zur Bildung der Öffnung 32 benötigt wird, kann man mit nur vernachlässigbarem Anwachsen der Kompliziertheit der fotolithographischen Maske ringartige Öffnungen 35 bilden, wie gezeigt, so daß die N-artigen Emitter-formenden Verunreinigungen auch in die Tiefkontaktzone 48 eindiffundiert werden, um die Wirkung von P-artigen Verunreinigungen auszugleichen, die während des oben beschriebenen Heizvorganges in diese Zonen eingedrungen sind. Diese Möglichkeit anzuwenden, ist vorteilhaft, wo ein minimaler Kollektorserienwiderstand ein Ziel ist, wie in Nichtsättigungs-Logikschaltungen mit geringer Verlustleistung, und sie kann ebenfalls nützlich sein, wo minimale Kollektor-Basis-Sperrschichtkapazität und maximale Kollektor-Basis-Dur chbruchspannung erwünscht ist.
Die Phosphor-Verunreinigungen können eingebracht werden von einer festen Phase durch nichtselektives Ablagern eines zweiten
209817/1245
dotierten Oxydes über Maske 51 und anschließendes Heizen oder von einer gasförmigen Phase durch Verfahren, die nach Stand der Technik wohlbekannt sind. Bei jedem der beiden Verfahren dient die dotierte Oxydmaske 51 als eine Diffusionsmaske, so daß der Phosphor selektiv in den Halbleiter nur durch die Öffnungen 32 und 35 eindringen kann. Natürlich kann die dotierte Oxydmaske 51 auch ausreichend dick gemacht werden, um als Maske zu dienen, durch welche die Phosphor-Verunreinigungen ioenförmig selektiv implantiert werden, mit Techniken, die bekannt sind. Nach typisch üblicher Art können jedoch die Phosphor-Verunreinigungen aus einer gasförmigen Phase durch etwa 90 Minuten langes Diffundieren bei 930 C zur Herstellung einer Oberflächenkonzentration von
21
ungefähr 10 Phosphoratomen/ecm eingebracht werden. Nach der Phosphordiffusion aus der gasförmigen Phase kann etwa zurückgebliebenes Phosphorglas durch kurzes Ätzen in verdünntem HF (etwa 100 zu 1) entfernt werden.
Ein letzter Vorgang, dessen Ergebnis in Fig. 6 gezeigt ist, wendet einen zweiten fotolithografischen Maskenschritt an, um Kontaktfenster 22 und 23 für Widerstand 21 und Basiskontaktfenster 33 und
209817/1245
für Transistor Sl_ zu öffnen. Eine Vielzahl von Anordnungen kann gewählt werden, um Elektroden durch die Kontaktfenster hindurch zu bilden und um die Verbindung zusammenhängender Reihen von funktioneilen Elementen untereinander zu erreichen. Eine besonders vorteilhafte Technik schließt die Anwendung einer Balkenleiter-,(beam leadjTechnologie ein.
Es wird zu schätzen sein, daß das erfindungsgemäße Verfahren nicht mehr fotolithogrphische Prozesse erfordert als vorgeschlagen worden ist. Das jetzige Verfahren vermeidet noch die oben beschriebenen Beziehungen zwischen Oberflächenkonzentrationen und vermeidet den "Vorstoß" von P-artigen Verunreinigungen unterhalb der N-artigen Emitterzonen. Verfährt man so, wird ein verbessertes Gebilde hergestellt mit dem einzigen zusätzlichen leicht ausgeführten Schritt nichtselektiven Aufbringens und Entfernens der Abdeckschicht über der dotierten Oxydmaske.
Wendet man sich nun zur zweiten Ausführung, so ist in den Fig. 7-10 ein einfaches, selbsttrennendes Gebilde gezeigt, das der vorliegenden Erfindung entsprechend hergestellt ist. Fig. 7 zeigt
20981 7/12AS
2U1695
schematisch eine Draufsicht auf einen typischen Transistor 7_1_ und auf Teile zweier benachbarter gleicher Transistoren 7J2 und ^73^ auf einem Teal J74 einer einkristallinen Halbleiterscheibe. Darstellungen durchgezogener Linien zeigen metallisierte Elektroden, die elektrischen Kontakt zum Transistor aufbauen; Darstellungen mit gestrichelten Linien zeigen die Stellen von PN-Sperrschichten unterhalb der Oberfläche einer passivierenden dielektrischen Schicht, z.B. eines Oxyds, die über den Halbleiter gebieten liegt mit Ausnahme der Stellen, wo die Elektroden in elektrischem Kontakt mit diesen Halbleitergebieten sind. Die Darstellungen aus gestrichelten Linien geben also die Grenzen der verschiedenen Halbleiterzonen an, die die Transistoren bilden.
Ausführlicher dargestellt weist Transistor 1\_ auf: eine rechteckige Zone, gekennzeichnet durch ein gestrichelt dargestelltes Rechteck 75 und elektrisch kontaktiert durch eine Metallelektrode 76; eine Basiszone, gekennzeichnet durch ein gestrichelt dargestelltes Rechteck 77 und elektrisch kontaktiert durch eine Metallelektrode 78; eine ringartige Kollektor zone,
2098 17/124 5
2U1695
gekennzeichnet als Gebiet zwischen gestrichelt dargestellten Rechtecken 77 und 79 und elektrisch kontaktiert durch Metallelektroden 80 und 81. Zur Vereinfachung ist nur ein Teil der benachbarten Transistoren_72 und TJi^ gezeigt.
Fig. 8 zeigt eine schematische Querschnitts ansieht des Scheibenteiles von Fig. 7 mit einer ersten Vorspannung V , die mit den Kollektorelektroden 80 und 81 verbunden ist; eine zweite Vorspannung V_, die mit der Basiselektrode 78 verbunden ist; und eine elektrische Erde, die mit der Emitterelektrode 76 verbunden ist. V ist typischerweise etwa 0, 7 - 0, 8 Volt, um eine Basisansteuerung zu schaffen, die den Transistor einschaltet,und V1 ist etwas größer, z.B. 1-5 Volt, so daß das Verarmungsgebiet 84, das sich von der ringförmigen Kollektorzone 82 aus erstreckt, vollkommen unter das gesamte Halbleitermaterial reicht, das in seitlicher Ausdehnung durch Zone 82 eingeschlossen wird. Es wird zu schätzen sein, daß, wenn dieses Verarmungs gebiet sich einmal unter diesem eingeschlossenen Material miteinander verbunden hat, dieses eingeschlossene
209817/1245
Material elektrisch abgetrennt ist von dem P-artigen Material, das Zone 82 umgibt. Zusätzlich arbeitet das Verarmungs gebiet 84 als Aufhänger für Träger, die von Zone 83 abgegeben worden sind.
Interessant für die vorliegende Erfindung ist das gewünschte
Gebilde eines Bauelementes von dem Typ, wie es in Fig» 7 und 8 dargestellt ist. Erstens sollte der Teil des P-artigen einkristallinen Materials schwach dotiert sein, um eine weite Ausdehnung des Verarmungsgebietes 84 mit minimaler anliegender Spannung V zu ermöglichen. Zweitens sollte ein stärker dotierter P-artiger
Oberflächenteil 86 vorhanden sein, um seitliche Raumladungsverarmung zu redizieren, um Verarmungs gebiet 84 fernzuhalten von der Grenzfläche zwischen Halbleiter 86 und passivierender dielektrischer Schicht 87, wo Oberflächenerzeugung von Minoritätsträgern die Arbeitsweise des Bauelementes schädlich beeinflussen würde, und um eine Potentialbarriere zu schaffen,
welche die Diffusion von Minoritätsträgern zur Oberfläche verhindert, an welcher sie rasch rekombinieren würden. Und
drittens sollten N -artige Zonen 82 und 8 3 gänzlich durch den
209817/1245
2U1695
Oberflächenteil 86 hindurchreichen, ohne "Vorstoß" von P-artigen Verunreinigungen darunter, da irgendein "Vorstoß" von P-artigen Verunreinigungen unter den Zonen 82 und 83 zur Vergrößerung der Spannung führt, die erforderlich ist, um die Verarmungsschicht 84 zu bilden.
Erfindungs gemäß wird ein solches Gebilde hergestellt, wie in Fig. 9 gezeigt, indem auf der Oberfläche einer schwach dotierten P-artigen einkristallinen Scheibe 85eine Schicht 88 aus Oxyd aufgebracht wird, die mit Bor in einer Konzentration
21
von etwa 10 pro ecm dotiert ist. Darauf werden unter Anwendung fotolithografischer Standardtechniken Öffnungen 82A, 83A, und 91 durch Schicht 88 hindurch gebildet, um dahindurch selektives Eindringen von N-artigen Verunreinigungen zu
ermöglichen.
Darauf wird eine zweite Schicht 89, in Fig. 10 gezeigt, nichtselektiv über Schicht 88 und in die darin befindlichen Öffnungen abgelagert. Schicht 89 ist vorteilhafterweise mit Phosphor in
23 einer sehr hohen Konzentration dotiert, z.B. mit etwa 10 Atomen/ccm.
209117/1241
In dieser zweiten Ausführungsform ist keine extra Abdeckschicht über den dotierten Oxyden nötig, da die dotierten Oxyde 88 und 89 wechselseitig zum Schutz dagegen wirken, daß Verunreinigungen in unerwünschte Teile der Halbleiteroberfläche eindringen.
Schließlich wird das Gebilde nach Fig. 10 für etwa 30 Minuten auf ungefähr 930 C geheizt, damit Bor von Schicht 88 und Phosphor von Schicht 89 in den Halbleiter "diffundiert. Das resultierende Gebilde ist in Fig. 11 gezeigt. Es sei daraufhingewiesen, daß die N -artigen Zonen weiter reichen als die P-artigen Teile, da bei einer gegebenen Temperatur Phosphor etwas schneller diffundiert als Bor. Es sei auch darauf hingewiesen, daß die Konzentration des eingeführten Bors unabhängig von den Phosphorkonzentrationen geändert werden kann, da sie jeweils durch getrennte Festquellen 88 und 89 bereitgestellt werden, und weil der Phosphor nicht irgendeinen vorher gebildeten, stark dotierten P-artigen Oberflächenteil über kompensier en muß.
Man wird zu sehätzen wissen, daß diese Vorteile e rfindungs gemäß erreicht werden ohne Hinzufügen irgendwelcher zusätzlichen
209817/1245
fοtolithografischen Schritte zu denen, die bei Prozessen nach Stand der Technik benötigt werden.
Sind die oben beschriebenen Schritte erfüllt, können Elektroden nach einer geeigneten Technik gebildet werden, wie sie nach Stand der Technik bekannt ist.
Wer den Stand der Technik kennt, wird erkennen, daß viele
Abänderungen in Ausführungen und Verfahren gemacht werden können, z.B. können auf Wunsch die Leitfähigkeits arten nach Prinzipien vertauscht werden, die nach Stand der Technik
wohlbekannt sind.
209817/1245

Claims (7)

  1. 2U1695
    PATENTANSPRÜCHE
    1»)Verfahren zur Herstellung eines monolithischen Halbleiter-Bauelementes mit den Schritten:
    Aufbringen einer festzusammenhängenden und gleichförmigen ersten Schicht, die mit einer eine Leitfähigkeit einer ersten Art bestimmenden Verunreinigung dotiert ist, auf einer gesamten Oberfläche eines Halbleiterteiles und in Berührung mit ihr;
    Formen einer Vielzahl von Öffnungen in dieser Schicht, Aufbringen einer zweiten Schicht auf der ersten Schicht und in den Öffnungen und Heizen des Gebildes auf eine erhöhte Temperatur, die dazu ausreicht, daß die Verunreinigungen von der dotierten ersten Schicht in das Halbleiterteil diffundieren;
    Formen eines Musters örtlicher Zonen einer zweiten Halbleiter-Leitfähigkeitsart unter den Öffnungen in der dotierten ersten Schicht,
    209817/1246
    dadurch gekennzeichnet, daß das Halbleiterteil ;(44, 8 5) von der Art der ersten Halbleiter-Leitfähigkeit ist und daß die zweite Schicht .(61, 89) aus einem Material besteht, das durch Ätzen in einer Lösung entfernbar ist, die das Halbleiterteil und die dotierte erste Schicht (51, 88) nicht angreift, und das als Schutz dagegen wirksam ist, daß Verunreinigungen von der dotierten ersten Schicht während des Heizschrittes unter die Öffnungen (32, 35, 82A, 83A) eingebracht werden.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
    daß die zweite Schicht (61, 89) aus einem Material besteht, das aus der Gruppe ausgewählt ist, die sich aus Siliziumnitrid und Aluminiumoxyd zusammensetzt.
  3. 3. Verfahren nach Anspruch 1, gekennzeichnet durch den Schritt zum Formen einer Vielzahl getrennt angeordneter Zonen der zweiten Halbleiterart |46, 48, 82, 83), angrenzend an die Oberfläche des Halbleiterteiles (41, 85), vor der Ablagerung der ersten Schicht (51, 88).
    209017/1245
  4. 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Verunreinigungskonzentration in der dotierten ersten Schicht so ist, daß die während des Heizschrittes in das Halbleiterteil eingedningenen Verunreinigungen nicht ausreichen, um irgendeinen Teil der getrennt angeordneten Zonen in die erste Halbleiter-Leitfähigkeitsart umzuwandeln.
  5. 5. Verfahren nach Anspruch 1, gekennzeichnet durch die Schritte!
    Einbringen eines ersten Musters in mindestens einen ausgewählten Teil einer ersten größeren Oberfläche eines Körpers aus Halbleitermaterial mit einer ersten Leitfähigkeitsart, wobei das Muster mindestens eine Zone .'(42, 43) einer zweiten Leitfähigkeitsart einschließt;
    Aufbringen einer Epitaxial-Schicht (44) aus Halbleitermaterial einer Halbleiter-Leitfähigkeit erster Art auf dieser ersten größeren Oberfläche;
    Einbringen eines zweiten Musters von Tiefkontakt-Zonen {46, 48) einer Halbleiter-Leitfähigkeit zweiter Art
    209817/1245
    2U1695
    in die Epitaxial-Schicht, wobei dieses zweite Muster so angebracht ist, daß mindestens eine der Zonen des zweiten Musters den ganzen Umfang mindestens einer Zone des ersten Musters schneidet;
    Aufbringen der ersten Schicht auf der gesamten Oberfläche der Epitaxial-Schicht und in Berührung mit ihr in der Form einer ersten Siliziumoxydschicht (51), die mit einer die erste Halbleiter-Leitfähigkeitsart bestimmenden Verunreinigung dotiert ist;
    Herstellen der Vielzahl von Öffnungen |32, 35) im dotierten Oxyd, die jeweils über einer Zone des ersten Musters angeordnet sind, wobei der Heizschritt ausreichend sein muß, um zu veranlassen, daß die Verunreinigungen von der dotierten Oxydschicht in die Oberfläche der Epitaxial-Schicht diffundieren;
    Einbringen des Musters von Zonen {36) der zweiten Halbleiter-Leitfähigkeitsart unterhalb der Öffnungen in der dotierten Oxydschicht in eine Tiefe, die kleiner als die Tiefe ist, in welche sich die die Leitfähigkeit bestimmenden
    209817/1245
    2U1695
    Verunreinigungen der ersten Art von der dotierten Oxydschicht erstrecken.
  6. 6. Verfahren nach Anspruch 5, gekennzeichnet durch den Schritt des Entfernens der zweiten Schicht (61), der nicht durch Verwendung eines selektiven fotolithografischen Prozesses geschieht, sondern durch Ätzen in einer Lösung, die die zweite Schicht angreift, nicht aber in merklichem Maß das Halbleitermaterial und das dotierte Oxyd, nach dem Heizschritt und vor dem Einbringen des Musters der Zonen j[36) der zweiten Leitfähigkeitsart.
  7. 7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die zweite Schicht (61) im wesentlichen aus Siliziumnitrid besteht und die Lösung Phosphorsäure ist.
    209817/1245
DE19712141695 1970-08-26 1971-08-20 Verfahren zum herstellen eines monolithischen halbleiterbauelementes Pending DE2141695B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US6701670A 1970-08-26 1970-08-26

Publications (2)

Publication Number Publication Date
DE2141695A1 true DE2141695A1 (de) 1972-04-20
DE2141695B2 DE2141695B2 (de) 1976-12-02

Family

ID=22073185

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19712141695 Pending DE2141695B2 (de) 1970-08-26 1971-08-20 Verfahren zum herstellen eines monolithischen halbleiterbauelementes

Country Status (8)

Country Link
US (1) US3730787A (de)
JP (1) JPS5026915B1 (de)
BE (1) BE771636A (de)
DE (1) DE2141695B2 (de)
FR (1) FR2103520B1 (de)
GB (1) GB1366892A (de)
NL (1) NL7111703A (de)
SE (1) SE361982B (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3892609A (en) * 1971-10-07 1975-07-01 Hughes Aircraft Co Production of mis integrated devices with high inversion voltage to threshold voltage ratios
US3888706A (en) * 1973-08-06 1975-06-10 Rca Corp Method of making a compact guard-banded mos integrated circuit device using framelike diffusion-masking structure
JPS5128762A (ja) * 1974-09-04 1976-03-11 Tokyo Shibaura Electric Co Tategatasetsugodenkaikokahandotaisochi no seizohoho
GB1503223A (en) * 1975-07-26 1978-03-08 Int Computers Ltd Formation of buried layers in a substrate
US4035823A (en) * 1975-10-06 1977-07-12 Honeywell Inc. Stress sensor apparatus
US4047220A (en) * 1975-12-24 1977-09-06 General Electric Company Bipolar transistor structure having low saturation resistance
US4092662A (en) * 1976-09-29 1978-05-30 Honeywell Inc. Sensistor apparatus
JPS543479A (en) * 1977-06-09 1979-01-11 Toshiba Corp Semiconductor device and its manufacture
US4209350A (en) * 1978-11-03 1980-06-24 International Business Machines Corporation Method for forming diffusions having narrow dimensions utilizing reactive ion etching
FR2956242A1 (fr) * 2010-02-05 2011-08-12 Commissariat Energie Atomique Procede de realisation de premier et second volumes dopes dans un substrat
TWI501292B (zh) * 2012-09-26 2015-09-21 Ind Tech Res Inst 形成圖案化摻雜區的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3566517A (en) * 1967-10-13 1971-03-02 Gen Electric Self-registered ig-fet devices and method of making same
US3541676A (en) * 1967-12-18 1970-11-24 Gen Electric Method of forming field-effect transistors utilizing doped insulators as activator source

Also Published As

Publication number Publication date
NL7111703A (de) 1972-02-29
FR2103520B1 (de) 1974-10-18
BE771636A (fr) 1971-12-31
SE361982B (de) 1973-11-19
GB1366892A (en) 1974-09-18
DE2141695B2 (de) 1976-12-02
FR2103520A1 (de) 1972-04-14
JPS5026915B1 (de) 1975-09-04
US3730787A (en) 1973-05-01

Similar Documents

Publication Publication Date Title
DE69332619T2 (de) Verfahren zur Herstellung von einem Feldeffektbauelement mit einem isolierten Gatter
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE102011087845B4 (de) Laterales transistorbauelement und verfahren zu dessen herstellung
EP0239652B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE3245064C2 (de)
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2805442A1 (de) Verfahren zum herstellen eines schottky-sperrschicht-halbleiterbauelementes
EP0001586A1 (de) Integrierte Halbleiteranordnung mit vertikalen NPN- und PNP-Strukturen und Verfahren zur Herstellung
DE3788470T2 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit isoliertem Gate.
DE1489031B1 (de) Transistor mit einem scheibenfoermigen Halbleiterkoerper und Verfahren zu seiner Herstellung
DE1959895A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1810322C3 (de) Bipolarer Transistor für hohe Ströme und hohe Stromverstärkung
DE2926334C2 (de)
DE2510593C3 (de) Integrierte Halbleiter-Schaltungsanordnung
DE2141695A1 (de) Verfahren zur Herstellung eines monolithischen Halbleiterbauelementes
DE1903870B2 (de) Verfahren zum herstellen monolithischer halbleiteranordnungen und nach dem verfahren hergestellte halbleiteranordnung
DE1539090B1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE69022710T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung.
DE2256447A1 (de) Integrierte halbleiteranordnung und verfahren zur herstellung
DE3728849A1 (de) Mis (metallisolatorhalbleiter)-halbleitervorrichtung und verfahren zur herstellung derselben
DE2100224C3 (de) Maskierungs- und Metallisierungsverfahren bei der Herstellung von Halbleiterzonen
DE3447220C2 (de)
DE69025747T2 (de) Selbstjustierte Kontakt-Technologie
DE2101278C2 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung