DE2926334C2 - - Google Patents

Description

Die Erfindung betrifft ein Verfahren zur Herstellung von la­ dungsgekoppelten Halbleiterbauelementen (CCD) mit verdecktem Kanal entsprechend den Merkmalen des Oberbegriffs von Patentanspruch 1. Ein Verfahren dieser Art ist aus der US-Patentschrift 40 63 992, insbesondere Fig. 18 nebst zugehörigem Text, entnehmbar. Folgende allgemeine Betrachtungen seien zum besseren Ver­ ständnis der Erfindung vorausgeschickt:
Es ist allgemein bekannt, daß ladungsgekoppelte Halbleiterbauele­ mente eine Vielzahl von Elektroden umfassen, die über die Oberfläche eines Halbleitersubstrats verteilt zwischen einer Eingangs- oder Sourceregion und einer Ausgangs- oder Drainregion des Substrats angeordnet sind. Bei phasen- und taktgerechter Ansteuerung der Elektroden wird eine in die Sourceregion eingeführte elektrische La­ dung in einer Richtung parallel zur Oberfläche des Substrats weitergeschoben, bis sie in der Drainregion entnommen wird. Die Ladung wird dabei in vorgegebenen räumlichen Abständen, die durch die sogenannten Zellen vorgegeben sind, und in zeitlichen Abständen, die durch die sogenannten Taktperioden vorgegeben sind, weiterge­ leitet. Ladungsgekoppelte Halbleiterbauelemente können allgemein durch zwei Kriterien charakterisiert werden. Das eine bezieht sich auf die Taktung oder Betriebsphasen, wo­ bei zwischen Anordnungen mit Zwei-, Drei- oder Vierphasen­ betrieb unterschieden wird, und auf den Ort des Ladungs­ transports, wobei zwischen Anordnungen mit Oberflächenka­ nal oder verdecktem Kanal unterschieden wird.

Anordnungen mit Zweiphasenbetrieb sind am wenigsten komplex. Bei diesen werden im allgemeinen zwei Gruppen von sich abwechselnden Gateelektroden verwendet, von denen eine Gruppe mit Signalen getaktet wird, die gegen­ über den Signalen für die andere Gruppe phasenverscho­ ben sind. Bei einer bekannten Anordnung mit Zweiphasen­ betrieb besteht jede Gateelektrode aus zwei Sektionen, von denen eine erste Sektion auf einer das Substrat überdeckenden Oxidschicht ausgebildet ist, wobei diese Oxidschicht dicker ist als die Oxidschicht, über der die zweite Sektion ausgebildet ist. Auf diese Weise ist das elektrische Potential unterhalb der jeweils zweiten Sek­ tion immer höher als das Potential unterhalb der je­ weils ersten Sektion der Gateelektroden. Wenn daher jede Sektion einer Gateelektrode mit demselben Takt­ signal beaufschlagt wird, entstehen zwei unterschied­ liche elektrische Potentiale unterhalb der Sektionen einer solchen Gateelektrode. Beim Verschieben der La­ dung wird diese zunächst in den Teil des Substrats überführt, der unterhalb der ersten Sektion der Gate­ elektrode liegt - diese Sektionen werden daher auch als Transfersenken bezeichnet -, und dann in den Teil des Substrats weitergeleitet, der unterhalb der zwei­ ten Sektion der Gateelektrode liegt - diese Sektion wird daher auch als Speichersenke bezeichnet.

Bei anderer Ausführungsform für Zweiphasenbetrieb mit Oberflächenkanal wird jede Gateelektrode in zwei Schrit­ ten ausgebildet (vgl. die DE-OS 25 02 235). Dabei werden die Sektionen der Gate­ elektroden, die über den Speichersenken liegen, als erstes mit Abstand voneinander über einem Oxid gebildet, das die Oberfläche eines p-Siliziumsubstrats bedeckt. Die Sektionen der Gateelektroden werden dann als Ionen­ implantationsmaske benutzt, und Borionen werden in die Teile des Substrats zwischen den einzelnen bereits aus­ gebildeten Sektionen der Gatelektroden implantiert, so daß eine verstärkte p-Dotierung für die Transfersenken entsteht, die das elektrische Potential im Substrat im Vergleich zu dem der Speichersenken verringert. Die zweiten Sektionen der Gateelektroden werden dann über den Transfersenken ausgebildet.

Um bei den ladungsgekoppelten Anordnungen die Geschwin­ digkeit zu erhöhen und den Ladungstransport effektiver zu gestalten, wird das elektrische Randfeld zwischen den Gateelektroden der nebeneinander liegenden Zellen, besonders dessen Komponente, entlang der Oberfläche des Substrats ausgenutzt und eine Beschleunigung des La­ dungsträgertransports durch Ausbildung eines Transport­ kanals für die Ladung unter der Oberfläche des Substrats bewirkt. Unter der Oberfläche ist nämlich das elektri­ sche Feld parallel zur Substratoberfläche stärker als an der Oberfläche. Anordnungen mit verdecktem Kanal und Zweiphasenbetrieb verbinden daher den Vorteil der geringsten Schaltkreiskomplexität und der hohen Arbeits­ geschwindigkeit bei geringstem Ladungsverlust während des Ladungstransports zwischen den nebeneinanderlie­ genden Zellen.

Eine allgemein bekannte Methode, Anordnungen mit ver­ decktem Kanal und Zweiphasenbetrieb herzustellen, be­ inhaltet die Bildung der Gateelektroden aus zwei Sektio­ nen, wobei die über den Speichersenken liegenden Sektio­ nen als erste auf einem p-Siliziumsubstrat mit n-dotier­ tem verdecktem Kanal ausgebildet werden (vgl. die eingangs genannte US-PS 40 63 992. Der verdeckte n-Kanal hat eine Konzentration, wie sie für die Speicher­ senken gewünscht wird. Die über den Speichersenken lie­ genden Sektionen der Gateelektroden werden als Ionen­ implantationsmaske genutzt, und ein p-Dotierstoff, wie Bor, wird in den Teilen des verdeckten n-Kanals, die unter den Zwischenräumen zwischen den zuerst ausgebil­ deten Sektionen der Gateelektroden liegen, implantiert. Die Implantation erfolgt dabei mit einer Konzentration, die den n-Dotierstoff in der Region des verdeckten Ka­ nals teilweise kompensiert, so daß die Transfersenken entstehen. Die zweiten Sektionen der Gateelektroden wer­ den dann über den Transfersenken ausgebildet.

Obwohl eine solche Methode zur Herstellung von Anordnun­ gen mit verdecktem Kanal und Zweiphasenbetrieb allge­ mein üblich ist, so kann doch nicht übersehen werden, daß die Schwierigkeit der teilweisen Kompensation der Dotierung die Reproduzierbarkeit bei einer Serienher­ stellung begrenzt. So würde z. B. eine vollständige Vernichtung von n-Kanalregionen durch den p-Dotier­ stoff den verdeckten Kanal zerstören. Weiterhin ver­ größert die Verwendung eines Kompensationsdotierstof­ fes den Betrag aller n- und p-Dotierstoffe in den Trans­ fersenken und damit die physikalischen Defekte des Substrats, so daß eine vergrößerte Anzahl von Fang­ stellen und Rekombinationszentren geschaf­ fen wird. Diese wiederum beeinträchtigen die Kennwerte für den Ladungstransfer sowie den sogenannten Dunkel­ strom der Anordnung, begleitet von einer Verringerung der Arbeitsgeschwindigkeit und der Speicherzeiten.

Wenn der verdeckte n-Kanal durch Verwendung einer dünnen n-Epitaxialschicht - Stärke etwa 200 bis 600 nm - auf der Oberfläche eines p-Siliziumsubstrats gebildet wird, dann sind die kristallografischen Eigenschaften einer solchen Epitaxialschicht nicht so gut, wie die des Substrats, so daß die Geschwindigkeit ab- und der Dunkelstrom zunimmt. Weiterhin kann eine Diffusion von Fremdstoffen im Substrat in die Epitaxialschicht die Effektivität der Anordnung ver­ ringern.

Wird dagegen gemäß dem aus der vorerwähnten US-Patentschrift 40 63 992 bekannten Verfahren der verdeckte Kanal durch eine n-Ionenimplantation vor Ausbildung der ersten Sektionen der Gateelektroden gebildet, dann wird die Kontrolle einer p- Implantation zur geeigneten Teilkompensation des n-Dotier­ stoffes in den Transfersenken äußerst schwierig, denn es ist wünschenswert, daß der p-Dotierstoff annähernd das gleiche Verteilungsprofil in der Tiefe aufweist wie der n-Dotier­ stoff und daß die teilweise kompensierten Dotierprofile leicht voraussehbar und unempfindlich gegenüber Schwankungen der Herstellungsbedingungen sind. Da jedoch verschiedene Do­ tierstoffe verwendet werden, davon jeder mit anderen Anfor­ derungen an das Implantationsniveau und mit unterschiedli­ chen Implantatverteilungen, und da solche verschiedenen Do­ tierstoffe während der anschließenden Erwärmungszyklen, wie Wärmebehandlung und Oxidation, unterschiedlich diffundieren, ist eine ausreichende Teilkompensation über die gesamte Breite des verdeckten Kanals nicht erreichbar. Schließlich ergeben sich Komplikationen, weil der n-Dotierstoff und der p-Dotierstoff sich während der Diffusion ungünstig gegen­ seitig beeinflussen und zusätzlich unterschiedliche Aktivi­ tätsgrade nach den anschließenden Erwärmungszyklen aufweisen können.

Schließlich ist es aus der deutschen Offenlegungsschrift 25 00 184 bekannt, bei einem ladungsgekoppelten Halbleiter­ bauelement, das nach einem von dem hier angegebenen Verfah­ ren verschiedenen Verfahren hergestellt ist, auf einem Halb­ leitersubstrat eine dotierte Schicht bestimmten Leitfähig­ keitstyps und auf dieser eine abgestufte Isolierschicht vor­ zusehen, auf der sich Elektroden jeweils auf abwechselnd unterschiedlichem Niveau befinden, wobei unter Teilen dieser Elektroden Bereiche mit gleichem Leitfähigkeitstyp wie die dotierte Schicht, jedoch mit höherer Dotierungskonzentration vorgesehen sind.

Durch die Erfindung soll die Aufgabe gelöst werden, ein Ver­ fahren mit den Merkmalen des Oberbegriffes von Patentan­ spruch 1 so auszugestalten, daß es einfacher durchzuführen ist und sicherer zu reproduzierbaren Ergebnissen führt, wo­ bei Bauelemente mit relativ hoher Arbeitsgeschwindigkeit er­ halten werden.

Diese Aufgabe wird durch die kennzeichnenden Merkmale des Patentanspruches 1 gelöst.

Bei einem derartigen Verfahren wird für die Ausbildung der Speicher- und Transfersenken des verdeckten Kanals lediglich eine Dotiersorte verwendet und dadurch die er­ forderliche Fertigungskontrolle bei der Ausbildung der verdeckten Schicht erleichtert. Weiterhin wird für den verdeckten Kanal weniger Dotierstoff im Vergleich zu den Techniken mit Kompensation des zuerst eingebrachten Dotierstoffes benötigt, da bei dem neuen Verfahren eine Schicht mittels relativ niedriger Dotierkonzentration für die Transfersenken in den Regionen für die Speicher­ senken verstärkt wird, während beim Kompensationsverfah­ ren eine Schicht mit relativ hoher Dotierung für die Speichersenken in den Regionen für die Transfersenken zusätzlich mit einem Dotierstoff von entgegengesetztem Leitfähigkeitstyp dotiert wird. Die Verringerung des eingebrachten Dotierstoffes verringert mögliche physi­ kalische Defekte in der Oberflächenregion des Substrats und damit mögliche Fangstellen, mit der Folge einer Vergrößerung der Geschwindigkeit und einer Herabsetzung des Dunkelstroms.

Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

Bei dem Verfahren nach Anspruch 3 ergibt sich der Vorteil, daß durch Änderung der Stärke und des Verhältnisses der Implantatdosierungen die Tiefe der Speicher- und Transfersenken für eine vorgegebene Gate­ spannung leicht geregelt werden kann, um spezifische Betriebs­ eigenschaften zu erzielen, da die relative Implantatver­ teilung im wesentlichen unver­ ändert bleibt.

Ein Ausführungsbeispiel der Erfindung sei nachfolgend anhand der Zeichnung näher erläutert. Im einzelnen zeigen

Fig. 1 bis Fig. 7 vertikale Querschnittsansichten eines Tei­ les eines ladungsgekoppelten Halbleiterbauelementes während verschiedener Herstellungphasen in stark verzerrter und vereinfachter Darstellung,

Fig. 8 eine Draufsicht dazu, wobei Fig. 7 die Querschnittsansicht entlang der Linie 7-7 bildet,

Fig. 9A und Fig. 9B Querschnittsansichten entlang der Linie 9 A-9 A und 9B-9 B in Fig. 8,

Fig. 10A, 10B 11A, 11B, 12A, 12B vertikale Querschnittsansichten während weiterer Herstellungsphasen,

Fig. 13 eine weitere Draufsicht und

Fig. 14 schematische Kurven zur Darstellung der Dotierungskonzentrationsprofile der ver­ deckten Schicht in logarithmischem Maß­ stab als Funktion des Abstandes von der Oberfläche des Siliziumsubstrats.

Mit Bezug auf Fig. 1 bis Fig. 13 sei nun ein Ausführungsbeispiel des erfindungsgemäßen Herstel­ lungsverfahrens eines ladungsgekoppelten Halbleiterbauelementes mit ver­ decktem Kanal und Zweiphasenbetrieb beschrieben. Ein Halbleitersubstrat 10, im vorlie­ genden Fall p-Silizium mit einem spezifischen Wider­ stand in der Größenordnung von 10 bis 40 Ohm cm weist eine Schicht aus Siliziumdioxid auf, die auf der oberen Oberfläche gebildet ist, wie Fig. 1 zeigt. Diese Schicht 12 wird durch an sich bekannte thermische Oxidation gebildet, wobei die Dicke dieser Schicht 12 etwa 750 nm beträgt. An ausgewählten Stellen der Siliziumdioxid­ schicht 12 werden Fenster 13, wie gezeigt, ausgebildet, um die Bildung einer Schutzbandregion rings um die la­ dungsgekoppelten Halbleiterelemente zu ermöglichen. Diese Fenster 13 werden mittels eines herkömmlichen fotolithografisch- chemisch arbeitenden Arbeitsprozesses erzeugt. Ein p-Do­ tierstoff, hier Bor, wird dann in herkömmlicher Weise implantiert, einer Wärmebehandlung unterworfen und schließlich in die Teile des Halbleitersubstrats 10 diffundiert, die durch die geätzten Fenster 13 vor­ gegeben sind, um so die Schutzbandregionen 14, wie in Fig. 2 gezeigt, zu bilden. Hierzu sei erwähnt, daß sich während des Diffusionsprozesses in den ursprüng­ lich geätzten Fenstern 13 wieder eine Siliziumdioxid­ schicht bildet. Deren Dicke beträgt etwa 500 nm. Weiterhin erreicht die durch die Diffusion gebildete Isolationsregion 14 von der Oberfläche des Halbleiter­ substrats 10 aus eine Tiefe von 2 bis 3 µm.

Der überwiegende Teil der Siliziumdioxidschicht 12 in­ nerhalb der Schutzbandregionen 14 wird anschließend mittels herkömmlicher fotolithografischer-chemischer Ätztechniken entfernt und dadurch die darunter lie­ gende Oberfläche des Halbleitersubstrats 10 wieder freigelegt. Hiernach wird eine Gateoxidschicht 16, im vorliegenden Falle eine Siliziumdioxidschicht, auf dem freigelegten Teil des Halbleitersubstrats 10 in herkömmlicher Weise thermisch aufgebaut, wie Fig. 3 zeigt. Die Stärke dieser Gateoxidschicht 16 aus Sili­ ziumdioxid beträgt etwa 120 bis 150 nm.

Die obere Oberfläche der Anordnung wird dann einem ge­ eigneten n-Dotierstoff, im vorliegenden Falle Phosphor, bei Verwendung einer herkömmlichen Ionenimplantations­ einrichtung ausgesetzt, um eine gleichmäßige verdeckte Schicht 17 für die ladungsgekoppelten Halbleiterbauelemente auszu­ bilden, wie Fig. 3 zeigt. Die Phosphorimplantation er­ folgt dabei mit einer Spitzenkonzentration N (X₁), in einer Tiefe X₁, im vorliegenden Falle etwa 0,2 bis 0,25 µm von der oberen Oberfläche. Die Implantations­ dosierung beträgt 5 · 10¹¹ Atome/cm². Diese Implan­ tation wird durch Verwendung einer Implantations­ energie von etwa 300 KeV erreicht. Die Spitzen­ konzentration N (X₁) beträgt etwa 4 · 10¹⁶ Atome/cm³. Dazu sei angemerkt, daß die Dosierungskonzentration N (X) um die Tiefe X₁ symmetrisch abfällt und bei einem Abstand von etwa 75 um zu beiden Seiten der Tiefe X₁ einen Wert vom 0,6fachen der Spitzen­ konzentration N (X₁) erreicht. Dadurch entsteht eine n-Schicht von einer angenommenen Stärke Δ, die etwa 0,15 µm beträgt. Weiterhin sei angemerkt, daß die die Schutzbandregionen 14 überdeckende dickere Oxidschicht 12 die darunter liegenden Teile des Halbleitersubstrats 10 gegenüber dem Phosphorimplantat abschirmt.

Übergehend zu Fig. 4 wird in einem weiteren Arbeits­ gang eine polykristalline Siliziumschicht 18 mit her­ kömmlichen Techniken auf die Siliziumdioxidschichten 12 und 16, wie gezeigt, aufgebracht, beispielsweise durch chemisches Aufdampfen. Die Stärke dieser poly­ kristallinen Siliziumschicht 18 liegt etwa bei 500 nm Anschließend wird diese Schicht 18 mit einem geeigneten Dotierstoff dotiert, um die elektrische Leitfähigkeit zu vergrößern. Dazu wird Phosphor in die polykristalline Siliziumschicht bei Verwendung her­ kömmlicher Techniken diffundiert, um eine verhältnis­ mäßig hohe Dotierungskonzentration zu erhalten, etwa in der Größenordnung von 10¹⁹ bis 10²⁰ Atome/cm³. Die Diffusion erfolgt bei verhältnismäßig niedrigen Tempera­ turen, etwa bei 900° C und für eine verhältnismäßig kurze Zeit, etwa in der Größenordnung von 5 bis 15 Mi­ nuten, so daß sich das Profil der vorher verdeckten Schicht 17 aus Phosphor in seiner Stärke nicht wesent­ lich ändert.

Wie Fig. 5 erkennen läßt, wird die dotierte polykristal­ line Siliziumschicht 18 durch Verwendung fotolithogra­ fischer Plasmaätztechniken in Elektroden 20₁ bis 20 _n mit gleichmäßigen Abständen aufgegliedert. Auch hierzu sei angemerkt, daß der fotolithografische Plasmaätzpro­ zeß ein Niedrigtemperaturprozess ist und sich daher während dieses Prozesses die Stärke und die Dotierungs­ verteilung des implantierten Phosphors in der verdeck­ ten Schicht 17 nicht ändert. Man wird später erkennen, daß jede dieser Elektroden 20₁ bis 20 _n über einer Transfersenke der ladungsgekoppelten Elemente angeord­ net ist. Diese Elektroden 20₁ bis 20 _n können daher als Transfergates oder als Transfergateelektroden ange­ sehen werden. Die Oberfläche der Anordnung wird dann demselben Dotierstoff, also Phosphor, bei Verwendung derselben Implantationsbedingungen wie beim Herstel­ len der verdeckten Schicht 17 ausgesetzt. Es wird also dieselbe Dosierung von 5 · 10¹¹ Atome/cm² in derselben Tiefe X₁ von 0,2 bis 0,25 µm unterhalb der oberen Oberfläche der Anordnung unter Verwendung derselben Implantationsenergie von 300 KeV im­ plantiert, wie es bereits in Verbindung mit Fig. 3 beschrieben worden ist.

Wie bereits erwähnt, fand während des chemischen Auf­ dampfprozesses zur Bildung der polykristallinen Sili­ ziumschicht 18 (Fig. 4), während des Diffusionsprozesses zur Erhöhung der elektrischen Leitfähigkeit der Schicht und während des fotolithografischen Plasmaätzprozes­ ses zur Bildung der Elektroden 20₁ bis 20 _n aus der Schicht 18 keine wesentliche Diffusion von Phosphor in die Schicht 17 statt, da jeder dieser Prozesse bei relativ niedrigen Temperaturen und nur kurzen Er­ wärmungszeiten ablief. Im vorliegenden Falle bilden die Siliziumdioxidschicht 12 und die dotierten poly­ kristallinen Siliziumelektroden 20₁ bis 20 _n eine Ionenimplantationsmaske während der neuerlichen Phosphor­ implantierung, die verhindert, daß der Dotierungsphosphor in Teile der verdeckten Schicht eindringt, die unter der Schicht 12 und den Elektroden 20₁ bis 20 _n liegen, während dagegegen die Dotierungskonzentration des Phos­ phors in den Teilen der verdeckten Schicht 17, die in den Zwischenräumen zwischen den Elektroden 20₁ bis 20 _n liegen, wie Fig. 5 zeigt, erhöht wird. Folglich wird durch die neuerliche Implantation die n-Dotier­ stoffdosis aus Phosphor in den nicht abgedeckten Tei­ len der verdeckten Schicht 17 bis auf etwa 10¹² Atome/cm² bei der Tiefe X₁, also 0,2 bis 0,25 µm, angehoben, während die Dotierstoffdosis aus Phosphor von 5 · 10¹¹ Atome/cm² in den maskierten Teilen der verdeckten Schicht 17 unverändert bleibt. Nach der herkömmlichen Wärmebehandlung entsteht ein np-Übergang an der Grenze zwischen der implantierten verdeckten Schicht 17 und dem Siliziumsubstrat 10, der durch die gestrichelte Linie 23 in Fig. 5 angedeutet ist. Da die Dotierungs­ konzentration in den Regionen 21 b, d. h. zwischen den 30 Elektroden 20₁ bis 20 _n , größer ist, weist dieser Teil des Überganges eine geringere Tiefe auf, als der den Regionen 21 a, das ist unterhalb der Elektroden 20₁ bis 20 _n , entsprechende Teil des Überganges. Wie hier­ nach noch beschrieben werden wird, bilden die höher dotierten Regionen 21 b der verdeckten Schicht die Speichersenken der ladungsgekoppelten Halbleiterelemente und die geringer dotierten Regionen 21 a dieser Schicht 17 die Transfersenken der Bauelemente. Die Dotierungsprofile der Regionen 21 a und 21 b sind in Fig. 14 gezeigt und als Kurven A und B bezeichnet.

Fig. zeigt eine weitere Siliziumdioxidschicht 22, die mittels herkömmlicher thermischer Oxidation über den Elektroden 20₁ bis 20 _n gebildet wird. Während dieses Oxidationsprozesses diffundiert der in die verdeckte Schicht 17 implantierte Phosphor. Der anfänglich implan­ tierte Phosphor und der danach implantierte Phosphor diffundieren zusammen und vergrößern so die Stärke Δ der verdeckten Schicht 17.

Anschließend wird die gesamte Oberfläche der Anordnung, wie gezeigt, durch chemisches Aufdampfen in herkömm­ licher Weise mit einer polykristallinen Siliziumschicht 24 abgedeckt. Die Stärke dieser Schicht 24 beträgt etwa 500 nm. Danach wird diese Schicht 24 mit einem geeigneten Dotierstoff, hier Phosphor, durch herkömmliche Diffusion bis zu einer Konzentration von 10¹⁹ bis 20¹⁹ Atome/cm³ dotiert, um die elektrische Leitfähigkeit dieser polykristallinen Siliziumschicht 24 zu vergrößern. Die Gründe hierfür ergeben sich aus dem nachfolgenden. Erstens trennt die Siliziumdioxid­ schicht 22 die Elektroden 20₁ bis 20 _n elektrisch von der dotierten polykristallinen Siliziumschicht 24. Weiterhin ist aus Fig. 6 ersichtlich, daß Teile der dotierten polykristallinen Siliziumschicht 24 sich nach unten bis in die Teile der Siliziumdioxidschicht 16 auf der oberen Oberfläche des Halbleitersubstrats erstrecken, die zwischen den einander benachbarten Elektroden 20₁ bis 20 _n liegen, d. h. in jene Teile der Siliziumdioxidschicht 16 auf der oberen Oberfläche des Hableitersubstrats 10, die oberhalb der stärker mit Phosphor dotierten Teile der verdeckten Schicht 17, also den Speichersenken der ladungsgekoppelten Halbleiterbauelemente, liegen.

Wie Fig. 7 zeigt, wird die polikristalline Silizium­ schicht 24 von Fig. 6 durch herkömmliche fotolitho­ grafische Plasmaätzung in Elektroden 26₁ bis 26 _n mit gleichmäßigen Abständen voneinander aufgegliedert. Die Elektroden 26₁ bis 26 _n sind über den höher n-dotierten Teilen der verdeckten Schicht, das sind die Speichersenken, angeordnet. Diese Elektro­ den können daher als durchgehende Gateregion 28 der ladungsgekoppelten Halbleiterbauelemente angesehen werden. Die Source oder Eingangsregion 30 und die Drain oder Ausgangsregion werden, wie aus Fig. 7 ersichtlich, durch Ionenimplan­ tation von zusätzlichem Phosphor in die Regionen 30 und 32 gebildet, wobei die Siliziumdioxidschicht 12 und die Elektroden 20₁ bis 20 _n und 26₁ bis 26 _n der durch­ gehenden Gateregion 28 als Ionenimplantationsmasken dienen. Die Dosierung des Phosphors in der Source- und Drain-Region 30 und 32 liegt bei etwa 5 · 10¹⁴ Atome/cm² und die Implantationsenergie etwa bei 200 KeV. Nach der herkömmlichen Wärmebehandlung hat sich eine Siliziumdioxidschicht 27 durch thermische Oxidation ge­ bildet, die die Elektroden 26₁ bis 26 _n abdeckt. Während dieses Oxidationsprozesses werden Temperaturen im Bereich von 1000° C über eine Dauer von etwa zwei Stunden benutzt. Dadurch weitet sich die Stärke der verdeckten Schicht 17 weiter aus und wächst bis auf etwa 0,6 µm unter den Speichergates, d. h. in den Regionen 21 b (Fig. 6), und bis auf etwa 0,3/µm unter den Transfergates, d. h. in den Regionen 21 a (Fig. 5) an, wie die entsprechenden Kurven B′ und A′ in Fig. 14 zeigen.

Wie in Fig. 7 schematisch angedeutet ist, ist jede Transfergateelektrode 20₁ bis 20 _n elektrisch mit der rechts davon liegenden Speichergateelektrode 26₁ bis 26 _n gekoppelt. Die Transfergateelektrode 20₁ ist also elektrisch mit der Speichergateelektrode 26₁ verbunden, die Transfergateelektrode 20₂ mit der Speichergateelektrode 26₂ usw. Weiterhin sind die Transfergateelektroden 20₁, 20₃, 20₅ usw. und ent­ sprechend die Speichergateelektroden 26₁, 26₃, 26₅ usw. elektrisch an eine gemeinsame Taktsignalleitung Φ₁ angeschlossen und ebenso die Transferelektroden 20₂, 20₄ bis 20 _n sowie die Speichergateelektroden 26₂, 26₄ bis 26 _n an die Taktsignalleitung Φ₂. Die Takt­ signalleitungen Φ₁ und Φ₂ sind während des Betriebes der ladungsgekoppelten Halbleiterbauelemente mit phasenverscho­ benen Signalen beaufschlagt.

Fig. 8 zeigt die obere Oberfläche der Anordnung nach Fig. 7 in Draufsicht. Wie bereits erwähnt, ergibt die Gliederung sowohl der Transfergateelektroden 20₁ bis 20 _n als auch der Speichergateelektroden 26₁ bis 26 _n jeweils zwei elektrisch untereinander verbundene Elektroden. So sind die Transfergateelektroden 20₁, 20₃, 20₅ usw. elektrisch untereinander durch einen Teil der dotierten polikristallinen Siliziumschicht 18 (Fig. 4) verbunden, die nun mit der Siliziumdioxidschicht 22 (Fig. 7) überdeckt ist und die Anschlußleitung 34 bildet, die jedoch in Fig. 5 aus Gründen der Vereinfachung nicht gezeigt ist. In gleicher Weise sind die Transfergate­ elektroden 20₂, 20₄ bis 20 _n elektrisch durch einen Teil der dotierten polykristallinen Siliziumschicht 18 (Fig. 5) miteinander verbunden, die nun von der Silizium­ dioxidschicht 22 (Fig. 7) überdeckt ist und die Anschluß­ leitung 36 bildet. In gleicher Weise sind die Speicher­ gateelektroden 26₁, 26₃, 26₅ usw. durch einen Teil der dotierten polykristallinen Siliziumschicht 24 (Fig. 6) untereinander verbunden, die jetzt mit der Siliziumdioxidschicht 27 (Fig. 7) überdeckt ist und die Anschlußleitung 38 bildet. Schließlich sind die Speichergateelektroden 26₂, 26₄ bis 26 _n durch einen Teil der dotierten polykristallinen Silizium­ schicht 24 (Fig. 6) elektrisch untereinander verbunden, die nun mit der Siliziumdioxidschicht 27 (Fig. 7) über­ deckt ist und die Anschlußleitung 40 bildet. Die aus polykristallinem Silizium gebildeten Anschlüsse 34 und 36 werden durch Verwendung herkömmlicher foto­ lithografisch-chemische Ätzprozesse während der Aus­ bildung der Elektroden 20₁ bis 20 _n und die Anschlüsse 38 und 40 in gleicher Weise während der Ausbildung der Speichergateelektroden 26₁ bis 26 _n gebildet. Die Anschlüsse 34 und 38 sind in an sich bekannter aber nicht gezeigter Weise elektrisch an eine Taktsignal­ quelle Φ₁ und die Anschlüsse 36 und 40 mit einer Quelle für phasenverschobene Taktsignale Φ₂ während des Betriebs der ladungsgekoppelten Halbleiterbauelemente mit verdecktem Kanal und Zweiphasenbetrieb verbunden. Diese Verbindungen können entweder auf der Siliziumscheibe oder aber außerhalb davon hergestellt wer­ den.

Anhand der nachfolgenden Figuren sei nun die Ausbildung des Metallisierungssystems für die ladungsgekoppelten Halbleiterbauelemente beschrieben.

Als erstes werden mit Bezug auf Fig. 9A und Fig. 9B die Kontaktfenster oder Wege 42 und 44 für die Source- und Drainregionen 30 bzw. 32 sowie für die Anschlüsse 34 und 38 in ausgewählten Teilen der Siliziumdioxid- schichten 16, 22 und 24 mittels herkömmlicher foto­ lithografisch-chemischer Ätzprozesse ausgebildet. Dazu sei angemerkt, daß ebenso ein Kontaktweg durch die über dem Anschluß 36 (Fig. 8) liegende Siliziumdioxidschicht 22 und durch die über dem Anschluß 40 (Fig. 8) lie­ gende Siliziumdioxidschicht 27 gebildet wird.

Wie die nachfolgenden Fig. 10A und 10B erkennen las­ sen, wird auf die gesamte Oberfläche der bisherigen An­ ordnung einschließlich der Kontaktwege 42 und 44 eine polykristalline Siliziumschicht 48 aufgebracht, so daß auch die freiliegenden Oberflächenteile der Source- und Drainregionen 30 und 32 und die freiliegenden Teile der die Anschlüsse 36 und 38 (Fig. 9A und Fig. 9B) sowie 34 und 40 (Fig. 8) bildenden polykristallinen Silizium­ schichten überdeckt werden. Diese neue polykristalline Siliziumschicht 48 wird durch herkömmliches chemisches Aufdampfen hergestellt. Sie hat eine Stärke von 150 bis 200 nm. Das Aufdampfen erfolgt in einem ge­ eigneten Ofen bei einer Temperatur von etwa 700° C in der Aufdampfzone durch ein die obere Oberfläche der Anordnung überstreichendes Gasgemisch aus 1% Silizium­ wasserstoff (SiH₄) und 99% Stickstoff (N₂). Unter dem Einfluß dieser hohen Temperatur zerfällt der Sili­ ziumwasserstoff und Silizium schlägt sich auf der obe­ ren Oberfläche der Anordnung nieder. Die polykristalline Siliziumschicht 48 wird dann mit Phosphor in einem her­ kömmlichen Diffusionsprozeß bei Temperaturen von 920° C bis 950° C hoch dotiert, um die elektrische Leitfähig­ keit dieser Schicht zu erhöhen, so daß ein spezifischer Widerstand von etwa 20 bis 50 Ohm/cm² erreicht wird. Die hochdotierte polykristalline Siliziumschicht 48 ist so in Ohm'schen Kontakt mit den Source- und Drain­ regionen 30 und 32 und elektrisch mit den dotierten polykristallinen Siliziumschichten 18 und 24 der An­ schlüsse 34 und 38 (Fig. 9A und 9B) verbunden. Die Ver­ wendung eines chemischen Aufdampfprozesses liefert eine dotierte polykristalline Siliziumschicht 48 mit guter durchgehender und im wesentlichen gleichmäßiger Stärke, die als solche die ungleichmäßige, nicht ebene obere Oberfläche der Anordnung überzieht.

Über die dotierte polykristalline Siliziumschicht 48 wird in einem herkömmlichen Prozeß eine Aluminium­ schicht 50 aufgedampft, wie Fig. 10A und Fig. 10B zei­ gen. Die Stärke dieser Aluminiumschicht 50 beträgt etwa 200 bis 1000 nm. Anschließend wird die Oberfläche der Anordnung mit einem geeigneten Foto­ resist 52 überzogen und mit einem Muster zur Ausbil­ dung einer Maske 54 versehen. Die maskierten Teile der Aluminiumschicht 50 werden dann mit einem ge­ eigneten chemischen Ätzmittel in Berührung gebracht, z. B. 80 ml H₃ PO₄, 10 ml H₂O, 5 ml CH₃COOH und 5 ml HNO₃ bei einer Temperatur von 40° C, um die freilie­ genden Teile der Aluminiumschicht 50 wegzuätzen, ohne daß die darunterliegende dotierte polykristalline Sili­ ziumschicht 48 beeinträchtigt wird. Auf diese Weise entsteht ein Muster aus Aluminiumleitern, wie Fig. 11A und 11B für die Sourceregion 30, die Drainregion 32 und die Anschlüsse 34, 36, 38 und 40 (Fig. 8) zeigen.

Wie die nachfolgenden Fig. 12A und 12B zeigen, bildet die unterteilte Aluminiumschicht 50 eine widerstands­ feste Plasmaätzmaske, um die freigelegten Teile der polykristallinen Siliziumschicht 48 zu entfernen. Die übrige Fotoresistschicht 52 wird dann ebenfalls durch geeignete Plasmaätzmaßnahmen entfernt und da­ durch die Ausbildung der Leiter für Sourceregion 30, die Drainregion 32 und die Anschlüsse 34, 36, 38 und 40 abgeschlossen, wie Fig. 13 zeigt.

Claims (5)

1. Verfahren zur Herstellung von ladungsgekoppelten Halb­ leiterbauelementen (CCD) mit verdecktem Kanal, mit folgen­ den Verfahrensschritten:

• a) Ausbildung einer dotierten Schicht (17) mit einer vor­ gegebenen Dotierungskonzentration unter der Oberfläche eines Halbleitersubstrats (10),
• b) Ausbildung einer Vielzahl von mit vorgegebenem Abstand zueinander liegenden ersten Elektroden (20) an der Ober­ fläche oberhalb der dotierten Schicht (17)
• c) Einbringen eines Dotierstoffs in die zwischen den er­ sten Elektroden (20) liegenden Bereiche (21 b) der do­ tierten Schicht (17),
• d) Ausbilden einer Vielzahl von zweiten Elektroden (26) an der Oberfläche über den mit dem Dotierstoff dotier­ ten Bereichen (21b) der dotierten Schicht (17),

dadurch gekennzeichnet, daß zur Erhöhung der Dotierkonzentration in den zwischen den ersten Elektroden (20) liegenden Bereichen (21) ein denselben Leitfähigkeitstyp (z. B. n) wie bei der dotierten Schicht (17) erzeugender Dotierstoff in diese Bereiche (21 b) eingebracht wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Einbringen von Dotierstoff zur Erhöhung des Dotierungskonzentration mittels Ionenimplan­ tation erfolgt.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Ausbildung der dotierten Schicht (17) unter der Oberfläche des Halb­ leitersubstrats (10) durch Einbringen von, einen zum Leitfähigkeitstyp (z. B. p) des Substrats (10) ent­ gegengesetzten Leitfähigkeitstyp (z. B. n) erzeugenden Dotierstoff ebenfalls mittels Ionenimplantation erfolgt und daß bei beiden Ionenimplan­ tationsstufen die Ionenimplantation mit Spitzenkonzen­ trationen in der im wesentlichen gleichen Tiefe (X₁) unter der Oberfläche des Substrats (10) erfolgt.

4. Verfahren nach Anspruch 3, da­ durch gekennzeichnet, daß bei bei­ den Implantationsstufen der gleiche Dotierstoff implan­ tiert wird.