DE2800363C2 - Halbleiteranordnung und Verfahren zu deren Herstellung - Google Patents

Halbleiteranordnung und Verfahren zu deren Herstellung

Info

Publication number
DE2800363C2
DE2800363C2 DE2800363A DE2800363A DE2800363C2 DE 2800363 C2 DE2800363 C2 DE 2800363C2 DE 2800363 A DE2800363 A DE 2800363A DE 2800363 A DE2800363 A DE 2800363A DE 2800363 C2 DE2800363 C2 DE 2800363C2
Authority
DE
Germany
Prior art keywords
zone
semiconductor
layer
strip
manufacture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2800363A
Other languages
English (en)
Other versions
DE2800363A1 (de
Inventor
Claude Jan Principe Frederic le Beek Nijmegen Can
Cornelius Maria Eindhoven Hart
Henricus Elisabeth Josef Wulms
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2800363A1 publication Critical patent/DE2800363A1/de
Application granted granted Critical
Publication of DE2800363C2 publication Critical patent/DE2800363C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H01L27/0233—Integrated injection logic structures [I2L]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5221—Crossover interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/091—Integrated injection logic or merged transistor logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Bipolar Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

Die Erfindung betrifft eine Halbleiteranordnung entsprechend dem Oberbegriff des Patentanspruchs 1.
Die Erfindung betrifft außerdem ein Verfahren zur Herstellung einer solchen Halbleiteranordnung.
Unter »Ende« eines Stromleiters ist hier nicht das strikt mathematische Ende des Stromleiters oder von Teilen der Metallschicht, sondern Gebiete dieses Stromleiters bzw. der Metallschicht in der Nähe dieses mathematischen Endes zu verstehen.
Eine Halbleiteranordnung der obengenannten Art ist aus CH-PS 5 51 694 bekannt.
In der genannten CH-PS ist eine Halbleiteranordnung beschrieben, die eine an die Oberfläche grenzende Zone vom ersten Leitungstyp, einen Stromleiter mit einer an die Oberfläche grenzenden streifenförmigen Halbleiterzone vom zweiten Leitungstyp, und mehrere an die Oberfläche grenzende weitere Zonen vom zweiten Leitungstyp enthält, die durch einen Teil der Zone, im folgenden auch »Gebiet« genannt, vom ersten Leitungstyp von der streifenförmigen Halbleiterzone getrennt sind. Die streifenförmige Halbleiterzone, das zwischenliegende Gebiet und die weiteren Zonen dienen in der bekannten Anordnung als Emitter, Basis und Kollektor eines lateralen Transistors. Dieser Transistor (Injektor) dient zur Stromzufuhr für eine Anzahl vertikaler Transistoren, deren Basen die Kollektoren des Injektors bilden. Jeder der vertikalen Transistoren kann außerdem mehrere Kollektoren enthalten; damit werden Schaltungen vom sogenannten /2£.-Typ (I2<L = Integrated Injektion Logic) verwirklicht.
Um eine gleichmäßige Stromversorgung für die genannten vertikalen Transistoren über die ganze Länge der streifenförmigen Halbleiterzone zu erreichen, ist es erwünscht, daß diese streifenförmige Halbieiterzone innerhalb sehr enger Toleranzen ein konstantes Potential aufweist. Diese Halbleiterzone weist jedoch einen gewissen Widerstand auf-, der Flächenwiderstand einer derartigen Halbleiterzone kann z. B. 200 Ω betragen. Da diese streifenförmige Halbleiterzone sehr lang sein kann und dabei vielen der genannten vertikalen Transistoren Strom liefern können muß, kann leicht ein unerwünschter Potentialabfall in dieser streifenförmigen Zone auftreten. Dadurch ist die Spannung zwischen der streifenförmigen Halbleiterzone und dem Gebiet vom ersten Leitungstyp nicht mehr konstant und die Stromversorgung für die vertikalen Transistoren kann ungleichmäßig werden, wodurch das Schaltverhalten dieser Transistoren beeinträchtigt wird.
Bei der bekannten Anordnung ist dieser Nachteil teilweise dadurch behoben, daß die streifenförmige Halbleiterzone mit einer Metallschicht überzogen wird, die über praktisch die ganze Länge der Halbleiterzone mit dieser streifenförmigen Halbleiterzone in Kontakt steht.
Der auf diese Weise gebildete Stromleiter weist einen Widerstand auf, der erheblich niedriger als der der streifenförmigen Halbleiterzone an sich ist Dadurch wird der Spannungsabfall bei Stromführung wesentlich herabgesetzt
Obschon diese Maßnahme bereits eine wesentliche Verbesserung ergibt, sind damit noch nicht alle Nachteile beseitigt
Bei einer großen Anzahl von Schaltungselementen innerhalb einer Halbleiteranordnung ist es nämlich oft notwendig, leitende Verbindungen anzubringen, die einen Stromleiter der obengenannten Art kreuzen. Dazu ist es erforderlich, die Metallschicht über der streifenförmigen Halbleiterzone an der Stelle der Kreuzung zu unterbrechen, so daß an der Stelle der Kreuzung der Stromleiter lediglich aus der streifenförmigen Halbleiterzone besteht.
Obgleich dies nur über einen kurzen Abstand der Fall ist, führt der dadurch auftretende höhere Widerstand an der Kreuzungsstelle in vielen Fällen doch zu einem unzulässig großen Spannungsabfall über der streifenförmigen Halbleiterzone.
Die genannten Probleme können sich natürlich auch bei anderen Typen von Schaltungen ergeben, bei denen Stromleiter verwendet werden, die mit einer Metallschicht überzogene Halbleiterzonen enthalten und von anderen Leiterbahnen gekreuzt werden, wie es z. B. in der NL-OS 66 06 912 beschrieben ist, und im allgemeinen in allen Fällen, in denen der Spannungsabfall über ähnlichen Stromleitern äußerst gering sein soll.
Der Erfindung liegt deshalb die Aufgabe zugrunde, bei einer gattungsgemäßen Halbleiteranordnung den elektrischen Widerstand des Stromleiters an der Kreuzungsstelle zu verringern und ein Verfahren zur Herstellung einer solchen Anordnung anzugeben.
Der erste Teil der genannten Aufgabe wird durch die im Patentanspruch 1 gekennzeichnete Erfindung gelöst. Der Erfindung liegt u.a. die Erkenntnis zugrunde, daß die auf der streifenförmigen Halbleiterzone liegende Metallschicht wenigstens an der Stelle der Kreuzung auf sehr zweckmäßige Weise durch eine bereits für sehr verschiedene Zwecke in der Anordnung angebrachte andere leitende Schicht ersetzt werden kann, die zwei aufeinanderfolgende auf der streifenförmigen Halbleiterzone angebrachte Metallschichten miteinander verbindet, ohne daß Kontaktierung mit der kreuzenden Leiterbahn auftritt. Der zweite Teil der genannten Aufgabe wird durch die Verfahrensmerkmale im Kennzeichen des Anspruchs 8 gelöst.
Aus der US-PS 39 64 092 ist noch ein Stromleiter in einem Halbleiterbauelement bekannt, der aus einer an die Oberfläche des Halbleiterkörpers grenzenden, streifenförmigen Halbleiterzone und einer zur Verringerung des elektrischen Widerstandes unmittelbar darauf angebrachten, nicht unterbrochenen Polysiliciumschicht besteht.
Weiterhin ist aus der US-Zeitschrift IEEE Spectrum Bd. 6, Oktober 1969, Heft 10, Seiten 28 bis 35 bekannt, daß in einer Halbleiteranordnung an der Kreuzung ei-
28 OO 363
ner als Leiterbahn ausgebildeten Schicht aus gegen bei der Herstellung der Halbleiteranordnung auftretende Temperaturen beständigem, leitenden Material, welche von den an die Oberfläche der Halbleiteranordnung angrenzenden Zonen durch eine elektrisch isolierende Schicht isoliert ist, durch eine weitere Isolierschicht von der kreuzenden Leiterbahn getrennt ist. Durch diese US-Zeitschrift ist aber der AG gemäß Anspruch 1 nicht nahegelegt.
Bezüglich des Verfahrens gemäß Anspruch 8 ist aus der gleichen US-Zeitschrift zwar bekannt, unter Verwendung der Schicht aus gegen bei der Herstellung der Halbleiteranordnung auftretende Temperaturen beständigem, leitenden Material als Maske, an der Oberfläche des HaibieiterkÖrpers vom ersten Leitungstyp Zonen vom zweiten Leitungstyp durch Dotieren zu erzeugen, sowie daß eine Metallschicht in elektrischem Kontakt mit der Schicht aus gegen bei der Herstellung der Halbleiteranordnung auftretende Temperaturen beständigem, leitenden Material erzeugt wird und es ist aus dieser US-Zeitschrift schließlich bekannt die Schicht aus gegen bei der Herstellung der Halbleiteranordnung auftretende Temperaturen beständigem, leitenden Material mit einer weiteren Isolierschicht zu überziehen, wonach auf dieser weiteren Isolierschicht eine kreuzende Leiterbahn gebildet wird, jedoch legen diese im einzelnen bekannten Merkmale nicht das beanspruchte Verfahren nahe.
Aus der US-Zeitschrift IEEE Transactions on Electron Devices, Vol. ED-21, No. 12, Dezember 1974, Seiten 758 bis 767 ist noch bekannt, bei einer Halbleiteranordnung als gegen bei der Herstellung der Halbleiteranordnung auftretende Temperaturen beständigem, leitenden Material eine Schicht aus polykristallinem Silicium aufzubringen, auf der durch teilweise thermische Oxidation eine Siliciumoxidschicht erzeugt und schließlich auf dieser Isolierschicht eine teilweise darüberliegende Leiterbahn gebildet wird.
Weitere Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.
In der folgenden Beschreibung wird anstelle von »gegen bei der Herstellung der Halbleiteranordnung beständigem, leitendes Material« die Kurzbezeichnung »temperaturbeständiges Material« verwendet.
Einige Ausführungsformen der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigt
Fig. 1 eine Draufsicht auf eine Halbleiteranordnung nach der Erfindung,
F i g. 2 schematisch einen Querschnitt durch die Halbleiteranordnung nach F i g. 1 längs der Linie II-II,
F i g. 3 schematisch einen Querschnitt durch die Halbleiteranordnung nach F i g. 1 längs der Linie IH-III,
F i g. 4 schematisch einen Querschnitt durch die Halbleiteranordnung nach F i g. 1 längs der Linie IV-IV,
F i g. 4a eine Abwandlung der F i g. 4,
F i g. 5 das Schaltbild der Anordnung nach F i g. 1,
F i g. 6 eine Draufsicht auf einen Teil der Anordnung nach Fig. 1 nach einer anderen Ausführungsform der Erfindung,
F i g. 7 schematisch einen Querschnitt durch die Ausführungsform nach F i g. 6 längs der Linie VII-VII,
F i g. 8 schematisch einen Querschnitt durch die Ausführungsform nach F i g. 6 längs der Linie VIII-VIII,
Fig. 9 bis 11 schematisch im Querschnitt längs der Linie II-II eine Halbleiteranordnung nach der Erfindung in aufeinanderfolgenden Herstellungsstufen, und
Fig. 12 bis 14 schematisch im Querschnitt längs der Linie IV-IV eine Halbleiteranordnung nach der Erfindung in aufeinanderfolgenden Stufen der Herstellung.
Die Figuren sind schematisch und nicht maßstäblich gezeichnet, wobei der Deutlichkeit halber in den Querschnitten insbesonder die Abmessungen in der Dickenrichtung übertrieben groß dargestellt sind. Halbleitergebiete vom gleichen Leitungstyp sind in den Querschnitten im allgemeinen in derselben Richtung schraffiert; in den Figuren sind weiter entsprechende Teile in der Regel mit den gleichen Bezugsziffern bezeichnet.
Die Halbleitergebiete sind in den Querschnitten rechteckig gezeichnet; in der Praxis werden sie aber Abrundungen aufweisen, namentlich wenn diese Gebiete durch Diffusion erzeugt sind oder wenn die Anordnung zu einem späteren Zeitpunkt Wärmebehandlungen unterworfen wird.
Die Ränder der Halbleiterzonen 4 und 5 werden, wie oben bereits bemerkt wurde, im allgemeinen nicht genau mit den Rändern des temperaturbeständigen Materials zusammenfallen. Um jedoch den Selbstausrichtungsaspekt zu betonen, sind sie in den Figuren als zusammenfallend dargestellt.
F i g. 1 zeigt in Draufsicht und F i g. 2 bis 4 zeigen schematisch im Querschnitt längs der Linien H-Il, 1II-1II bzw. IV-IV der F i g. 1 eine Halbleiteranordnung nach der Erfindung. Die Anordnung (siehe F i g. 1 bis 3) enthält einen Halbleiterkörper 1, der ein an die Oberfläche 2 grenzendes Gebiet 3 (F i g. 2, 3) vom ersten Leitungstyp, im vorliegenden Beispiel vom n-Leitungstyp, ent- hält. Weiter enthält der Körper einen Stromleiter, der eine streifenförmige Halbleiterzone 4 (Fig.2. 3) vom zweiten Leitungstyp, in diesem Falle somit vom p-Leitungstyp, enthält.
Auf mindestens einer Seite der streifenförmigen Zone 4 enthält die Anordnung weiter mindestens eine an die Oberfläche 2 grenzende weitere Zone 5 (Fig. 1, 2), gleichfalls vom p-Typ, die von der streifenförmigen Zone 4 durch einen Teil des η-leitenden Gebietes 3 getrennt ist. In diesem Beispiel sind mehrere dieser weiteren Zonen 5 dargestellt, die einen Teil von Schaltiransistoren bilden. Das Beispiel zeigt eine Schaltung vom /2L-Typ. Dabei bilden die streifenförmige Zone 4 die Emitterzone, die weiteren Zonen 5 die Kollektorzonen und die zwischen der streifenförmigen Zone 4 und den weiteren Zonen 5 liegenden Teile des Gebietes 3 die Basiszonen lateraler Injektionstransistoren. Die Zonen 5 bilden dann zugleich die Basiszonen vertikaler Schalttransistoren, in denen η-leitende Kollektorgebiete 6 (Fig. 1,2) erzeugt sind. Das umgebende n-Ieitende Gebiet 3 bildet zugleich die gemeinsame Emitterzone dieser Schalttransistoren. Um den Spannungsabfall über dem Stromleiter möglichst herabzusetzen, ist die streifenförmige Halbleiterzone 4, sofern sie einen Teil des vorgenannten Stromleiters bildet, über praktisch ihre ganze Oberfläche mit einer Metallschicht 7 (Fig. 1, 3 und 4) überzogen und wenigstens an den Enden des Stromleiters mit dieser Metallschicht kontaktiert. Weiter enthält die Schaltung mindestens eine Leiterbahn Sa (F i g. 1 bis 3), die den Stromleiter kreuzt Dazu ist an der Stelle der Kreuzung die Metallschicht 7 unterbrochen, wobei die so erhaltenen Teile der Metallschicht wenigstens an ihren Enden mit der streifenförmigen Halbleiterzone 4 über Kontaktlöcher 9a verbunden sind (F i g. 1,3). In diesem Beispiel ist die Metallschicht 7 über das Kontaktloch 9a über praktisch ihre ganze Länge mit der streifenförmigen Zone 4 in Kontakt
Der Stromleiter enthält gemäß dem Kennzeichen des Anspruchs weiter eine ununterbrochene Schicht 10a,
28 OO
106 (F i g. 2, 4) aus temperaturbeständigem leitendem Material, die das Gebiet 3 zwischen der streifenförmigen Zone 4 und den weiteren Zonen 5 völlig bedeckt und von diesem Gebiet durch eine elektrisch Polierende Schicht 11a, 116 getrennt ist (F ig. 2).
Die Isolierschicht 11a, 116 besteht in diesem Beispiel aus Siliziumoxid, während für das temperaturbeständige Material polykristalline Silizium gewählt ist. Teile der Ränder dieser Schicht 10a, 106 aus polykristallinem Silizium fallen in Projektion mit mindestens einem Rand 12a, 12b(Fig. 1,2) der streifenförmigen Halbleiterzone und mit dem gegenüberliegenden Rand 13a, 136(F i g. 1, 2) jeder weiteren Zone 5 zusammen.
Schließlich ist an der Stelle der Kreuzung diese Schicht iOä, 10t) aus polykristallinen! Silizium zu beiden Seiten der Kreuzungsstelle leitend mit der Metallschicht 7, in diesem Beispiel über Kontakte 14a, 146, verbunden (F i g. 1,4) und durch eine Isolierschicht 15 (F i g. 2,3) aus z. B. Siliziumoxid von der kreuzenden Leiterbahn 8a getrennt. An der Stelle der Kreuzung besteht der Stromleiter aus der streifenförmigen Zone 4 und aus den polykristallinen Siliziumschichtteilen 10a, 106, die elektrisch zu der Zone 4 parallel geschaltet sind und auf diese Weise den elektrischen Widerstand des Stromleiters an der Stelle der Kreuzung herabsetze, 1. Die Kontakte 14a, 14b sind in diesem Beispiel über praktisch die gan^e Länge des Stromleiters angebracht Die Leiterbahn 8a bildet in diesem Beispiel einen Teil eines Metallisierungsmusters 8, das über Kontaktlöcher 9 mit freigelegten Teilen der weiteren Zonen 5 und der Kollektorzonen 6 verbunden ist, um eine Schaltung vom /2L-Typ zu erhalten. Fig.5 zeigt das elektrische Ersatzschaltbild dieser Schaltung.
Als temperaturbeständiges leitendes Material können unter Umständen mit Vorteil statt polykristallinen SiIiziums andere Materialien verwendet werden, die bei den während der Herstellung der Halbleiteranordnung angewandten Temperaturen nicht angegriffen werden, z. B. ein Material, das ein Element aus der Gruppe von Molybdän, Wolfram und Platin enthält
Weiter sind zwischen den unterschiedlichen Schaltungselemementen niederohmige Zonen 16 (Fig. 1, 2) angebracht, die sich bis zu einem unter dem Gebiet 3 liegenden Substrat 17 fortsetzen (F i g. 2 bis 4).
Im vorliegenden Beispiel sind zu beiden Seiten der streifenförmigen Zone 4 weitere Zonen 5 im Halbleiterkörper vorhanden, die durch Teile des Gebietes 3 voneinander getrennt sind.
Der Stromleiter enthält in diesem Beispiel zwei ununterbrochene Schichten 10a, 106 aus polykristallinem Silizium zu beiden Seiten der streifenförmigen Halbleiterzone, die die zwischen den Rändern 12a, 126 der streifenförmigen Zone und den Rändern 13a, 136 der weiteren Zonen liegenden an die Oberfläche grenzenden nleitenden Gebiete 3 völlig bedecken.
Der pn-Übergang 18 (F i g. 2) zwischen der streifenförmigen Halbleiterzone 4 und dem Gebiet 3 ist bei der dargestellten /2L-Schaltung im Betriebszustand in der Durchlaßrichtung vorgespannt Wie bereits erwähnt, sind Schalttransistoren in die Anordnung aufgenommen, deren gemeinsame Emitterzone durch das n-leitende Gebiet 3, deren Basiszonen durch die p-leitenden Zonen 5 und deren Kollektorzonen durch die n-leitende Zonen 6 gebildet werden.
Im vorliegenden Beispiel ist z. B. der Kollektor 6a eines ersten Schalttransistors Γι mit dem Kollektor 6c eines zweiten Schalttransistors Tz verbunden. Diese Schaltungsweise eignet sich besonders gut zur Verwirklichung von logischen Schaltungen, wie NICHT-ODER-Gattern (»Nor Gates«).
Von dem in der Durchlaßrichtung geschalteten pn-Übergang 18 werden nämlich Ladungsträger in das Gebiet 3 injiziert. Abhängig von dem logischen Signal an der Basis jedes Schalttransistors werden diese Ladungsträger in der Basiszone 5 dieses Schalttransistors gesammelt. Dies bestimmt den leitenden oder nichtleitenden Zustand des betreffenden Schalttransistors und dadurch den Spannungspegel des logischen Ausgangssignals.
Die in F i g. 5 dargestellten logischen Signalanschlüsse A1B, C, D und ζ>ι, Q2 entsprechen den in F i g. 1 mit A, B, C, D und Qu Qi bezeichneten Metallbahnen. Die lateraien injektionstransistoren sind in F i g. 5 als Stromquellen dargestellt. Die Anordnung nach Fig. 1 ist außerdem mit schematisch dargestellten Anschlüssen 19 und 20 zum Anschließen der positiven bzw. negativen Klemme einer Quelle 21 zum Zuführen des Einstellstroms versehen.
Der pn-Übergang 18 injiziert über seine ganze Länge, also auch an Stellen, an denen er nicht einer weiteren Zone 5 gegenüberliegt, wie z. B. in das Gebiet 22 (F i g. 1). Diese unerwünschte Injektion kann bei der Anordnung nach der Erfindung auf geeignete Weise dadurch verhindert werden, daß an diesen Stellen die streifenförmige Halbleiterzone 4 völlig oder teilweise weggelassen wird.
Ein weiteres Ausführungsbeispiel, bei der die streifenförmige Halbleiterzone unterbrochen ist, ist in Fig.6 dargestellt
F i g. 6 ist eine Draufsicht auf eine derartige Anordnung, während Fi g. 7 und 8 Querschnitte längs der Linien VII-VII bzw. VIIl-VIII zeigen.
Das temperaturbeständige, leitende Material 10 ist nun an der Stelle der Kreuzung zu einem zusammenhängenden Gebilde vereinigt Wie nachstehend noch näher beschrieben werden wird, wirkt dieses temperaturbeständige Material nicht nur als Teil des Stromleiters, sondern auch während der Herstellung der hier beschriebenen Anordnung als Dotierungsmaske. Dies hat zur Folge, daß nun die streifenförmige Zone 4 unterbrochen ist.
Das temperaturbeständige leitende Material kann für die ganze Anordnung als Dotierungsmaske verwendet werden und auch die anderen Ränder der weiteren Zonen 5 definieren, wonach dieses temperaturbeständige, leitende Material in der Anordnung erhalten bleibt und eine zusammenhängende Schicht bildet die über praktisch dem ganzen η-leitenden Gebiet 3 vorhanden ist
Dadurch bilden sich Stromwege 23, die elektrisch parallel zu dem Stromleiter verlaufen und den Spannungsabfall über dem Stromleiter noch weiter herabsetzen.
In den obenstehenden Beispielen ist der pn-Übergang 18 in dem Betriebszustand in der Durchlaßrichtung geschaltet In anderen Anordnungen ist es jedoch möglich, daß dieser Übergang in der Sperrichtung geschaltet oder kurzgeschlossen ist, wie z. B. in der niederländischen Patentanmeldung 66 06 912 beschrieben ist
Auch derartige Anordnungen können gemäß der vorliegenden Erfindung ausgestaltet werden. Eventuell kann in jenen Fällen, in denen der pn-Übergang 18 keinen Strom führt, die Metallschicht nur an den Enden mit der streifenförmigen Zone verbunden werden.
Eine Anordnung der oben beschriebenen Art wird z.B. auf folgende Weise hergestellt (siehe dazu die Fig.9 bis 14). Fig.9 bis 11 zeigen die Herstellung der Struktur nach F i g. 2 und die F i g. 12 bis 14 zeigen die
28 OO
ίο
Herstellung der Struktur nach F i g. 4.
Es wird von einem Halbleiterkörper, z. B. einem Siliziumsubstrat 17 (F i g. 9, 12) z. B. vom n-Leitungstyp und mit einem spezifischen Widerstand zwischen 0,005 und 0,015 Ω · cm ausgegangen. Darauf wird eine n-leitende epitaktische Schicht 3 mit einem spezifischen Widerstand zwischen z. B. 0,2 und 0,6 Ω · cm und einer Dicke von etwa 5 μίτι erzeugt.
Dann wird eine Diffusionsbehandlung unter Verwendung einer Maskierungsschicht aus z. B. Siliziumoxid und mit z. B. Phosphor als Dotierungselement zum Erhalten der niederohmigen η-leitenden Zonen 16 durchgeführt. Die Oberflächenkonzentration in diesen Teilen beträgt z. B. 1021 Atome/cm3. Die Öffnungen, durch die diese Phosphordotierung in den Halbleiterkörper eingeführt wird, weisen eine Anzahl paralleler Ausläufer auf, derart, daß zwischen zwei benachbarten Ausläufern stets genügend Raum vorhanden ist, um in einer folgenden Bearbeitung eine Basiszone 5 genügender Größe erzeugen zu können.
Dann wird die Oxidmaske entfernt, wonach auf der Oberfläche 2 eine Schicht aus Isoliermaterial, z. B. eine gleichmäßige Siliziumoxidschicht 11, erzeugt wird. Diese Oxidschicht 11 wird z. B. durch thermische Oxidation erhalten. Anschließend wird auf dieser Oxidschicht eine etwa 1 μιη dicke Schicht 10 aus temperaturbeständigem Material, z. B. polykristallinem Silizium, z. B. durch Zersetzung von Silan, abgelagert. Damit ist die in Fig.9 und 12 dargestellte Struktur erhalten.
Danach wird auf bekannte Weise mit Hilfe von Photomaskierung und Ätzung ein Muster in der Doppelschicht erzeugt, die aus dem Siliziumoxid 11 und der darauf liegenden Schicht 10 aus polykristallinen! Silizium besteht. Dadurch wird an jenen Stellen, an denen die streifenförmige Halbleiterzone 4 und die weiteren Zonen 5 gebildet werden sollen, die Schicht aus polykristallinem Silizium entfernt, während in diesem Beispiel auch das darunterliegende Oxid entfernt wird. Dann werden durch die so gebildeten öffnungen die unterliegenden Zonen durch Dotierung angebracht. In diesem Beispiel wird z. B. Bor bis zu einer Tiefe von z. B. 2,5 μιη eindiffundiert, wobei der Flächenwiderstand z. B. etwa 200 Ω beträgt.
Die so erhaltene Konfiguration ist in den F i g. 10 und 13 dargestellt. Die Gebiete 5 sind mit Hilfe der Maske aus Oxid und polykristallinem Silizium selbstausrichtend in bezug auf die streifenförmige Zone 4 und in bezug aufeinander angeordnet, während das Gebiet 3 zwischen der Zone 4 und den weiteren Zonen 5 völlig von dem polykristallinen Silizium bedeckt wird. Diese Maskierungsschicht aus Oxid und poiykrisiainneni Silizium wird nicht aus der Anordnung entfernt; in einem folgenden Schritt wird eine Schicht 15 aus Siliziumoxid mit einer Dicke von z. B. 0,5 μιη durch z. B. thermische Oxidation des polykristallinen Siliziums oder durch Ablagerung aus der Gasphase erzeugt
Auf übliche Weise werden anschließend Kollektorzonen 6 ζ. B. durch örtliche Diffusion von Phosphor bis zu einer Tiefe von etwa 1,5 μιη mit einem Flächenwiderstand von 5 Ω gebildet
Nach der Anbringung der Kontaktlöcher 9, 14 (Fig. 11, 14) wird ein Metallisierungsmuster 7, 8 z.B. dadurch gebildet daß eine Aluminiumschicht aufgedampft und dann abgeätzt wird, wonach die Querschnitte nach den F i g. 2 bis 4 erhalten werden.
Die Metallschicht 7 schließt sich dann über Kontaktlöcher 9 an die streifenförmige Zone 4 und über Kontaktlöcher 14 an die Schicht aus polykristallinem Silizium 10 an. An der Stelle der Kreuzung ist diese Metallschicht 7 unterbrochen und ist die Anordnung mit der Isolierschicht 15 überzogen, auf der mittels des genannten Metallisierungsmusters die Leiterbahn 8a kreuzend angeordnet ist.
Das Halbleitermaterial braucht nicht unbedingt Silizium zu sein, sondern es können auch andere Halbleitermaterialien, wie Germanium und Halbleitermaterialien vom III-V-Typ, wie z. B. Galliumarsenid, verwendet werden. Auch können die Leitungstypen sämtlicher Zonen und Gebiete (zu gleicher Zeit) durch die entgegengesetzten Leitungstypen ersetzt werden.
Weiter können z. B. an der Stelle der Kreuzung mehrere Leiterbahnen den Stromleiter kreuzen. Die in Fig. 1 quer zu dem Stromleiter dargestellten Teile 16a der niederohmigen Zone 16 können sich erwünschtenfalls bis unterhalb der Metallschicht 7 fortsetzen, die die streifenförmige Zone bedeckt, wodurch die Schaltung noch kompakter wird. Der Querschnitt längs der Linie IV-IV erhält dann die in F i g. 4a dargestellte Form.
Die streifenförmige Zone 4 und die weiteren Zonen 5 können statt durch Diffusion auch durch Ionenimplantation erzeugt werden, was auch für die Kollektorzonen 6 zutrifft. Da diese Vorgänge in der Regel bei Temperaturen durchgeführt werden, die niedriger als die Temperaturen sind, bei denen Diffusionsvorgänge stattfinden, werden in diesem Falle als temperaturbeständiges Material Materialien mit einer geringeren Hitzebeständigkeit Anwendung finden können.
Beim Gebrauch polykristallinen Siliziums kann diese Schicht 10 sowohl beim Dotieren der Zonen 4,5 als auch beim Dotieren der Zonen 6 mitdotiert werden, um den spezifischen Widerstand herabzusetzen.
In Anordnungen, in denen das temperaturbeständige leitende Material zugleich als Verbindungsmuster verwendet werden soll, kann dieses temperaturbeständige Material nach der Dotierung der streifenförmigen Halbleiterzone 4 und der weiteren Zonen 5 in das gewünschte Muster geätzt werden: dabei müssen die Schichten aus temperaturbeständigem Material über dem Gebiet 3 zwischen der streifenförmigen Zone 4 und der weiteren Zone 5 elektrisch völlig gegen dieses Verbindungsmuster aus polykristallinem Silizium isoliert werden. Stattdessen kann zuvor das ganze Muster aus polykristallinem Silizium definiert werden, wonach ein Rand der Zonen 5 durch das polykristalline Silizium und die übrigen Ränder dieser Zonen mit Hilfe einer zusätzlichen Maske definiert werden. Auch in diesen Fällen wird wenigstens ein Teil der zu dotierenden Zonen selbstregistrierend angeordnet.
Weiter kann die Isolierschicht 11 auf pyrolytischern Wege statt durch thermische Oxidation erzeugt werden. Um die effektive Dicke der Schicht 10 aus temperaturbeständigem Material nicht zu stark herabzusetzen, kann die Isolierschicht 15 auch durch eine kurzzeitige Oxidation und eine darauffolgende Glasablagerung gebildet werden. Auch für die verwendeten Metallschichten können andere Materialien als das hier genannte Aluminium gewählt werden.
Hierzu 4 Blatt Zeichnungen

Claims (10)

28 OO Patentansprüche:
1. Halbleiteranordnung mit einem Halbleiterkörper mit einer an eine Oberfläche grenzenden Zone vom ersten Leitungstyp, mit einem Stromleiter, der eine an die Oberfläche grenzende streifenförmige Halbleiterzone vom zweiten Leitungstyp enthält, und mit mindestens einer, auf mindestens einer Seite der streifenförmigen Halbleiterzone an die Oberfläehe grenzenden weiteren Zone vom zweiten Leitungstyp, die durch einen Teil der Zone vom ersten Leitungstyp von der streifenförmigen Halbleiterzone getrennt ist und einen Teil eines Halbleiterschaltungselements bildet, wobei, um den Spannungsabfall über dem Stromleiter auf ein Mindestmaß herabzusetzen, die streifenförmige Halbleiterzone über praktisch ihre ganze Oberfläche von einer Metallschicht bedeckt und wenigstens an den Enden des genannten Teiles des Stromleiters mit dieser Metallschicht kontaktiert ist, wobei weiter mindestens eine Leiterbahn den Stromleiter kreuzt und die genannte Metallschicht an der Stelle der Kreuzung unterbrochen ist, und wobei schließlich die so erhaltenen Teile der Metallschicht wenigstens an ihren beiden Enden mit der streifenförmigen Halbleiterzone in elektrischen Kontakt stehen, dadurch gekennzeichnet, daß der Stromleiter weiterhin eine im Verlauf dieses Leiters nicht unterbrochene Schicht (10) aus gegen bei der Herstellung der Halbleitern-Ordnung auftretende Temperaturen beständigem, leitenden Material enthält, die das Gebiet (3) vom ersten Leitungstyp zwischen der streifenförmigen Zone (4) und der weiteren Zone (5) vom zweiten Leitungstyp völlig bedeckt und von diesem Gebiet durch eine elektrisch isolierende Schicht (11) getrennt ist, daß Teile der Ränder der Schicht (10) aus gegen bei der Herstellung der Halbleiteranordnung auftretende Temperaturen beständigem, leitendem Material in Projektion bei Draufsicht auf die Halbleiteranordnung mit dem einen Rand der streifenförmigen Halbleiterzone (4) und mit dem gegenüberliegenden Rand der weiteren Halbleiterzone (5) praktisch zusammenfallen, und daß an der Stelle der Kreuzung die Schicht (10) aus gegen bei der Herstellung der Halbleiteranordnung auftretende Temperaturen beständigem, leitendem Material zu beiden Seiten der Kreuzungsstelle leitend mit den Enden der die Halbleiterzone (4) bedeckenden Teile der Metallschicht (7) verbunden und durch eine weitere Isolierschicht (15) von der kreuzenden Leiterbahn (8) getrennt ist.
2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß das gegen bei der Herstellung der Halbleiteranordnung auftretende Temperaturen beständige Material aus polykristallinem Silicium besteht.
3. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß das gegen bei der Herstellung der Halbleiteranordnung auftretende Temperaturen beständige Material Molybdän, Wolfram oder Platin ist.
4. Halbleiteranordnung nach einem der Ansprüche 1, 2, 3, wobei der Halbleiterkörper zu beiden Seiten der genannten streifenförmigen Halbleiterzone vom zweiten Leitungstyp weitere Zonen vom zweiten Leitungstyp enthält, die durch Teile der Zone vom ersten Leitungstyp von der streifenförmigen Halbleiterzone und voneinander getrennt sind, dadurch gekennzeichnet, daß der Stromleiter zwei jeweils im Verlauf des Leiters r.icht unterbrochene Schichten aus gegen bei der Herstellung der Halbleiteranordnung auftretende Temperaturen beständi gern, leitendem Material zu beiden Seiten der streifenförmigen Halbleiterzone (4) enthält, die jeweils die Zonen (3) vom ersten Leitungstyp zwischen den Rändern der streifenförmigen Halbleiterzone (4) und den Teilen der Ränder der weiteren Zonen (5) vom zweiten Leitungstyp völlig bedecken.
5. Halbleiteranordnung nach Anspruch 4, dadurch gekennzeichnet, daß an der Stelle der Kreuzung die zwei nicht unterbrochenen Schichten aus gegen bei der Herstellung der Halbleiteranordnung auftretende Temperaturen beständigem, leitendem Material miteinander zu einer zusammenhängenden Schicht (IC) vereinigt sind.
6. Halbleiteranordnung nach Anspruch 5, dadurch gekennzeichnet, daß das gegen bei der Herstellung der Halbleiteranordnung auftretende Temperaturen beständige Material eine zusammenhängende Schicht (10) bildet, die über praktisch der ganzen Zone (3) vom ersten Leitungstyp vorhanden ist.
7. Halbleiteranordnung nach Anspruch 6, dadurch gekennzeichnet, daß außerhalb der Zone, in dem der Stromleiter einer weiteren Zone (5) vom zweiten Leitungstyp gegenüber liegt, die streifenförmige Halbleiterzone (4) wenigstens teilweise fehlt.
8. Verfahren zur Herstellung einer Halbleiteranordnung nach einem der Ansprüche 1 bis 7, bei dem von einem Halbleiterkörper mit einer an die Oberfläche (2) grenzenden Zone (3) vom ersten Leitungstyp ausgegangen wird, daß auf der Oberfläche eine Schicht (11) aus elektrisch isolierendem Material erzeugt wird, bei dem weiter die streifenförmige Zone (4) und die weiteren Zonen (5) durch Dotierung mit einem den zweiten Leitungstyp herbeiführenden Dotierungsmaterial erzeugt werden und schließlich die Metallschicht (7) in Kontakt mit wenigstens den Enden der streifenförmigen Zone (4) erzeugt wird, dadurch gekennzeichnet, daß auf der Isolierschicht (11) eine Schicht (10) aus gegen bei der Herstellung der Halbleiteranordnung auftretende Temperaturen beständigem, leitendem Material erzeugt wird, daß die Schicht (10) aus gegen bei der Herstellung der Halbleiteranordnung auftretende Temperaturen beständigem Material in das gewünschte Muster gebracht wird, wobei diese Schicht (10) zumindest an den Stellen der zu erzeugenden streifenförmigen Zone (4) und der weiteren Zonen (5) entfernt wird, daß dann unter Verwendung der Schicht (10) aus gegen bei der Herstellung der Halbleiteranordnung auftretende Temperaturen beständigem, leitendem Material als Maske die streifenförmige Zone (4) und die weiteren Zonen (5) vom zweiten Leitungstyp durch Dotieren erzeugt werden, daß weiter die Metallschicht (7) in elektrischem Kontakt mit der Schicht (10) aus gegen bei der Herstellung der Halbleiteranordnung auftretende Temperaturen beständigem, leitendem Material erzeugt wird, und daß schließlich wenigstens an der Stelle der Kreuzung die Schicht (10) aus gegen bei der Herstellung der Halbleiteranordnung auftretende Temperaturen beständigem, leitendem Material mit einer weiteren Isolierschicht (15) überzogen wird, wonach auf dieser weiteren Isolierschicht die kreuzende Leiterbahn (8) gebildet wird.
28 OO 363
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß das gegen bei der Herstellung der Halbleiteranordnung auftretende Temperaturen beständige, leitende Material Oberall angebracht wird, ausgenommen an den Stellen der streifenförmigen Halbleiterzone (4) und der weiteren Zonen (5) vom zweiten Leitungstyp, und die Schicht (10) aus gegen bei der Herstellung der Halbleiteranordnung auftretende Temperaturen beständigem, leitendem Material bei der weiteren Herstellung und der fertigen Anordnung erhalten bleibt
10. Verfahren nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß als gegen bei der Herstellung der Halbleiteranordnung auftretende Temperaturen beständiges, leitendes Material eine Schicht (10) aus polykristallinem Silicium angebracht wird, auf der durch teilweise thermische Oxidation eine Siliciumoxidschicht (15) erzeugt wird, und schließlich auf dieser Isolierschicht die kreuzende Leiterbahn (8) gebildet wird.
DE2800363A 1977-01-17 1978-01-05 Halbleiteranordnung und Verfahren zu deren Herstellung Expired DE2800363C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7700420A NL7700420A (nl) 1977-01-17 1977-01-17 Halfgeleiderinrichting en werkwijze ter ver- vaardiging daarvan.

Publications (2)

Publication Number Publication Date
DE2800363A1 DE2800363A1 (de) 1978-07-20
DE2800363C2 true DE2800363C2 (de) 1985-02-21

Family

ID=19827780

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2800363A Expired DE2800363C2 (de) 1977-01-17 1978-01-05 Halbleiteranordnung und Verfahren zu deren Herstellung

Country Status (6)

Country Link
US (1) US4183037A (de)
JP (1) JPS5390779A (de)
CA (1) CA1094692A (de)
DE (1) DE2800363C2 (de)
FR (1) FR2377705A1 (de)
NL (1) NL7700420A (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2816949C3 (de) * 1978-04-19 1981-07-16 Ibm Deutschland Gmbh, 7000 Stuttgart Monolithisch integrierte Halbleiteranordnung und deren Verwendung zum Aufbau einer Speicheranordnung
JPS55138868A (en) * 1979-04-17 1980-10-30 Toshiba Corp Bipolar integrated circuit and method of fabricating the same
US4244001A (en) * 1979-09-28 1981-01-06 Rca Corporation Fabrication of an integrated injection logic device with narrow basewidth
JPS56115560A (en) * 1980-02-18 1981-09-10 Toshiba Corp Manufacture of semiconductor device
JPS5852870A (ja) * 1981-09-25 1983-03-29 Hitachi Ltd 半導体集積回路装置
JPS58127363A (ja) * 1982-01-25 1983-07-29 Hitachi Ltd 半導体集積回路装置
JPS594050A (ja) * 1982-06-30 1984-01-10 Fujitsu Ltd 半導体装置
DE102004015654A1 (de) * 2003-04-02 2004-10-21 Luk Lamellen Und Kupplungsbau Beteiligungs Kg Endstufe zum Ansteuern einer elektrischen Maschine

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6606912A (de) * 1966-05-19 1967-11-20
NL7107040A (de) * 1971-05-22 1972-11-24
GB1447675A (en) * 1973-11-23 1976-08-25 Mullard Ltd Semiconductor devices
IT1061530B (it) * 1975-06-12 1983-04-30 Ncr Co Metodo per la formazione di connessioni elettriche in regioni selezionate di una superficie di un dispositivo semiconduttore a circuito integrato
US4109275A (en) * 1976-12-22 1978-08-22 International Business Machines Corporation Interconnection of integrated circuit metallization

Also Published As

Publication number Publication date
JPS5390779A (en) 1978-08-09
DE2800363A1 (de) 1978-07-20
NL7700420A (nl) 1978-07-19
FR2377705B1 (de) 1983-04-29
FR2377705A1 (fr) 1978-08-11
US4183037A (en) 1980-01-08
CA1094692A (en) 1981-01-27

Similar Documents

Publication Publication Date Title
DE2235533C3 (de) Halbleiterbauelement mit einem Ladungsspeicherelement
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE3245064C2 (de)
EP0239652B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE2841467C2 (de) Programmierbarer Festwertspeicher
DE2905022C2 (de)
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
CH623959A5 (de)
DE3030385A1 (de) Mos-halbleitervorrichtung und verfahren zur herstellung derselben
DE2926334C2 (de)
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE2453279C3 (de) Halbleiteranordnung
DE2556668A1 (de) Halbleiter-speichervorrichtung
DE2800363C2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE1810322B2 (de) Bipolarer Transistor fur hohe Ströme und hohe Stromverstärkung
DE2133979B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1931149A1 (de) Triac-Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE19618866B4 (de) Verfahren zur Herstellung einer Bauelementisolation in einem Halbleiterbauelement
DE2645014B2 (de) Verfahren zur Herstellung einer integrierten MOS-Schaltungsstruktur mit doppelten Schichten aus polykristallinem Silizium auf einem Silizium-Substrat
DE1489250A1 (de) Halbleitereinrichtung und Verfahren zu ihrer Herstellung
DE1639349C3 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode, Verfahren zu seiner Herstellung und Verwendung eines solchen Feldeffekt-Transistors in einer integrierten Schaltung
DE69131390T2 (de) Verfahren zur Herstellung einer vergrabenen Drain- oder Kollektorzone für monolythische Halbleiteranordnungen
DE2100224C3 (de) Maskierungs- und Metallisierungsverfahren bei der Herstellung von Halbleiterzonen
DE1614250C3 (de) Halbleiteranordnung mit Gruppen von sich kreuzenden Verbindungen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee