DE19618866B4 - Verfahren zur Herstellung einer Bauelementisolation in einem Halbleiterbauelement - Google Patents

Verfahren zur Herstellung einer Bauelementisolation in einem Halbleiterbauelement Download PDF

Info

Publication number
DE19618866B4
DE19618866B4 DE19618866A DE19618866A DE19618866B4 DE 19618866 B4 DE19618866 B4 DE 19618866B4 DE 19618866 A DE19618866 A DE 19618866A DE 19618866 A DE19618866 A DE 19618866A DE 19618866 B4 DE19618866 B4 DE 19618866B4
Authority
DE
Germany
Prior art keywords
layer
diffusion layer
channel stop
field oxide
diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19618866A
Other languages
English (en)
Other versions
DE19618866A1 (de
Inventor
Min-wk Kunpo Hwang
Hung-mo Suwon Yang
Jae-Ho Kim
Won-taek Seongnam Choi
Won-cheol Suwon Hong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE19618866A1 publication Critical patent/DE19618866A1/de
Application granted granted Critical
Publication of DE19618866B4 publication Critical patent/DE19618866B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

Verfahren zur Herstellung einer Bauelementisolation in einem Halbleiterbauelement mit folgenden Schritten:
– Festlegen eines aktiven und eines nicht aktiven Gebietes eines Halbleitersubstrats (21) durch Bildung einer Feldoxidschicht (23) im nicht aktiven Gebiet,
– Bildung einer Diffusionsschicht im aktiven Gebiet,
– Bildung einer partiell mit der Diffusionsschicht verbundenen Verdrahtungsschicht ganzflächig auf dem mit der Diffusionsschicht versehenen Halbleitersubstrat,
– Erzeugung eines photosensitiven Schichtmusters, das einen Teil der Diffusionsschicht und den der Diffusionsschicht benachbarten, peripheren Teil der Feldoxidschicht bedeckt, auf der Verdrahtungsschicht,
– Erzeugung einer Kontaktstellenauflage (29) durch Strukturierung der Verdrahtungsschicht unter Verwendung des photosensitiven Schichtmusters,
– Erzeugung eines Isolationsfilms ganzflächig auf dem mit der Kontaktstellenauflage versehenen Substrataufbau nach Entfernen des photosensitiven Schichtmusters,
– Erzeugung eines Abstandshalters an der Seitenwand der Kontaktstellenauflage durch anisotropes Ätzen des Isolationsfilms und
– Erzeugung einer ersten Kanalstopp-Störstellenschicht (33, 57) im Halbleitersubstrat unterhalb der Feldoxidschicht durch Implantieren erster Kanalstopp-Fremdatome...

Description

  • Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Bauelementisolation in einem Halbleiterbauelement.
  • Die Bauelementisolation ist ein wichtiger Prozeß bei der Herstellung hochintegrierter Halbleiterbauelemente, wofür bereits verschiedene Arten von Bauelementisolationstechniken verwendet wurden, beispielsweise eine Technik der lokalen Oxidation von Silizium (LOCOS), eine modifizierte LOCOS-Technik und eine Grabentechnik. Bei diesen Bauelementisolationsverfahren kann ein Schritt zur Erzeugung einer Kanalstopp-Störstellenschicht vorgesehen sein, um die Bauelementisolationseigenschaft zu verstärken. In einigen Fällen kann eine solche Kanalstopp-Störstellenschicht eine nachteilige Wirkung auf die Bauelementeigenschaften hinsichtlich der Betriebsparameter ausüben. Speziell bei der LOCOS- und der modifizierten LOCOS-Technik treten mit höherem Integrationsgrad schwerwiegendere Probleme auf.
  • Die 1A und 1B veranschaulichen ein Halbleiterbauelementisolationsverfahren unter Verwendung der typischen LOCOS-Technik. Dabei sind ein Halbleitersubstrat (1), ein Oxidauflagefilm (3), eine Siliziumnitrid-Schichtstruktur (5), Kanalstopp-Fremdatome (7), eine Kanalstopp-Störstellenschicht (9), eine Feldoxidschicht (11) und eine Diffusionsschicht (13) gezeigt.
  • 1A veranschaulicht den Schritt zur Erzeugung der Siliziumnitrid-Schichtstruktur (5) auf dem Halbleitersubstrat (1) und zur Implantation der Kanalstopp-Fremdatome (7). Dazu werden nacheinander der Oxidauflagefilm (3) und eine Siliziumnitridschicht auf das Halbleitersubstrat (1) aufgebracht, wonach die Siliziumnitridschicht zur Bildung der Siliziumnitrid-Schichtstruktur (5) geätzt wird, die das Halbleitersubstrat (1) in ein aktives Gebiet und ein nicht aktives Gebiet unterteilt. Anschließend werden die Kanalstopp-Fremdatome (7) in das nicht aktive Gebiet des Substrates implantiert, d.h. in denjenigen Teil, der nicht von der Siliziumnitrid-Schichtstruktur (5) abgedeckt ist, wodurch die Kanalstopp-Störstellenschicht (9) gebildet wird.
  • 1B veranschaulicht den Schritt zur Erzeugung der Feldoxidschicht (11) in dem nicht aktiven Gebiet. Die Feldoxidschicht (11) wird mittels Oxidieren des nicht aktiven Substratgebietes erzeugt, innerhalb dem die Kanalstopp-Störstellenschicht (9) gebildet ist. Daraufhin werden die Siliziumnitrid-Schichtstruktur (5) und der Oxidauflagefilm (3) entfernt. Da jedoch der Oxidationsprozeß zum Aufwachsen der Feldoxidschicht (11) bei einer hohen Temperatur von ungefähr 1000°C durchgeführt wird, können Fremdatome von der im nicht aktiven Substratgebiet gebildeten Kanalstopp-Störstellenschicht (9) in das aktive Gebiet diffundieren.
  • Wenn speziell ein n-Kanal-Transistor im aktiven Gebiet gebildet wird, kann Bor (B) als Kanalstopp-Fremdatom verwendet werden. Während des Aufwachsens der Feldoxidschicht (11) besitzt nun das Bor eine Tendenz zur Migration in die Feldoxidschicht (11), was die Konzentration der Störstellen in der Kanalstopp-Störstellenschicht verringert. Hierzu sei erwähnt, daß hochintegrierte Halbleiterbauelemente hohe Störstellenkonzentrationen der Kanalstopp-Störstellenschicht erfordern, um die Bauelementisolationseigenschaft zu verstärken. Derartige Kanalstopp-Störstellenschichten mit hoher Störstellenkonzentration erzeugen jedoch ein starkes elektrisches Feld mit der im aktiven Gebiet gebildeten Diffusionsschicht, was zu einem erhöhten Leckstrom beiträgt und dadurch die Auffrischcharakteristik des Bauelements verschlechtert.
  • Zur Lösung dieser Schwierigkeit wurden bereits Verfahren vorgeschlagen, bei denen nach Erzeugung der Feldoxidschicht die Kanalstopp-Fremdatome mit einer geringeren Konzentration unter Verwendung hoher Energiewerte in das nicht aktive Gebiet implantiert werden. Dabei wird jedoch herkömmlicherweise ein zusätzlicher photolithographischer Prozeß verwendet, um festzulegen, wo die Kanalstopp-Fremdatome niedriger Konzentration zu implantieren sind. Mit einem Verfahren dieser Art wird z.B. gemäß der Patentschrift EP 0 219 346 B1 eine Kanalsperrschicht als Isolatorstruktur mittels Implantation durch ein Feldoxidgebiet hindurch nach Bildung eines Diffusionsgebietes im aktiven Bereich einer Poly-Emitter-Logikschaltung erzeugt.
  • Bei einem in der Patentschrift US 5.240.874 A beschriebenen Verfahren erfolgt eine doppelte, gerichtete Störstellenimplantation zur Bildung einer Kanalsperrschicht unter Verwendung unterschiedlicher Implantationswinkel.
  • Bei einem in der Offenlegungsschrift DE 41 01 313 A1 beschriebenen Verfahren wird eine doppelt dotierte Kanalsperrschicht dadurch gebildet, dass ein erster Implantationsvorgang vor der Erzeugung der Feldoxidschicht und eine zweite Implantation nach Erzeugung der Feldoxid schicht unter Verwendung eines photolithographischen Prozesses durchgeführt werden.
  • In der Patentschrift US 5.173.438 A ist ein Verfahren zur Herstellung einer Bauelementisolation beschrieben, bei der ganzflächig auf ein Halbleitersubstrat nach Bildung einer Feldoxidschicht, mit der ein aktives und ein nicht aktives Gebiet des Halbleitersubstrats festgelegt werden, eine dichte Schicht aus einem Material aufgebracht wird, dessen Ioneneindringfestigkeit höher als diejenige einer elektrischen Isolationsstruktur ist, z.B. Wolfram, Kupfer, Platin, Palladium, Silber oder Gold. Die dichte Schicht wird im Bereich über der Feldoxidschicht durch einen anisotropischen mechanischen Trockenätzprozess entfernt, wonach die Implantation von Kanalstopp-Fremdatomen zur Erzeugung einer Kanalstopp-Störstellenschicht erfolgt. Anschließend wird der über denn aktiven Gebiet verbliebene Teil der dichten Schicht entfernt.
  • In der Patentschrift US 5.407.859 A ist ein Verfahren zur Herstellung eines Feldeffekttransistors mit einer Kontaktstellenstruktur beschrieben, die eine Kontaktstellenschichtstruktur mit sublithographischem Kontaktstellen-Strukturabstand über einer Gateelektrode beinhaltet. Dazu werden nacheinander eine Kontaktstellenschicht und eine dielektrische Schicht ganzflächig aufgebracht, wonach die dielektrische Schicht photolithographisch strukturiert wird. Anschließend werden Abstandshalter an der dielektrischen Schicht erzeugt, die zusammen mit der dielektrischen Schicht als Ätzmaske zur Strukturierung der Kontaktstellenschicht benutzt werden, die dadurch über dem zu kontaktierenden Source/Drain-Bereich verbleibt und sich zum einen teilweise über die Gateelektrode und zum anderen über einen angrenzenden Teil einer Feldoxidschicht erstreckt. Die Kontaktstellenschicht besteht z.B. aus einem leitfähigen Nitrid oder Silizid.
  • Der Erfindung liegt als technisches Problem die Bereitstellung von Verfahren zur Herstellung einer Bauelementisolation in einem Halbleiterbauelement mit hinsichtlich Leckstrom und Auffrischcharakteristik verbesserten Eigenschaften zugrunde.
  • Die Erfindung löst dieses Problem durch die Bereitstellung von Verfahren mit den Merkmalen des Anspruchs 1, 4 oder 7. Mit diesen Verfahren lassen sich elektrische Bauelemente, die in einem Halbleiterbauelement integriert sind, unter Erzielung verbesserter Leckstrom- und Auffrischeigenschaften voneinander isolieren.
  • Weiterbildungen der Verfahren sind in den Unteransprüchen angegeben.
  • Bevorzugte, nachfolgend näher erläuterte Ausführungsformen der Erfindung sowie das zu deren besserem Verständnis oben erläuterte, herkömmliche Ausführungsbeispiel sind in den Zeichnungen illustriert, in denen zeigen:
  • 1A und 1B Querschnittansichten durch ein Halbleiterbauelement zur Erläuterung eines herkömmlichen Bauelementisolationsverfahrens unter Verwendung einer typischen LOCOS-Technik,
  • 2A bis 2C Querschnittsansichten durch ein Halbleiterbauelement entlang einer Wortleitungsrichtung zur Veranschaulichung eines ersten Beispiels des erfindungsgemäßen Bauelementisolationsverfahrens,
  • 3A bis 3C Querschnittsansichten des Halbleiterbauelementes entsprechend den 2A bis 2C, jedoch in einer zur Wortleitungsrichtung senkrechten Schnittrichtung,
  • 4A bis 4C Querschnittsansichten eines Halbleiterbauelementes zur Veranschaulichung eines zweiten Beispiels des erfindungsgemäßen Bauelementisolationsverfahrens,
  • 5 eine Querschnittsansicht eines Halbleiterbauelementes zur Veranschaulichung eines dritten Beispiels des erfindungsgemäßen Bauelementisolationsverfahrens und
  • 6 eine Querschnittsansicht eines Halbleiterbauelementes zur Veranschaulichung eines vierten Beispiels des erfindungsgemäßen Bauelementisolationsverfahrens.
  • Die 2A bis 2C sowie 3A bis 3C veranschaulichen ein erstes erfindungsgemäßes Verfahrensbeispiel zur Bauelementisolation in einem Halbleiterbauelement, wobei die 2A bis 2C Schnitte in einer Wortleitungsrichtung, d.h. einer Gate- Elektrodenrichtung, zeigen, während die 3A bis 3C Schnitte senkrecht zur Gate-Elektrode wiedergeben. Hierbei sind ein Halbleitersubstrat (21), eine Feldoxidschicht (23), eine Gate-Elektrode (25), eine Schutzschicht (27) für die Gate-Elektrode, eine Kontaktstellenauflage (29), eine Kanalstopp-Fremdatomimplantation (31) und eine Kanalstopp-Störstellenschicht (33) gezeigt.
  • Die 2A und 3A veranschaulichen den Schritt zur Erzeugung der Feldoxidschicht (23) und der Gate-Elektrode (25). Die Feldoxidschicht (23) wird in einem nicht aktiven Gebiet des Halbleitersubstrates (21) erzeugt, woraufhin nacheinander die Gate-Elektrode (25) und die Schutzschicht (27) für die Gate-Elektrode gebildet werden. Die Feldoxidschicht (23) wird dabei mittels einer üblichen LOCOS-Technik hergestellt.
  • Die 2B und 3B veranschaulichen den Schritt zur Erzeugung der Kontaktstellenauflage (29). Dazu wird auf das mit der Feldoxidschicht (23) und der Gate-Elektrode (25) versehene Halbleitersubstrat (21) eine nicht gezeigte Verdrahtungsschicht aufgebracht, wonach ein nicht gezeigtes, photosensitives Schichtmuster auf der Verdrahtungsschicht erzeugt wird. Danach wird die Kontaktstellenauflage (29) mittels Ätzen der Verdrahtungsschicht unter Verwendung des photosensitiven Schichtmusters hergestellt.
  • Die Kontaktstellenauflage (29) wird zwischen einer Diffusionsschicht und einer Verdrahtungsschicht gebildet. Wenn folglich deren Oberfläche mit anwachsendem Integrationsgrad des Halbleiterbauelementes unebener wird, begünstigt die Kontaktstellenauflage die Verbindung der Verdrahtungsschicht, z.B. einer Bitleitung, mit der Diffusionsschicht, z.B. einer Source-/Drain-Schicht, zwischen den Gate-Elektroden. Wenn ein Kontaktloch zur Kontaktierung der Kontaktstellenauflage (29) mit der nicht gezeigten Diffusionsschicht in einem photolithographischen Prozeß gebildet wird, verursacht eine Fehljustierung einer zur Kontaktlochbildung verwendeten Maske Kon taktierungsfehler aufgrund des mit höherem Integrationsgrad kleiner werdenden Rasterabstands der Gate-Elektroden. Bei einem erfindungsgemäß verwendeten Kontaktierungsverfahren mit Selbstjustierung wird hingegen zunächst die mit der Diffusionsschicht verbundene Kontaktstellenauflage durch das Kontaktloch hindurch gebildet und dann die Verdrahtungsschicht mit der Kontaktstellenauflage kontaktiert. Kontaktierungsfehler aufgrund einer Maskenfehljustierung können auf diese Weise verhindert werden. Die erfindungsgemäße Kontaktstellenauflage (29) ist mit der nicht gezeigten Diffusionsschicht verbunden und bedeckt einen Teil der Diffusionsschicht sowie den der Diffusionsschicht benachbarten, peripheren Teil der Feldoxidschicht (23).
  • Die 2C und 3C veranschaulichen den Schritt zur Erzeugung der Kanalstopp-Störstellenschicht (33). Letztere wird im Halbleitersubstrat (21) unter der Feldoxidschicht (23) mittels Implantieren der Kanalstopp-Fremdatome (31) ganzflächig in die Oberfläche des mit der Kontaktstellenauflage (29) versehenen Substrates gebildet. Diese Implantation der Kanalstopp-Fremdatome kann auf eine der folgenden drei Arten bewerkstelligt werden. Erstens durch Implantieren der Kanalstopp-Fremdatome ohne Entfernung des photosensitiven Schichtmusters, um das Abschirmen der Kanalstopp-Fremdatome zu verstärken; zweitens durch Implantieren der Kanalstopp-Fremdatome nach Entfernen des photosensitiven Schichtmusters; oder erfindungsgemäß drittens dadurch, daß nach Entfernen des photosensitiven drittens dadurch, daß nach Entfernen des photosensitiven Schichtmusters zunächst ganzflächig ein Isolationsfilm auf das Substrat aufgebracht und dann ein nicht gezeigter Abstandshalter an den Seitenwänden der Kontaktstellenauflage durch anisotropes Ätzen des Isolationsfilms gebildet wird. Bei der dritten Vorgehensweise ist der Abstand zwischen den auf der Feldoxidschicht (23) gebildeten Bereichen der Kontaktstellenauflagen um den Abstandshalter verringert. Beim anschließenden Implantieren der Kanalstopp-Fremdatome kann auf diese Weise das Profil der Kanalstopp-Störstellenschicht verbessert werden.
  • Da erfindungsgemäß eine Bauelementisolationstechnik verwendet wird, bei der die Kanalstopp-Fremdatome (31) nach Durchführung eines eine Hochtemperaturbehandlung erfordernden Schrittes, z.B. desjenigen zur Erzeugung der Feldoxidschicht (23), implantiert werden, braucht die Fremdatomkonzentration nicht hoch sein, und die Störstellenkonzentration in der Kanalstopp-Störstellenschicht kann verglichen mit der herkömmlichen Vorgehensweise genauer eingestellt werden. Da außerdem die Kanalstopp-Störstellenschicht (33) nur im Bereich des Halbleitersubstrates (21) unterhalb der mittleren Bereiche der Feldoxidschicht (23) gebildet wird, ist die Wahrscheinlichkeit gering, daß sich die Kanalstopp-Störstellenschicht (33) mit der in einem aktiven Gebiet gebildeten Diffusionsschicht verbindet. Folglich können die Leckstrom- und Auffrischeigenschaften verbessert werden. Zudem läßt sich der Herstellungsvorgang für das Halbleiterbauelement dadurch vereinfachen, daß kein zusätzlicher photolithographischer Prozeß ausgeführt zu werden braucht, um festzulegen, wo die Kanalstopp-Fremdatome (31) zu implantieren sind.
  • Die 4A bis 4C veranschaulichen ein zweites erfindungsgemäßes Verfahrensbeispiel zur Bauelementisolation. Hierbei sind ein Halbleitersubstrat (41), ein Oxidauflagefilm (43), eine Siliziumnitrid-Schichtstruktur (45), eine Implantation erster Kanalstopp-Fremdatome (47), eine erste Kanalstopp-Störstellenschicht (49), eine Feldoxidschicht (51), eine Kontaktstellenauflage (53), eine Implantation zweiter Kanalstopp-Fremdatome (55) sowie eine zweite Kanalstopp-Störstellenschicht (57) gezeigt.
  • 4A veranschaulicht den Schritt zur Erzeugung der ersten Kanalstopp-Störstellenschicht (49). Hierzu werden zunächst der Oxidauflagefilm (43) und eine nicht gezeigte Siliziumnitridschicht nacheinander auf die Oberseite des Halbleitersubstrats (41) aufgebracht. Dann wird mittels Entfernen der Siliziumnitridschicht auf dem nicht aktiven Gebiet durch einen photolithographischen Prozeß die Siliziumnitrid-Schicht struktur (45) erzeugt, die das aktive Gebiet des Halbleitersubstrats bedeckt. Anschließend wird mittels Implantieren der ersten Kanalstopp-Fremdatome (47) unter Verwendung der Siliziumnitrid-Schichtstruktur (45) als Ionenimplantationsmaske die erste Kanalstopp-Störstellenschicht (49) im nicht aktiven Gebiet gebildet.
  • 4B veranschaulicht die Erzeugung der Feldoxidschicht (51) im nicht aktiven Gebiet mittels Durchführen eines üblichen Oxidationsprozesses.
  • 4C veranschaulicht die Bildung der zweiten Kanalstopp-Störstellenschicht (57) im Halbleitersubstrat unterhalb der Feldoxidschicht (51). Die zweite Kanalstopp-Störstellenschicht (57) wird mit derselben Vorgehensweise, wie sie zum ersten Verfahrensbeispiel unter Bezugnahme auf die 2B und 2C erläutert wurde, erzeugt. Hierbei ist die Konzentration der ersten Kanalstopp-Fremdatome (47) geringer als diejenige der zweiten Kanalstopp-Fremdatome (55).
  • Folglich werden die ersten Kanalstopp-Fremdatome (47) bei diesem zweiten, erfindungsgemäßen Verfahrensbeispiel vor Erzeugung der Feldoxidschicht (51) implantiert, während die zweiten Kanalstopp-Fremdatome (55) nach Erzeugung der Kontaktstellenauflage (53) implantiert werden. Auf diese Weise werden die beiden Kanalstopp-Störstellenschichten gestuft im Halbleitersubstrat unterhalb der Feldoxidschicht (51) gebildet, was die Leckstrom- und Auffrischeigenschaften verbessert.
  • In 5, die ein drittes erfindungsgemäßes Verfahrensbeispiel zur Bauelementisolation veranschaulicht, besitzt das zugehörige Halbleiterbauelement einen Speicherzellenmatrixbereich (A) mit einer darin gebildeten Diffusionsschicht eines ersten Leitfähigkeitstyps, z.B. für Transistoren mit n-leitenden Source-/Drain-Elektroden, einen ersten peripheren Schaltkreisbereich (B) mit einer darin gebildeten Diffusions schicht vom zweiten Leitfähigkeitstyp, z.B. für Transistoren mit p-leitenden Source-/Drain-Elektroden, sowie einen zweiten peripheren Schaltkreisbereich (C), der ebenfalls eine darin gebildete Diffusionsschicht vom ersten Leitfähigkeitstyp aufweist. Hierbei sind ein Halbleitersubstrat (61), eine Feldoxidschicht (63), eine Diffusionsschicht (65), ein Gate-Isolationsfilm (67), eine Gate-Elektrode (69), eine Oxiddeckschicht (71), ein Oxidfilm (73) zur Bildung eines Abstandshalters, eine Kontaktstellenauflage (75), eine Sperrschicht (76), eine Implantation von Kanalstopp-Fremdatomen (77) und eine Kanalstopp-Störstellenschicht (79) gezeigt.
  • Nachfolgend wird unter Bezugnahme auf 5 zunächst ein konventionelles Bauelementisolationsverfahren beschrieben, bei welchem die Kanalstopp-Fremdatome ganzflächig über den Speicherzellenmatrixbereich und den unterstützenden Schaltkreisbereich hinweg implantiert werden.
  • Wenn als das Kanalstopp-Fremdatom zur Verstärkung der Bauelementisolationscharakteristik des Speicherzellenmatrixbereichs (A) Bor implantiert wird, wird dieses Fremdatom ebenso in den ersten (B) und den zweiten peripheren Schaltkreisbereich (C) implantiert, da in diesen Bereichen keine Sperrschicht zur Abschirmung der Kanalstopp-Fremdatome gebildet ist. In dem ersten (B) und dem zweiten peripheren Schaltkreisbereich (C), in denen die Feldoxidschicht (63) und die Gate-Elektrode (69) gebildet sind, ist lediglich der Oxidfilm (73) vorgesehen. Die Dicke des Oxidfilms (73) ist durch die Abmessung des im peripheren Schaltkreisbereich gebildeten Bauelements bestimmt und kann folglich nicht beliebig erhöht werden. Wenn demgemäß die Kanalstopp-Fremdatome zur Verstärkung der Bauelementisolationscharakteristik nach Bildung der Kontaktstellenauflage im Speicherzellenmatrixbereich implantiert werden, werden sie ebenso in einen Kantenbereich (A') der Feldoxidschicht (63) im peripheren Schaltkreisbereich ohne jegliche Kontaktstellenauflage implantiert, da der Oxidfilm (73) im Kantenbereich (A') der Feldoxidschicht (63) dünner ist als im übrigen Bereich derselben.
  • Um die obige Schwierigkeit der herkömmlichen Vorgehensweise zu überwinden, ist es daher vorzuziehen, die Kanalstopp-Fremdatome nur in den Speicherzellenmatrixbereich zu implantieren, wofür zwei Vorgehensweisen in Betracht kommen. Erstens eine Bildung des Isolationsfilms mit vergleichsweise großer Dicke in einem Bereich, in welchem sich die Bauelementeigenschaften verschlechtern können, d.h. im zweiten peripheren Schaltkreisbereich (C), wenn die Kanalstopp-Fremdatome implantiert werden; und zweitens eine Implantation der Kanalstopp-Fremdatome nur in den Speicherzellenmatrixbereich nach Bildung eines geeigneten, photosensitiven Schichtmusters auf dem peripheren Schaltkreisbereich. Jedoch ist mit diesen Vorgehensweisen ein zusätzlicher photolithographischer Prozeß zur Erzeugung der Isolationsfilmstruktur bzw. der photosensitiven Schichtstruktur erforderlich.
  • Daher wird beim vorliegenden, erfindungsgemäßen Verfahrensbeispiel die Sperrschicht (76) im peripheren Schaltkreisbereich gleichzeitig mit der Erzeugung der Kontaktstellenauflage (75) im Speicherzellenmatrixbereich gebildet. Das bedeutet, daß die Sperrschicht (76), die aus demselben Material wie die Kontaktstellenauflage (75) besteht, während eines photolithographischen Prozesses zur Erzeugung der Kontaktstellenauflage (75) gebildet wird. Dabei wird die Sperrschicht (76) nur dort gebildet, wo sich die Bauelementeigenschaften durch die Implantation der Kanalstopp-Fremdatome verschlechtern können, d.h. im zweiten peripheren Schaltkreisbereich (C).
  • Bezugnehmend auf 5 wird hierzu zunächst die Feldoxidschicht (63) sowohl im Speicherzellenmatrixbereich (A) als auch im ersten (B) und zweiten peripheren Schaltkreisbereich (C) gebildet. Anschließend werden im Speicherzellenmatrixbereich (A) die Diffusionsschicht (65) und im ersten (B) und zweiten peripheren Schaltkreisbereich (C) die Gate-Elektrode (69) hergestellt.
  • Im Anschluß daran wird eine nicht gezeigte Verdrahtungsschicht ganzflächig auf die Oberseite des mit der Diffusionsschicht (65) und der Gate-Elektrode (69) versehenen Halbleitersubstrates (61) aufgebracht, wonach ein nicht gezeigtes, erstes photosensitives Schichtmuster, das einen Teil der Diffusionsschicht (65) und den der Diffusionsschicht (65) benachbarten Kantenbereich der Feldoxidschicht (63) bedeckt, sowie ein nicht gezeigtes, zweites photosensitives Schichtmuster erzeugt, das den zweiten peripheren Schaltkreisbereich (C) bedeckt. Dann wird die Verdrahtungsschicht durch einen photolithographischen Prozeß unter Verwendung der ersten und der zweiten photosensitiven Schichtstruktur strukturiert, wodurch im Speicherzellenmatrixbereich die Kontaktstellenauflage (75) und im peripheren Schaltkreisbereich die Sperrschicht (76) gebildet werden.
  • Als nächstes werden Kanalstopp-Fremdatome (77) auf der gesamten Oberfläche des mit der Kontaktstellenauflage (75) und der Sperrschicht (76) versehenen Substrataufbaus implantiert, wodurch die Kanalstopp-Störstellenschicht (79) im Halbleitersubstrat unterhalb der Feldoxidschicht (63) im Speicherzellenmatrixbereich (A) gebildet wird. Dabei hat die Implantation der Kanalstopp-Störstellen (77) keinen Einfluß auf die Charakteristik der im ersten peripheren Schaltkreisbereich (B) vorhandenen Bauelemente, da in diesem ersten peripheren Schaltkreisbereich (B) die Kanalstopp-Störstellenschicht (79) und eine Diffusionsschicht gleichen Leitfähigkeitstyps, d.h. die Diffusionsschicht des zweiten Leitfähigkeitstyps, gebildet sind. Vor dem Schritt zum Implantieren der Kanalstopp-Fremdatome (77) kann ein Schritt zum Entfernen der photosensitiven Schichtstruktur vorgesehen sein.
  • Somit wird gemäß diesem dritten erfindungsgemäßen Verfahrensbeispiel die Sperrschicht (76) im zweiten peripheren Schalt kreisbereich (C), d.h. dort, wo sich die Bauelementeigenschaften aufgrund der in den Speicherzellenmatrixbereich (A) implantierten Kanalstopp-Fremdatome verschlechtern können, gleichzeitig mit der Erzeugung der Kontaktstellenauflage (75) im Speicherzellenmatrixbereich (A) hergestellt. Damit läßt sich der Prozeß zur Herstellung solcher Halbleiterbauelemente vereinfachen.
  • 6 veranschaulicht ein viertes, erfindungsgemäßes Verfahrensbeispiel zur Bauelementisolation, wobei das Halbleiterbauelement die gleichen drei Bereiche (A), (B) und (C) beinhaltet wie dasjenige im Beispiel von 5. Hierbei sind ein Halbleitersubstrat (81), eine Feldoxidschicht (83), eine Diffusionsschicht (85), ein Gate-Isolationsfilm (87), eine Gate-Elektrode (89), eine Oxiddeckschicht (91), ein Oxidfilm (93) zur Bildung eines Abstandshalters, eine Kontaktstellenauflage (95), eine Sperrschicht (96), eine Implantation von Kanalstopp-Störstellen (97) und eine Kanalstopp-Störstellenschicht (99) gezeigt.
  • Während im oben beschriebenen, dritten Ausführungsbeispiel von 5 die Sperrschicht (76) während der Erzeugung der Kontaktstellenauflage (75) im Speicherzellenmatrixbereich nur im zweiten peripheren Schaltkreisbereich gebildet wird, wird die Sperrschicht (96) beim vierten Ausführungsbeispiel in beiden peripheren Schaltkreisbereichen angebracht.
  • In allen Fällen werden beim erfindungsgemäßen Herstellungsverfahren zur Bauelementisolation die Kanalstopp-Fremdatome lokal in ein nicht aktives Gebiet unter Verwendung einer Kontaktstellenauflage implantiert. Damit lassen sich die Leckstrom- und Auffrischeigenschaften verbessern, und der Prozeß zur Herstellung solcher Halbleiterbauelemente wird vereinfacht. Es versteht sich, daß das erfindungsgemäße Verfahren neben den gezeigten auch für andere Halbleiterbauelemente verwendbar ist, bei denen eingebrachte elektrische Bauelemente voneinander isoliert werden sollen.

Claims (7)

  1. Verfahren zur Herstellung einer Bauelementisolation in einem Halbleiterbauelement mit folgenden Schritten: – Festlegen eines aktiven und eines nicht aktiven Gebietes eines Halbleitersubstrats (21) durch Bildung einer Feldoxidschicht (23) im nicht aktiven Gebiet, – Bildung einer Diffusionsschicht im aktiven Gebiet, – Bildung einer partiell mit der Diffusionsschicht verbundenen Verdrahtungsschicht ganzflächig auf dem mit der Diffusionsschicht versehenen Halbleitersubstrat, – Erzeugung eines photosensitiven Schichtmusters, das einen Teil der Diffusionsschicht und den der Diffusionsschicht benachbarten, peripheren Teil der Feldoxidschicht bedeckt, auf der Verdrahtungsschicht, – Erzeugung einer Kontaktstellenauflage (29) durch Strukturierung der Verdrahtungsschicht unter Verwendung des photosensitiven Schichtmusters, – Erzeugung eines Isolationsfilms ganzflächig auf dem mit der Kontaktstellenauflage versehenen Substrataufbau nach Entfernen des photosensitiven Schichtmusters, – Erzeugung eines Abstandshalters an der Seitenwand der Kontaktstellenauflage durch anisotropes Ätzen des Isolationsfilms und – Erzeugung einer ersten Kanalstopp-Störstellenschicht (33, 57) im Halbleitersubstrat unterhalb der Feldoxidschicht durch Implantieren erster Kanalstopp-Fremdatome (31, 55) ganzflächig in den mit der Kontaktstellenauflage versehenen Substrataufbau.
  2. Verfahren nach Anspruch 1, das des Weiteren einen Schritt zur Bildung einer zweiten Kanalstopp-Störstellenschicht (49) durch Implantieren von Kanalstopp-Fremdatomen (47) in das nicht aktive Gebiet vor dem Schritt zur Erzeugung der Feldoxidschicht beinhaltet.
  3. Verfahren nach Anspruch 2, wobei die Konzentration der zweiten Kanalstopp-Fremdatome (47) geringer ist als diejenige der ersten Kanalstopp-Fremdatome (55).
  4. Verfahren zur Herstellung einer Bauelementisolation in einem Halbleiterbauelement mit folgenden Schritten: – Festlegen aktiver und nicht aktiver Gebiete eines Halbleitersubstrats (61) durch Erzeugung einer Feldoxidschicht (63) im nicht aktiven Gebiet, – Erzeugung einer ersten Diffusionsschicht eines ersten Leitfähigkeitstyps im aktiven Gebiet eines Speicherzellenmatrixbereiches (A), – Bildung einer partiell mit der ersten Diffusionsschicht verbundenen Verdrahtungsschicht ganzflächig auf dem mit der ersten Diffusionsschicht versehenen Halbleitersubstrat, – gleichzeitige Bildung eines ersten photosensitiven Schichtmusters, das einen Teil der ersten Diffusionsschicht und den der ersten Diffusionsschicht benachbarten, peripheren Teil der Feldoxidschicht bedeckt, sowie eines zweiten photosensitiven Schichtmusters auf der Verdrahtungsschicht, das einen Bereich, auf dem eine zweite Diffusionsschicht des ersten Leitfähigkeitstyps zu bilden ist, in einem den Speicherzellenmatrixbereich umgebenden, peripheren Schaltkreisbereich bedeckt, – gleichzeitige Erzeugung einer Kontaktstellenauflage (75), die einen Teil der ersten Diffusionsschicht (65) und den die Diffusionsschicht benachbarten, peripheren Teil der Feldoxidschicht (63) bedeckt, sowie einer Sperrschicht (76), die einen Bereich, in welchem die zweite Diffusionsschicht des ersten Leitfähigkeitstyps zu bilden ist, bedeckt, mittels Strukturierung der Verdrahtungsschicht unter Verwendung des ersten und des zweiten photosensitiven Schichtmusters und – Implantieren von Kanalstopp-Fremdatomen (77) des zweiten Leitfähigkeitstyps ganzflächig in den mit der Kontaktstellenauflage und der Sperrschicht versehenen Substrataufbau.
  5. Verfahren nach Anspruch 4, bei dem die erste und die zweite Diffusionsschicht durch Dotieren mit p-leitenden Fremdatomen gebildet werden und die Kanalstopp-Fremdatome n-leitend sind.
  6. Verfahren nach Anspruch 4 oder 5, das des Weiteren einen Schritt zum Entfernen des photosensitiven Schichtmusters vor dem Implantieren der Kanalstopp-Fremdatome beinhaltet.
  7. Verfahren zur Herstellung einer Bauelementisolation in einem Halbleiterbauelement mit folgenden Schritten: – Festlegen aktiver und nicht aktiver Bereiche eines Halbleitersubstrats (81) durch Erzeugung einer Feldoxidschicht (83) im nicht aktiven Gebiet, – Bildung einer Diffusionsschicht (85) im aktiven Gebiet eines Speicherzellenmatrixbereichs (A), – Bildung einer teilweise mit der Diffusionsschicht verbundenen Verdrahtungsschicht ganzflächig auf dem mit der Diffusionsschicht versehenen Substrataufbau, – gleichzeitige Erzeugung eines ersten photosensitiven Schichtmusters, das einen Teil der Diffusionsschicht und den der Diffusionsschicht benachbarten, peripheren Teil der Feldoxidschicht bedeckt, sowie eines zweiten photosensitiven Schichtmusters auf der Verdrahtungsschicht, das einen den Speicherzellenmatrixbereich umgebenden, peripheren Schaltkreisbereich (B, C) bedeckt, – gleichzeitige Erzeugung einer Kontaktstellenauflage (95), die einen Teil der Diffusionsschicht sowie den der Diffusionsschicht benachbarten, peripheren Teil der Feldoxidschicht bedeckt, sowie einer Sperrschicht (96), die den peripheren Schaltkreisbereich bedeckt, durch Strukturieren der Verdrahtungsschicht unter Verwendung des ersten und des zweiten photosensitiven Schichtmusters und – Implantieren von Kanalstopp-Fremdatomen (97) ganzflächig in die Oberfläche des mit der Kontaktstellenauflage (95) und der Sperrschicht (96) versehenen Substrataufbaus.
DE19618866A 1995-05-12 1996-05-10 Verfahren zur Herstellung einer Bauelementisolation in einem Halbleiterbauelement Expired - Fee Related DE19618866B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR19950011767 1995-05-12
KR95-11767 1995-05-12
KR95-52730 1995-12-20
KR1019950052730A KR0170285B1 (ko) 1995-05-12 1995-12-20 반도체 장치의 소자 분리 방법

Publications (2)

Publication Number Publication Date
DE19618866A1 DE19618866A1 (de) 1996-12-05
DE19618866B4 true DE19618866B4 (de) 2008-01-03

Family

ID=26631017

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19618866A Expired - Fee Related DE19618866B4 (de) 1995-05-12 1996-05-10 Verfahren zur Herstellung einer Bauelementisolation in einem Halbleiterbauelement

Country Status (5)

Country Link
US (1) US5786265A (de)
JP (1) JP3630497B2 (de)
KR (1) KR0170285B1 (de)
CN (1) CN1092401C (de)
DE (1) DE19618866B4 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0183730B1 (ko) * 1995-08-24 1999-04-15 김광호 소자 분리 특성을 향상시킨 반도체 기억 장치 및 그 제조방법
JP2730535B2 (ja) * 1995-12-18 1998-03-25 日本電気株式会社 半導体装置の製造方法
US5880502A (en) 1996-09-06 1999-03-09 Micron Display Technology, Inc. Low and high voltage CMOS devices and process for fabricating same
KR19990061339A (ko) * 1997-12-31 1999-07-26 윤종용 반도체 소자 제조방법
US6146944A (en) * 1998-03-16 2000-11-14 Advanced Micro Devices, Inc. Large angle implantation to prevent field turn-on under select gate transistor field oxide region for non-volatile memory devices
US6730569B2 (en) * 2000-12-19 2004-05-04 Texas Instruments Incorporated Field effect transistor with improved isolation structures
US6806541B2 (en) * 2001-10-25 2004-10-19 Texas Instruments Incorporated Field effect transistor with improved isolation structures
JP2007158188A (ja) * 2005-12-07 2007-06-21 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2007165370A (ja) * 2005-12-09 2007-06-28 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP5261640B2 (ja) * 2005-12-09 2013-08-14 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置の製造方法
US7968424B2 (en) * 2009-01-16 2011-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of implantation
EP2891887B1 (de) 2012-08-31 2022-11-30 Universal Bio Research Co., Ltd. Abgabevorrichtung mit einem eingebauten verformbaren element sowie verarbeitungsverfahren unter verwendung der abgabe des eingebauten verformbaren elements

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4101313A1 (de) * 1990-10-05 1992-04-09 Samsung Electronics Co Ltd Halbleiterbauelemente mit einer kanalsperrschicht und verfahren zu seiner herstellung
US5173438A (en) * 1991-02-13 1992-12-22 Micron Technology, Inc. Method of performing a field implant subsequent to field oxide fabrication by utilizing selective tungsten deposition to produce encroachment-free isolation
EP0219346B1 (de) * 1985-10-16 1993-03-31 Texas Instruments Incorporated Methode zur Herstellung einer logischen Matrix mit Polysilizium-Emitterkontakt und dadurch hergstelltes Bauelement
US5240874A (en) * 1992-10-20 1993-08-31 Micron Semiconductor, Inc. Semiconductor wafer processing method of forming channel stops and method of forming SRAM circuitry
US5407859A (en) * 1993-12-01 1995-04-18 At&T Corp. Field effect transistor with landing pad

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5522856A (en) * 1978-08-07 1980-02-18 Toshiba Corp Semiconductor device and its manufacturing method
US4794565A (en) * 1986-09-15 1988-12-27 The Regents Of The University Of California Electrically programmable memory device employing source side injection
JPH01241142A (ja) * 1988-03-23 1989-09-26 Toshiba Corp 半導体装置の製造方法
KR940006094B1 (ko) * 1989-08-17 1994-07-06 삼성전자 주식회사 불휘발성 반도체 기억장치 및 그 제조방법
US5235544A (en) * 1990-11-09 1993-08-10 John Caywood Flash EPROM cell and method for operating same
US5286672A (en) * 1991-06-28 1994-02-15 Sgs-Thomson Microelectronics, Inc. Method for forming field oxide regions
KR960012303B1 (ko) * 1992-08-18 1996-09-18 삼성전자 주식회사 불휘발성 반도체메모리장치 및 그 제조방법
US5439835A (en) * 1993-11-12 1995-08-08 Micron Semiconductor, Inc. Process for DRAM incorporating a high-energy, oblique P-type implant for both field isolation and punchthrough
US5556798A (en) * 1994-12-01 1996-09-17 United Microelectronics Corp. Method for isolating non-volatile memory cells

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0219346B1 (de) * 1985-10-16 1993-03-31 Texas Instruments Incorporated Methode zur Herstellung einer logischen Matrix mit Polysilizium-Emitterkontakt und dadurch hergstelltes Bauelement
DE4101313A1 (de) * 1990-10-05 1992-04-09 Samsung Electronics Co Ltd Halbleiterbauelemente mit einer kanalsperrschicht und verfahren zu seiner herstellung
US5173438A (en) * 1991-02-13 1992-12-22 Micron Technology, Inc. Method of performing a field implant subsequent to field oxide fabrication by utilizing selective tungsten deposition to produce encroachment-free isolation
US5240874A (en) * 1992-10-20 1993-08-31 Micron Semiconductor, Inc. Semiconductor wafer processing method of forming channel stops and method of forming SRAM circuitry
US5407859A (en) * 1993-12-01 1995-04-18 At&T Corp. Field effect transistor with landing pad

Also Published As

Publication number Publication date
CN1138749A (zh) 1996-12-25
KR0170285B1 (ko) 1999-03-30
US5786265A (en) 1998-07-28
CN1092401C (zh) 2002-10-09
JP3630497B2 (ja) 2005-03-16
DE19618866A1 (de) 1996-12-05
JPH08316304A (ja) 1996-11-29
KR960043111A (ko) 1996-12-23

Similar Documents

Publication Publication Date Title
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE2745857C2 (de)
DE3106202C2 (de)
DE2933849C2 (de)
DE4116690C2 (de) Elementisolationsaufbau einer Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE3245064C2 (de)
DE4420365C2 (de) Halbleiterbauelement-Isolierverfahren und integrierte Schaltungen für eine Speicheranordnung
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE2541548A1 (de) Isolierschicht-feldeffekttransistor und verfahren zu dessen herstellung
DE3110477A1 (de) Verfahren zur herstellung von cmos-bauelementen
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
EP0239652A1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE19837395A1 (de) Verfahren zur Herstellung einer Halbleiter-Isolationsschicht und eines diese Halbleiter-Isolationsschicht enthaltenden Halbleiterbauelements
DE4444686B4 (de) Halbleiterbauelement mit MOS-Transistor und Verfahren zu seiner Herstellung
DE19618866B4 (de) Verfahren zur Herstellung einer Bauelementisolation in einem Halbleiterbauelement
DE3709708A1 (de) Feldeffekttransistor mit gering dotierter drainanordnung und verfahren zur herstellung desselben
DE2922015A1 (de) Verfahren zur herstellung einer vlsi-schaltung
DE10208577A1 (de) Flash-Speicher mit geteilter Gate-Elektrode und Verfahren zu seiner Herstellung
DE2926334C2 (de)
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE69924338T2 (de) Verfahren zur herstellung von halbleiterbauelementen mit einem graben-gate
DE60034265T2 (de) Halbleiterbauelement mit SOI-Struktur und dessen Herstellungsverfahren
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
EP0062883B1 (de) Verfahren zur Herstellung eines integrierten bipolaren Planartransistors
DE2100224C3 (de) Maskierungs- und Metallisierungsverfahren bei der Herstellung von Halbleiterzonen

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: PATENTANWAELTE RUFF, WILHELM, BEIER, DAUSTER & PAR

8110 Request for examination paragraph 44
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20111201