DE60034265T2 - Halbleiterbauelement mit SOI-Struktur und dessen Herstellungsverfahren - Google Patents

Halbleiterbauelement mit SOI-Struktur und dessen Herstellungsverfahren Download PDF

Info

Publication number
DE60034265T2
DE60034265T2 DE60034265T DE60034265T DE60034265T2 DE 60034265 T2 DE60034265 T2 DE 60034265T2 DE 60034265 T DE60034265 T DE 60034265T DE 60034265 T DE60034265 T DE 60034265T DE 60034265 T2 DE60034265 T2 DE 60034265T2
Authority
DE
Germany
Prior art keywords
layer
soi
manufacturing
oxide layer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60034265T
Other languages
English (en)
Other versions
DE60034265D1 (de
Inventor
Hirokazu Hayashi
Kouichi Fukuda
Noriyuki Miura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Application granted granted Critical
Publication of DE60034265D1 publication Critical patent/DE60034265D1/de
Publication of DE60034265T2 publication Critical patent/DE60034265T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76267Vertical isolation by silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76281Lateral isolation by selective oxidation of silicon

Description

  • Diese Erfindung bezieht sich auf eine Halbleitervorrichtung unter Verwendung eines SOI (Silicon On Insulator = Silizium auf Isolator)-Substrates und ein Herstellungsverfahren davon, und im Besonderen auf eine Vorrichtungsstruktur, bei der dieses Merkmal in dem Siliziumschicht-Abschnitt der Halbleitervorrichtung eingesetzt wird.
  • In einem SOI-Substrat, ist eine Siliziumschicht auf einer Schicht mit Isolatoreigenschaften ausgebildet, eine so genannte BOX-Oxidschicht. Diese Siliziumschicht wird durch ein Trench-Struktur – oder ein LOGOS (Local Oxidation Of Silicon = lokale Oxidation des Siliziums)-Verfahren isoliert, um die Vorrichtung zu isolieren. Das Trench-Verfahren, bei dem eine Nut durch das Ätzen der Siliziumschicht und das Entfernen der Oxidschicht in der Nut ausgebildet wird, ist in „IEEE ELECTRON DEVICE LETTERS; Vol. 6, Juni 1995" und anderen offenbart. Die Kosten der Isolation unter Verwendung der Trench-Struktur sind hoch, da die Anzahl der Vorgänge, die für die Ausbildung der Trench-Struktur benötigt werden, größer ist als bei dem LOCOS-Verfahren.
  • Die Isolation der Vorrichtung für SOI durch das LOCOS-Verfahren ist in „Proceedings IEEE Intr. SOI conf., 116 (1995)" offenbart. Eine SOI-MOS-Vorrichtung mit LOCOS-Isolation ist auch aus der US-A-5,656,537 bekannt. Entsprechend dem LOCOS-Verfahren, wird eine dünne Siliziumschicht, deren Querschnitt ein Dreieck ist, zwischen einer LOCOS-Oxidschicht und einer BOX-Oxidschicht ausgebildet, und diese Schicht bildet den parasitären MOSFET. Dieser parasitäre MOSFET beeinträchtigt erheblich die gegenwärtige Eigenschaft des ursprünglichen (unter der Annahme, dass kein MOSFET besteht) MOSFET. Diese Beeinträchtigung wird Stromüberhöhung genannt, da sie wie eine Überhöhung aussieht, die auf der Stromcharakteristik ausgebildet wird. Die Schwellenwertspannung, bei der der parasitäre MOSFET besteht, ist niedriger als die des ursprünglichen MOSFETs.
  • Das Ziel der vorliegenden Erfindung ist es, ein Herstellungsverfahren für eine Halbleitervorrichtung der SOI-Struktur bereitzustellen, die das Ausbilden eines parasitären MOSFETs verhindert.
  • Um das oben beschriebene Ziel zu erreichen, ist ein Verfahren zur Herstellung einer Halbleitervorrichtung mit SOI-Struktur nach Anspruch 1 gekennzeichnet, wobei die Unteransprüche bevorzugte Ausführungsbeispiele dieses Verfahrens definieren.
  • Ausführungsbeispiele der Erfindung werden nun unter Bezugnahme auf die beigefügten Zeichnungen beschrieben, in denen:
  • 1 ein Teil einer Querschnittsansicht einer SOI-Vorrichtungsstruktur ist, die durch das Verfahren des ersten bevorzugten Ausführungsbeispiels der vorliegenden Erfindung hergestellt ist;
  • 2 eine Ansicht ist, die Simulationsergebnisse der Strom-Spannungscharakteristiken einer SOI-Vorrichtungsstruktur des ersten bevorzugten Ausführungsbeispiels zeigt;
  • 3 eine Querschnittsansicht ist, die ein Herstellungsverfahren einer SOI-Vorrichtungsstruktur gemäß dem ersten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung zeigt;
  • 4 eine Querschnittsansicht ist, die Herstellungsverfahren zeigt, die sich von dem ersten bevorzugten Ausführungsbeispiel absetzen;
  • 5 eine Querschnittsansicht ist, die ein anderes Herstellungsverfahren einer SOI-Vorrichtungsstruktur gemäß einem ersten Beispiel außerhalb des Schutzumfanges der Erfindung zeigt;
  • 6 ein Teil einer Querschnittsansicht einer SOI-Vorrichtungsstruktur gemäß einem zweiten Beispiel außerhalb des Schutzumfanges der Erfindung ist;
  • 7 eine Ansicht ist, die Simulationsergebnisse der Strom-Spannungscharakteristiken der SOI-Vorrichtungsstruktur zeigt;
  • 8 eine Querschnittsansicht ist, die ein Herstellungsverfahren einer SOI-Vorrichtungsstruktur des zweiten Beispiels zeigt;
  • 9 eine Teilquerschnittsansicht einer SOI-Vorrichtungsstruktur gemäß einem dritten Beispiel außerhalb des Schutzumfanges der Erfindung ist;
  • 10 eine Ansicht ist, die Simulationsergebnisse der Strom-Spannungscharakteristiken einer SOI-Vorrichtungsstruktur des dritten Beispiels zeigt;
  • 11 eine Querschnittsansicht ist, die ein Herstellungsverfahren eines SOI-Substrates des dritten Beispiels zeigt;
  • 12 eine Querschnittsansicht ist, die ein Herstellungsverfahren einer SOI-Vorrichtung gemäß einem vierten Beispiel außerhalb des Schutzumfanges der Erfindung zeigt;
  • 13 eine Querschnittsansicht ist, die ein zweites bevorzugtes Ausführungsbeispiel eines Herstellungsverfahrens einer SOI-Vorrichtung der vorliegenden Erfindung zeigt;
  • 14 eine Querschnittsansicht ist, die ein verändertes Beispiel eines zweiten bevorzugten Ausführungsbeispiels eines Herstellungsverfahrens einer SOI-Vorrichtung der vorliegenden Erfindung zeigt;
  • 15 eine Querschnittsansicht ist, die ein Herstellungsverfahren einer SOI-Vorrichtung gemäß einem fünften Beispiel außerhalb des Schutzumfanges der Erfindung zeigt; und
  • 16 eine Querschnittsansicht ist, die ein verändertes fünftes Beispiel eines Herstellungsverfahrens einer SOI-Vorrichtung zeigt.
  • 1 ist ein Teil einer Querschnittsansicht einer SOI-Vorrichtungsstruktur, die durch das Verfahren des ersten bevorzugten Ausführungsbeispieles der vorliegenden Erfindung ausgebildet ist. Eine SOI-Schicht 3 ist eine Siliziumschicht, deren Dicke 400 bis 500 Angstrom ist (1 Angstrom = 10 Nanometer), die auf einer BOX-Oxidschicht 2 ausgebildet ist, deren Dicke ungefähr 400 bis 500 Angstrom ist, welche auf einem Siliziumsubstrat 1 ausgebildet ist. Ein Teil der SOI-Schicht 3 wird durch ein LOCOS-Verfahren oxidiert und wird zu einer LOCOS-Oxidschicht 4, deren Schichtdicke ungefähr 400 Angstrom ist. Eine Gate-Oxidschicht 5, deren Schichtdicke relativ dünn ist (in der Nähe von ungefähr 70 Angstrom), ist auf der SOI-Schicht ausgebildet. Polysilizium 6, deren Schichtdicke 2500 bis 3000 Angstrom ist, welches als das Gate dient, wird auf der Gate-Oxidschicht 5 bereitgestellt.
  • Der in 1 offenbarte Grenzbereich 10 zwischen der SOI-Schicht 3 und der LOCOS-Oxidschicht 4 weist eine dreieckige Form auf, wobei sie eher senkrecht verläuft als die herkömmliche Grenzbereichs-Linie 11. Um ein tatsächliches Beispiel zu geben, wird in der SOI-Vorrichtungsstruktur des ersten Ausführungsbeispiels das Verhältnis der Breite zur Höhe (die senkrechte Linie 13) des dreieckigen Abschnittes, der durch den Grenzbereich 10 zwischen der LOCOS-Oxidschicht 4 und der SOI-Schicht 3 ausgebildet ist, als 1:4 festgelegt, wobei die Höhe durch die senkrechte Linie 13 der SOI-3 in der Richtung der Dicke beschrieben wird, und wobei die Breite als der Abstand zwischen einem Kreuzungspunkt der senkrechten Linie (13) mit der BOX-Oxidschicht (2) und dem Kreuzungspunkt (12) zwischen der SOI-Schicht (3), der LOCOS-Oxidschicht (4) und der BOX-Oxidschicht (2) definiert wird.
  • Gemäß dieser Art der Struktur kann die Unterdrückung der durch einen parasitären Transistor verursachten Beeinträchtigung erwartet werden. 2 ist eine Ansicht, welche Simulationsergebnisse einer Strom-Spannungscharakteristik einer SOI-Vorrichtungsstruktur des ersten bevorzugten Ausführungsbeispieles zeigt. Der Drainstrom Id ist auf der vertikalen Achse aufgetragen, und der Gatevorspannungsstrom Vg ist auf der horizontalen Achse aufgetragen. 1e-05 in 2 bedeutet 1 × 105. Verglichen mit den idealen Stromeigenschaften „A", wo der Parasittransistor nicht ausgebildet ist, wird der Sperr-Reststrom der Stromeigenschaft „B" des ersten Ausführungsbeispieles um eine Stelle eingeschränkt. Verglichen mit den Stromeigenschaften „C", wo das Verhältnis der Basis zu der Höhe des dreieckigen Abschnittes der SOI-Struktur 1:1 ist, ist eine erhebliche Verbesserung ersichtlich und es ist möglich, gemäß 2 zu beweisen, dass dies die gleiche ist, wie die ideale Stromeigenschaft „A".
  • 3(A) bis 3(C) sind Querschnittsansichten, die ein Herstellungsverfahren einer SOI-Vorrichtungsstruktur des ersten bevorzugten Ausführungsbeispiels zeigen. Bezug nehmend auf diese Figuren wird nachfolgend ein Herstellungsverfahren einer SOI-Vorrichtungsstruktur des ersten bevorzugten Ausführungsbeispiels erläutert.
  • Zu allererst wird ein SIMOX (Separation by Implementation of Oxygen = Trennung durch die Implementierung von Sauerstoff)-Substrat erstellt, in dem die BOX-Oxidschicht 2, deren Dicke ungefähr 1000 bis 1500 Angstrom ist, und die SOI-Schicht 3, deren Dicke ungefähr 500 Angstrom ist, aufgetragen und ausgebildet werden. Die Gate-Oxidschicht 5, deren Dicke 70 Angstrom ist, und eine Nitridschicht 7, deren Dicke 500 Angstrom ist, werden aufeinander folgend auf der SOI-Schicht 3 des SIMOX-Substrates (3(A)) ausgebildet. Die Schichtdicke der SOI-Schicht 3 reduziert sich auf ungefähr 400 Angstrom in Folge der Gate-Oxidschicht 5, welche ausgebildet, nachfolgend verarbeitet wird usw..
  • Als nächstes wird ein Teil der SOI-Schicht 3, der Gate-Oxidschicht 5, und der Nitridschicht 7 des Abschnittes entfernt, in dem die LOCOS-Oxidschicht ausgebildet wird (3(B)). Das Volumen der entfernten SOI-Schicht 3 ist ungefähr 300 Angstrom, was 3/4 der ursprünglichen Schichtdicke von ungefähr 400 Angstrom ist. Folglich wird die Schichtdicke einer SOI-Schicht 3A nach der Entfernung zu 100 Angstrom, was 1/4 der Schichtdicke der ursprünglichen SOI-Schicht 3 ist.
  • Danach wird die SOI-Schicht 3A durch die Implementierung des LOCOS-Oxidverfahrens (3(C)) zu der LOCOS-Oxidschicht 4 umgewandelt. Der dreieckige Abschnitt der SOI-Schicht 2, der in dem Grenzbereich zwischen der BOX-Oxidschicht 2 und der umgewandelten SOI-Schicht 3 ausgebildet ist, verringert sich und das Verhältnis der Basis zu der Höhe und wird 1:4 oder kleiner.
  • Die 4(A) und 4(B) sind Querschnittsansichten, die Herstellungsverfahren zeigen, die im Gegensatz zu dem ersten bevorzugten Ausführungsbeispiel stehen. Das Verfahren von 4(A) entspricht dem von 3(B), und das Volumen der entfernten SOI-Schicht 3 ist bei ungefähr 80 Angstrom definiert, was 1/5 der ursprünglichen Schichtdicke von ungefähr 400 Angstrom ist. Folglich wird die Schichtdicke einer SOI-Schicht 3B nach der Abtragung ungefähr 320 Angstrom, was 4/5 der Schichtdicke der ursprünglichen SOI-Schicht 3 ist.
  • Danach wird die SOI-Schicht 3B durch die Implementierung des LOCOS-Oxidverfahrens (4(B)) zu einer LOCOS-Oxidschicht 4B umgewandelt. Der dreieckige Abschnitt der SOI-Schicht 3, der in dem Grenzbereich zwischen der SOI-Schicht 3 und der umgewandelten LOCOS-Oxidschicht 4B ausgebildet ist, wächst weit in die LOCOS-Oxidschicht 4B hinein, und folglich wird das Verhältnis der Basis zu der Höhe ungefähr 1:1.
  • Es ist allgemein anerkannt, dass das Volumenverhältnis des in die Oxidschicht hinein erodierten und sich nach oben erstreckenden Siliziums 0,44:0,56 ist. Infolgedessen, wenn die Schichtdicke der SOI-Schicht 3A, die in die LOCOS-Oxidschicht 4 umgewandelt ist, dünn ist, kann die Länge (das Volumen des Abschnittes der SOI-Schicht, die sich in die LOCOS-Oxidschicht 4 hinein erstreckt) der Basis des dreieckigen Abschnittes des Grenzbereiches kurz gehalten werden.
  • Die 5(A) bis 5(C) sind Querschnittsansichten, die das erste Beispiel eines anderen Herstellungsverfahrens einer SOI-Vorrichtungsstruktur zeigen. Bezug nehmend auf diese Figuren wird das Herstellungsverfahren einer SOI-Vorrichtungsstruktur des ersten Beispiels erläutert.
  • Zu allererst wird das SIMOX-Substrat vorbereitet, indem die SOI-Schicht 3, deren Schichtdicke ungefähr 500 Angstrom ist, und die BOX-Oxidschicht 2, deren Schichtdicke ungefähr 1000 bis 1500 Angstrom ist, aufgetragen und auf dem Siliziumsubstrat ausgebildet werden. Die Gate-Oxidschicht 5, deren Schichtdicke ungefähr 70 Angstrom ist, und die Nitridschicht 7, deren Schichtdicke ungefähr 500 Angstrom ist, werden aufeinander folgend auf der SOI-Schicht 3 des SIMOX-Substrates (5(A)) ausgebildet. Die Schichtdicke der SOI-Schicht 3 vermindert sich auf ungefähr 400 Angstrom aufgrund der Ausbildung der Gate-Oxidschicht 5 und der nachfolgend implementierten Verarbeitung.
  • Als nächstes wird der Teil der Nitridschicht 7, die die LOCOS-Oxidschicht bildet, die Gate-Oxidschicht 5 und die SOI-Schicht 3 entfernt. Die Nitridschicht 7, die Gate-Oxidschicht 5 und die SOI-Schicht 3 werden durch schräges Ätzen (5(B)) entfernt. Das schräge Ätzen kann durch ein reaktives Ionen-Ätzverfahren etc. ausgeführt werden. Hinsichtlich des Volumens der SOI-Schicht 3, die durch dieses schräge Ätzen entfernt wird, ist es notwendig, dass das Ätzen soweit wie ungefähr ¾ der ursprünglichen Schichtdicke ausgeführt wird, wie es bereits in dem Herstellungsverfahren der Erfindung, das in 3 gezeigt ist, erläutert ist. Obwohl das zu entfernende Volumen der SOI-Schicht 3 von der Ätzbedingung abhängt, ist es zweckmäßig, dass eine Schicht entfernt wird, deren Dicke ungefähr 200 Angstrom ist, welches ungefähr ½ der Schichtdicke ist.
  • Danach wird ein Teil der SOI-Schicht 3C in die LOCOS-Oxidschicht 4C durch das Ausführen des LOCOS-Oxidverfahrens umgewandelt. Solange der dreieckige Abschnitt der SOI-Schicht 3, die in dem Grenzbereich zwischen der SOI-Schicht 3 und der LOCOS-Oxidschicht 4C ausgebildet ist, durch schräges Ätzen überäzt wird, vermindert er sich, und das Verhältnis der Basis zu der Höhe wird 1:4 oder das Verhältnis der Basis wird kleiner als dieses Verhältnis.
  • Die 6(A) und 6(B) sind teilweise Querschnittsansichten, die eine SOI-Vorrichtungsstruktur des zweiten Beispieles zeigen. Wie es in 6(A) für ein SOI-Substrat 60, das in dem zweiten Beispiel verwendet wird, gezeigt ist, wird eine Nitridschicht 63, deren Schichtdicke ungefähr 1150 Angstrom ist, auf einer BOX-Oxidschicht 62 ausgebildet, deren Schichtdicke ungefähr 1000 bis 1500 Angstrom ist, welche auf einem Siliziumsubstrat 61 ausgebildet ist.
  • Eine SOI-Schicht 64, deren Schichtdicke ungefähr 500 Angstrom ist, ist auf der Nitridschicht 63 ausgebildet. Ein Teil des SOI-Substrates 60 wird durch das LOCOS-Verfahren oxidiert und dann wird ein Teil der SOI-Schicht 64 zu einer LOCOS-Oxidschicht 65, deren Schichtdicke ungefähr 400 Angstrom ist. Eine Gate-Oxidschicht 66, deren Schichtdicke vergleichsweise dünn ist, wird auf der SOI-Schicht 64 ausgebildet, und Polysilizium 67, das als ein Gate dient, wird auf einer Gate-Oxidschicht 66 (6(B)) ausgebildet.
  • Wenn die SOI-Schicht 3 entsprechend den herkömmlichen Verfahren in 1 oxidiert und zu der LOCOS-Oxidschicht 4 umgewandelt wird, wird die LOCOS-Oxidschicht gebildet und berührt die BOX-Oxidschicht 2. Die SOI-Schicht 3 als Vorrichtungsbereich (Kanalbereich) wird dann in der Richtung nach oben von der BOX-Oxidschicht 2 oxidiert.
  • Als ein Ergebnis dieses Phänomens erhält die SOI-Schicht 3 einen so genannten flotierenden Zustand, wie es die Simultanergebnisse anzeigen. Wie es in 7(A) und 7(B), welche eine Querschnittsansicht des Hauptteiles von 7(A) ist, gezeigt ist, wird eine dünne SOI-Schicht in dem Grenzbereich zwischen der SOI-Schicht 3 und der LOCOS-Oxidschicht 4 ausgebildet.
  • Für das SOI-Substrat, das in dem zweiten Beispiel eingesetzt wird, wird jedoch die Nitridschicht 63 auf der BOX-Oxidschicht 62 ausgebildet. Da die Nitridschicht die Oxidation der Siliziumschicht zu der Oxidschicht nicht beschleunigt, kann es nicht nachgewiesen werden, dass das Phänomen, in dem die SOI-Schicht 64 des Vorrichtungsabschnittes (Kanalabschnittes) in der Aufwärts-Richtung von der Nitridschicht 63 oxidiert wird, nicht auftritt. Folglich, wie es die Simulationsergebnisse anzeigen, wie es in 7(C) und 7(D) dargestellt ist, welche eine Querschnittsansicht der Hauptteile von 7(C) ist, solange die Oxidierung des untersten Abschnittes selbst in dem Grenzbereich zwischen der SOI- Schicht 65 und der SOI-Schicht 64 nicht ausgeführt wird, wird die SOI-Schicht 64 vergleichsweise dick ausgebildet.
  • Wie es oben erläutert ist, solange die Nitridschicht 63 zwischen der BOX-Oxidschicht 62 und der SOI-Schicht 64 ausgebildet ist, kann die Oxidation in der Richtung von dem untersten Abschnitt der SOI-Schicht 64 eingeschränkt werden. Die Schichtdicke der SOI-Schicht 64 des Grenzabschnittes zwischen der SOI-Schicht 64 und der LOCOS-Oxidschicht 65 kann daher aufrecht erhalten werden. Ferner, da die BOX-Oxidschicht 62 unterhalb der Nitridschicht 63 ist, wird es erwartet, dass Leckprobleme basierend auf den starren Eigenschaften der Nitridschicht durch eine Spannungsentlastung infolge der Oxidschicht vermindert werden können.
  • Die 8(A) bis 8(D) sind Schnittansichten, die ein Herstellungsverfahren einer SOI-Vorrichtungsstruktur des zweiten Beispiels zeigen. Bezug nehmend auf diese Figuren wird ein Herstellungsverfahren einer SOI-Vorrichtungsstruktur des zweiten Beispiels erläutert.
  • Zu allererst werden Sauerstoff-Ionen in das Siliziumsubstrat 61 (8(A)) injiziert, welches bereits vorbereitet worden ist. Eine Sauerstoff enthaltende Schicht 62A wird in einem vorgegebenen Tiefenabschnitt des Siliziumsubstrates 61 durch diese Ioneninjektion ausgebildet, und eine Siliziumschicht 64A verbleibt auf der Oberfläche (8(B)). Die Sauerstoffioneninjizierung wird gesteuert, um die Sauerstoff enthaltende Schicht 62A in einem Abschnitt auszubilden, dessen Tiefe ungefähr 1650 bis 3150 Angstrom ist. Als nächstes werden Nitrid-Ionen in das Siliziumsubstrat 61 injiziert, in dem die Sauerstoff enthaltende Schicht 62A ausgebildet worden ist. Eine Nitrid enthaltende Schicht 63A wird auf der Sauerstoff enthaltenden Schicht 62A durch diese Ioneninjizierung (8(C)) ausgebildet. Da es für die Nitridschicht 63 typisch ist, durch Hitzebehandlung verzerrt zu werden, wird die Nitridioneninjizierung gesteuert, um die Schichtdicke der Nitrid enthaltenden Schicht 63A auf ungefähr 1150 Angstrom zu regeln, welche 500 bis 1650 Angstrom von der Oberfläche ist.
  • Dann wird die Sauerstoff enthaltende Schicht 62A in die BOX-Oxidschicht 62 umgewandelt, die Nitrid enthaltende Schicht 63A wird in die Nitridschicht 63 umgewandelt, und das SOI-Substrat, welches eine Voraussetzung für 6(A) ist, wird durch das Anwenden der Hitzebehandlung (8(D)) ausgebildet.
  • Die 9(A) und 9(B) sind Teilschnittansichten einer SOI-Vorrichtungsstruktur des dritten Beispiels. Wie es in 9(A) gezeigt ist, wird eine Nitridschicht 93, deren Dicke ungefähr 1150 Angstrom ist, als ein SOI-Substrat 90 ausgebildet, das in dem dritten Beispiel verwendet wird. Eine SOI-Schicht 94, deren Schichtdicke ungefähr 500 Angstrom ist, wird auf der Nitridschicht 93 ausgebildet. Ein Teil des SOI-Substrates 90, das in dem dritten Beispiel eingesetzt wird, wird durch das LOCOS-Verfahren oxidiert und ein Teil der SOI-Schicht 94 wird zu einer LOCOS-Oxidschicht 95, deren Schichtdicke 400 Angstrom ist. Eine vergleichsweise dünne Gate-Oxidschicht 96, deren Schichtdicke ungefähr 70 Angstrom ist, wird auf der SOI-Schicht 94 ausgebildet. Eine Polysiliziumschicht 97, die als das Gate dient, deren Schichtdicke 2500 bis 3000 Angstrom ist, ist auf der Gate-Oxidschicht 96 (9(B)) vorgesehen.
  • Wie bereits in den 7(A) und 7(B) erläutert, wird die dünne SOI-Schicht 3 in dem Grenzbereich zwischen der SOI-Schicht 3 und der LOCOS-Oxidschicht 4 ausgebildet. Die Nitridschicht 93 wird auf dem SOI-Substrat ausgebildet, das in dem dritten Ausführungsbeispiel anstelle der BOX-Oxidschicht 2 angesetzt wird. Da die Nitridschicht nicht die Oxidation der Siliziumschicht zu der Oxidschicht beschleunigt, tritt ein Phänomen, in dem die SOI-Schicht 94 als der Vorrichtungsabschnitt (Kanalabschnitt) in der Richtung nach oben von der Nitridschicht 93 oxidiert wird, nicht auf. Folglich, wie es in den Simulationsergebnissen dargestellt ist, wie in 10(A) und 10(B) gezeigt sind, welches der vergrößerte Bereich von 10(A) ist, während der Grenzbereich zwischen der SOI-Schicht 94 und der LOCOS-Oxidschicht 95 nicht in der Richtung von dem untersten Abschnitt oxidiert wird, wird die SOI-Schicht 94 vergleichsweise dick ausgebildet.
  • Wie es in der obigen Erläuterung gezeigt ist, während die Nitridschicht 93 in dem dritten bevorzugten Ausführungsbeispiel anstelle der BOX-Oxidschicht ausgebildet wird, kann die Oxidation in der Richtung von dem untersten Abschnitt der SOI-Schicht 94 eingeschränkt werden. Das Ergebnis davon ist, dass die Schichtdicke der SOI-Schicht 94 in dem Grenzbereich zwischen der SOI-Schicht 94 und der LOCOS-Oxidschicht 95 aufrechterhalten werden kann. Darüber hinaus, während die herkömmliche BOX-Oxidschicht einfach in die Nitridschicht umgewandelt wird, steigern sich nicht die Herstellungsverfahren und die Implementierung kann einfach durchgeführt werden.
  • Die 11(A) bis 11(C) sind Schnittansichten, die ein Herstellungsverfahren eines SOI-Substrates des dritten Beispiels zeigen. Bezug nehmend auf diese Figuren wird das Herstellungsverfahren des SOI-Substrates erläutert, das in dem dritten Beispiel angesetzt wird.
  • Zu allererst werden Nitrid-Ionen in ein vorbereitetes Siliziumsubstrat 9 (11(A)) injiziert. Infolge dieser Ioneninjizierung wird eine Nitrid enthaltende Schicht 93A in einem vorgegebenen Tiefenbereich des Siliziumsubstrates 61 ausgebildet, und eine Siliziumschicht 94A verbleibt auf der Oberfläche 11(B)). Die Nitridioneninjizierung wird derart gesteuert, dass die Nitrid enthaltende Schicht 93A in einem Abschnitt ausgebildet wird, dessen Tiefe ungefähr 500 Angstrom bis 1650 Angstrom von der Oberfläche ist. Während es für die Nitridschicht 93 typisch ist, durch Wärmebehandlung verzerrt zu werden, wird die Nitridinjizierung derart gesteuert, dass die Schichtdicke der Nitrid enthaltenden Schicht 93A ungefähr 1150 Angstrom ist. Die Nitrid enthaltende Schicht 93A wird in die Nitridschicht 93 durch Wärmebehandlung umgewandelt, und das SOI-Substrat 90, welches eine Voraussetzung für 9(A) ist, wird ausgebildet (11(C)). Das Herstellungsverfahren des SOI-Substrates, das in dem dritten Beispiel eingesetzt wird, hat einen Vorteil, dass unerwartete chemische Reaktionen des Sauerstoffs, des Stickstoffs und anderer Bestandteile vermieden werden können verglichen mit dem Herstellungsverfahren des SOI-Substrates, das in dem zweiten Beispiel angesetzt wird. Darüber hinaus, während die Ioneninjizierung nur einmal ausgeführt wird, bestehen Vorteile darin, dass die Verfahren vereinfacht und die Herstellungskosten daher reduziert werden.
  • Die 12(A) bis 12(D) sind Schnittansichten, die ein Herstellungsverfahren einer SOI-Vorrichtung des vierten Beispieles zeigen. Bezug nehmend auf diese Figuren wird das Herstellungsverfahren der SOI-Vorrichtung des vierten Beispieles erläutert.
  • Eine Maskenschicht 123 wird auf einem unwesentlich größeren Bereich als ein Feldoxidschicht ausgebildet, die einen ebenen Bereich 122 des vorbereiteten Siliziumsubstrates 121 (12(A)) bidet. Die Maskenschicht 123 unterliegt keiner Einschränkung vorausgesetzt, dass sie nicht den Durchtritt von Sauerstoffionen ermöglicht. Die Sauerstoffionen werden in das Siliziumsubstrat 121 injiziert, in welchem diese Maskenschicht 123 ausgebildet ist. Infolge dieser Ioneninjizierung wird die Sauerstoff enthaltende Schicht 124A in einen vorgegebenen Tiefenbereich des Siliziumsubstrates 121 mit Ausnahme des Bereiches, in dem Maskenschicht 123 ausgebildet ist, ausgebildet und eine Siliziumschicht 125A verbleibt auf der Oberfläche (12(B)). Die Sauerstoffioneninjizierung wird derart gesteuert, dass die Sauerstoff enthaltende Schicht 124A in einen Bereich ausgebildet wird, dessen Tiefe ungefähr 1650 bis 3150 Angstrom von der Oberfläche des Siliziumsubstrates 121 ist.
  • Die Sauerstoff enthaltende Schicht 124A wird dann durch Anwenden der Wärmebehandlung in eine BOX-Oxidschicht 124 (12(C)) umgewandelt. Infolge dieser Wärmebehandlung, wenn die Sauerstoff enthaltende Schicht 124A in die BOX-Oxidschicht 124 umgewandelt wird, wächst die BOX-Oxidschicht 124 in seitlicher Richtung. Folglich wird die BOX-Oxidschicht 124 nicht in dem untersten Bereich der Feldoxidschicht ausgebildet, die den ebenen Bereich 122 bildet. Anschließend wächst durch Implementierung des LOCOS-Oxidverfahrens eine Feldoxidschicht 126 in der Richtung nach unten in Bezug auf das Siliziumsubstrat 121. Die Feldoxidschicht 126 wird eine Struktur aufweisen, in der die BOX-Oxidschichten 124, die in dem Siliziumsubstrat vorgesehen sind, verbunden sind (12(D)). Dadurch wird die letztendliche Form der SOI-Vorrichtung des vierten Beispiels nahezu die gleiche Form aufweisen, wie in dem Fall, in dem die SOI-Vorrichtung mit dem SIMOX-Substrat mit der herkömmlichen BOX-Oxidschicht ausgebildet ist. Betrachtet man einen Bereich im Detail, wie es in 12(D) gezeigt ist, bilden die Endbereiche der Feldoxidschicht 126, nämlich die Grenzbereiche der BOX-Oxidschicht 124, die in dem Siliziumsubstrat 121 ausgebildet sind, einen Spalt ähnlichen Bereich 129. Dies zeigt die Feldoxidschicht 126, die in der Richtung nach unten wächst. Während die Feldoxidschicht in der Richtung nach unten wächst, verringert sich das Wachstum in der seitlichen Richtung verglichen mit dem, wenn das herkömmliche SIMOX-Substrat angesetzt wird. Dadurch wird die Oxidation in der Richtung von dem untersten Abschnitt abgeschwächt, und eine Ausbildung in einer relativ dünnen Schicht wird in dem Grenzzustand zwischen der Feldoxidschicht 126 und einer SOI-Schicht 127 erhalten.
  • Die 13(A) und 13(B) sind Schnittansichten, die ein Herstellungsverfahren einer SOI-Vorrichtung des fünften bevorzugten Ausführungsbeispieles zeigen. Bezug nehmend auf diese Figuren wird das Herstellungsverfahren der SOI-Vorrichtung des zweiten bevorzugten Ausführungsbeispiels der Erfindung erläutert.
  • Ein SIMOX-Substrat wird vorbereitetet, indem eine SOI-Schicht 133, deren Schichtdicke ungefähr 500 Angstrom ist, und eine BOX-Oxidschicht 132, deren Schichtdicke ungefähr 1000 bis 1500 Angstrom ist, aufgetragen und auf einem Siliziumsubstrat 131 ausgebildet werden. Eine Gate-Oxidschicht 135, deren Schichtdicke ungefähr 70 Angstrom ist, und eine Nitridschicht 136, deren Schichtdicke ungefähr 500 Angstrom ist, werden aufeinander folgend auf der SOI-Schicht 133 dieses SIMOX-Substrates ausgebildet. Die Schichtdicke der SOI-Schicht 133 verringert sich auf ungefähr 400 Angstrom aufgrund des Ausbildens und nachfolgenden Verarbeitens der Gate-Oxidschicht 135 etc. Als nächstes wird ein Teil des Bereiches der SOI-Schicht 133, der Gate-Oxidschicht 135 und der Nitridschicht 135, die eine LOCOS-Oxidschicht 137 ausbildet, entfernt. Das Volumen der entfernten SOI-Schicht 133 ist ungefähr 300 Angstrom, was ¾ der ursprünglichen Schichtdicke von ungefähr 400 Angstrom ist, in gleicher Weise wie das Herstellungsverfahren des ersten bevorzugten Ausführungsbeispiels. Folglich wird die Schichtdicke der SOI-Schicht nach dem Entfernen ungefähr 100 Angstrom, was ¼ der Schichtdicke der ursprünglichen SOI-Schicht 133 ist.
  • Anschließend werden Verunreinigungen in das gesamte Substrat unter Verwendung der Nitridschicht 136 als Maske (13(A)) implantiert. Infolge dieses Implantats werden Fremdkörper in die SOI-Schicht 134 als den Feldoxidschicht eingeführt, der den ebenen Bereich bildet, welcher dann ein Bereich hoher Dichte wird. Die SOI-Schicht 134 wird zu der LOCOS-Oxidschicht 137 durch die Implementierung des LOCOS-Oxidverfahrens umgewandelt. Ferner wird ein Gate-Polysilizium 138 ausgebildet, nachdem die Nitridschicht 136 entfernt ist, und die endgültige SOI-Vorrichtungsstruktur wird erhalten (13(B)). Ein Bereich mit hoher Dichte 139 wird in dem untersten Bereich des dreieckigen Abschnittes der SOI-Schicht 133 ausgebildet, der in dem Grenzbereich zwischen der SOI-Schicht 133 und der umgewandelten LOCOS-Oxidschicht 137 ausgebildet ist. Dies ist ein Abschnitt des Bereiches mit hoher Dichte der verbleibenden SOI-Schicht 134. Ein Teil des Bereiches mit hoher Dichte dient nicht als eine MOS-Struktur, da ein Kanalabschnitt ein Gereicht mit hoher Dichte wird, selbst wenn die Parasit-MOS-Struktur ausgebildet wird.
  • Während ein Bereich mit hoher Dichte in einem Abschnitt mit einer dünnen SOI-Schicht 133 Dicke besteht, wird die elektrische Auswirkung durch den parasitären MOS ausgestaltet, und die Stromüberhöhung kann eliminiert werden. Obwohl die SOI-Schicht als die Feldoxidschicht, die den ebenen Bereich bildet, auf ¼ der ursprünglichen SOI-Schicht in der gleichen Art und Weise wie das Herstellungsverfahren des ersten bevorzugten Ausführungsbeispieles verringert wird, kann in dem zweiten bevorzugten Ausführungsbeispiel dieses Abtragungsvolumen weniger als ¾ sein, da der Bereich mit hoher Dichte ausgebildet wird.
  • Die 14(A) und 14(B) sind Schnittansichten, die ein verändertes Beispiel eines Herstellungsverfahrens einer SOI-Vorrichtung des zweiten bevorzugten Ausführungsbeispiels dieser Erfindung zeigen. Bezug nehmend auf diese Figuren wird das veränderte Beispiel des Herstellungsverfahrens der SOI-Vorrichtung des zweiten bevorzugten Ausführungsbeispiels erläutert.
  • Nachdem eine Gate-Oxidschicht 145 und eine Nitridschicht 147 aufeinander folgend auf dem SIMOX-Substrat ausgebildet werden, wird ein Teils der Nitridschicht 147 als LOCOS-Oxidschicht, die den ebenen Bereich bildet, eine Gate-Oxidschicht 145, und eine SOI-Schicht 143 in der gleichen Art und Weise wie in 13(A) entfernt. Verunreinigungen werden indirekt in das gesamte Substrat unter Verwendung der Nitridschicht 147 als die Maske (14(A)) implantiert. Durch diese indirekte Implantierung werden Fremdkörper in die Endabschnitte der SOI-Schicht 134 als der Feldoxidschicht-Formebenenbereich und die SOI-Schicht 133 als der Kanalabschnitt eingeführt, um ein Bereich mit hoher Dichte 146 zu bilden.
  • Anschließend wird der Bereich mit hoher Dichte 146 durch die Implementierung des LOCOS-Oxidvorganges zu einer LOCOS-Oxidschicht 144 umgewandelt. Ferner wird ein Gate-Polysilizium 148 ausgebildet und eine endgültige SOI-Vorrichtungsstruktur wird erhalten, nachdem die Nitridschicht 147 entfernt ist (14(B)). Ein Bereich mit hoher Dichte 149, der größer als der Bereich mit hoher Dichte 139 ist, der in 13(B) gezeigt ist, wird in dem untersten Abschnitt des dreieckigen Abschnittes der SOI-Schicht 143 ausgebildet, die in dem Grenzabschnitt zwischen der SOI-Schicht 143 und der umgewandelten LOCOS-Oxidschicht 144 ausgebildet ist. Dies entsteht dadurch, dass der Bereich mit hoher Dichte in dem Endabschnitt der SOI-Schicht 143 des Kanalabschnittes durch die indirekte Implantierung ausgebildet wird. Der Bereich mit hoher Dichte dient nicht als MOS in der gleichen Art und Weise, wie es in 13(B) gezeigt ist, da der Kanalabschnitt zum Bereich mit hoher Dichte wird, selbst wenn die parasitäre MOS-Struktur ausgebildet ist.
  • Da der Bereich mit hoher Dichte, dessen Größe verglichen mit jener von 13(B) vergrößert ist, in einem Abschnitt mit einer dünnen Schicht SOI-Schicht 143 besteht, wird die elektrische Einflussnahme durch den parasitären MOS vermindert, und die Stromüberhöhungs-Charakteristik kann verbessert werden. Gemäß diesem veränderten Beispiel ist es kein Problem, dass die Volumenabtragung der SOI-Schicht 143 verglichen mit jener des zweiten bevorzugten Ausführungsbeispiels vermindert werden kann, wie es in den 13(A) und 13(B) gezeigt ist.
  • 15 ist eine Schnittansicht, die ein Herstellungsverfahren einer SOI-Vorrichtung des fünften Beispiels zeigt. Bezug nehmend auf diese Figur wird das Herstellungsverfahren der SOI-Vorrichtung des fünften Beispiels erläutert.
  • Eine SOI-Vorrichtung wird auf dem SOI-Substrat, das in dem zweiten Beispiel eingesetzt wird, in der gleichen Art und Weise wie das zweite bevorzugte Ausführungsbeispiel ausgebildet. Folglich ist die SOI-Vorrichtungsstruktur von 15 die gleiche wie die 6(B) mit Ausnahme der Ausbildung des Polysiliziums 67. Das Herstellungsverfahren des fünften Beispiels wendet eine durch Schwellenwert gesteuerte Implantation bei der SOI-Vorrichtung an, deren Struktur wie in 6(B) ist. Die Energie der durch Schwellenwert gesteuerte Implantation wird derart gesteuert, dass der Spitzenwert der Fremdkörper geringer ist als die SOI-Schicht 64, wie es in der Grafik auf der rechten Seite von 15 gezeigt ist. Um ein tatsächliches Beispiel zu geben, kann eine voreingestellte Schwellenwertspannung in dem Abschnitt erhalten werden, der als Kanal der SOI-Schicht 64 verwendet wird. Weitere Implantation ist möglich unter Verwendung einer Kombination von Implantationsenergie und der Dosierung des Fremdkörpervolumens derart, dass die Fremdkörperdichte in der SOI-Schicht 64 und insbesondere in dem untersten Abschnitt des Grenzbereiches einer Feldoxidschicht höher wird.
  • In dem fünften Beispiel besteht ein Vorteil, wenn die Schwellenspannungssteuerung und die Verbesserung der Stromüberhöhungs-Charakteristik zur gleichen Zeit implementiert werden infolge der Tatsache, dass das oben beschriebene Implantierungsverfahren ausgeführt wird. Es ist annehmbar, dass der gesamte unterste Abschnitt der SOI-Schicht 64 die Fremdkörperschicht mit hoher Dichte wird, da die Schichtdicke der SOI-Schicht 64 erhalten wird, die notwendig ist, um den Schwellenwert zu steuern. Obwohl das SOI-Substrat des fünften Beispiels das gleiche wie das SOI-Substrat des zweiten Beispiels ist, ist es möglich, dass das SOI-Substrat, das in dem dritten Beispiel verwendet wird, oder ein herkömmliches SIMOX-Substrat verwendet werden kann.
  • 16 ist eine Schnittansicht, die ein verändertes Beispiel eines Herstellungsverfahrens einer SOI-Vorrichtung des fünften Beispiels zeigt. Bezug nehmend auf 16, wird das veränderte Beispiel des Herstellungsverfahrens der SOI-Vorrichtung des fünften Beispiels erläutert.
  • In dem veränderten Beispiel wird die SOI-Vorrichtung in der gleichen Art und Weise wie das fünfte Beispiel ausgebildet, bei dem die durch Schwellenwert gesteuerte Implantation verwendet wird. Danach wird die durch Schwellenwert gesteuerte Implantation implementiert, wie es durch das Bezugszeichen 160 der Grafik von 16 dargestellt ist. Eine so genannte Ausgleichsdotierung, bei der Ionen, deren Polarität elektrisch entgegengesetzt zu den Ionen, die in der durch Schwellenwert gesteuerten Implantation verwendet werden, dotiert werden, wird mit einem Fremdkörper-Dichteprofil, wie es in dem Bezugszeichen 160 der Grafik von 16 gezeigt ist, angewendet. Durch das zweimalige Implementieren der Fremdkörperimplantation, zeigt die SOI-Schicht 64 letztendlich das Fremdkörperdichteprofil, wie es durch das Bezugszeichen 162 der Grafik von 16 gezeigt ist.
  • Wie es in der oben detaillierten Beschreibung gezeigt ist, kann entsprechend der vorliegenden Erfindung der Stromeinfluss, die so genannte „Stromüberhöhung", durch den parasitären MOS-Transistor, der in dem Grenzabschnitt zwischen dem LOCOS-Oxidabschnitt und der SOI-Schicht ausgebildet ist, eingeschränkt werden.

Claims (6)

  1. Verfahren zur Herstellung eines Halbleiterbauelements mit SOI-Struktur umfassend die Schritte: Bereitstellen eines SOI-Substrats, das ein Siliziumsubstrat (1) aufweist, das durch eine isolierende Oxidschicht (2) und eine Siliziumschicht (3), die auf der Isolierschicht (2) ausgebildet ist, abgedeckt ist; Ausbilden einer Gate-Oxidschicht (5) auf der Siliziumschicht (3) des SOI-Substrats; Ausbilden einer Nitridschicht (7) auf der Gate-Oxidschicht (5); selektives Entfernen der Nitridschicht (7), gekennzeichnet durch die folgenden Schritte: selektives Entfernen der Gate-Oxidschicht; selektives Entfernen von einem Teil (3A) der Siliziumschicht (3) in einem ein LOCOS-Oxid bildenden Bereich, wobei die entfernte Dicke der Siliziumschicht (3) wenigstens 3/4 der Dicke der Siliziumschicht (3) beträgt; Oxidieren der verbleibenden Dicke der teilweise entfernten Siliziumschicht (3A) in dem ein LOCOS-Oxid bildenden Bereich, so dass eine LOCOS-Oxidschicht (4) ausgebildet wird; und Ausbilden einer Gate-Elektrode auf dem Gateoxidfilm (5).
  2. Verfahren zur Herstellung eines Halbleiterbauelements mit SOI-Struktur gemäß Anspruch 1, worin die Dicke des Teils (3A) der Siliziumschicht, die nach dem selektiven Entfernungsschritt übrig bleibt, etwa 100 Angström beträgt.
  3. Verfahren zur Herstellung eines Halbleiterbauelements mit SOI-Struktur nach Anspruch 1, ferner umfassend einen Schritt des Einbringens einer Verunreinigung in die teilweise entfernte Siliziumschicht (3A) in dem ein LOCOS-Oxid bildenden Bereich.
  4. Verfahren zur Herstellung eines Halbleiterbauelements mit SOI-Struktur gemäß Anspruch 1, ferner umfassend einen Schritt der schrägen Einbringung einer Verunreinigung in die teilweise entfernte Siliziumschicht (3A) in dem ein LOCOS-Oxid bildenden Bereich und die Siliziumschicht (3) angrenzend an den ein LOCOS-Oxid bildenden Bereich.
  5. Verfahren zur Herstellung eines Halbleiterbauelements mit SOI-Struktur gemäß Anspruch 1, worin die Dicke der Siliziumschicht (3) des SOI-Substrats etwa 400 bis 500 Angström beträgt.
  6. Verfahren zur Herstellung eines Halbleiterbauelements mit SOI-Struktur gemäß Anspruch 1, worin die Dicke der isolierenden Oxidschicht (2) des SOI-Substrats etwa 1000 bis 1500 Angström beträgt.
DE60034265T 1999-04-26 2000-02-29 Halbleiterbauelement mit SOI-Struktur und dessen Herstellungsverfahren Expired - Lifetime DE60034265T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11744799A JP3751469B2 (ja) 1999-04-26 1999-04-26 Soi構造の半導体装置の製造方法
JP11744799 1999-04-26

Publications (2)

Publication Number Publication Date
DE60034265D1 DE60034265D1 (de) 2007-05-24
DE60034265T2 true DE60034265T2 (de) 2008-01-10

Family

ID=14711888

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60034265T Expired - Lifetime DE60034265T2 (de) 1999-04-26 2000-02-29 Halbleiterbauelement mit SOI-Struktur und dessen Herstellungsverfahren

Country Status (5)

Country Link
US (2) US6277684B1 (de)
EP (1) EP1049172B1 (de)
JP (1) JP3751469B2 (de)
KR (1) KR100740815B1 (de)
DE (1) DE60034265T2 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3751469B2 (ja) * 1999-04-26 2006-03-01 沖電気工業株式会社 Soi構造の半導体装置の製造方法
US6465324B2 (en) * 2001-03-23 2002-10-15 Honeywell International Inc. Recessed silicon oxidation for devices such as a CMOS SOI ICs
JP4054557B2 (ja) 2001-10-10 2008-02-27 沖電気工業株式会社 半導体素子の製造方法
JP2003298059A (ja) * 2002-03-29 2003-10-17 Advanced Lcd Technologies Development Center Co Ltd 薄膜トランジスタ
JP2004152962A (ja) * 2002-10-30 2004-05-27 Oki Electric Ind Co Ltd 半導体装置の製造方法
US7510927B2 (en) 2002-12-26 2009-03-31 Intel Corporation LOCOS isolation for fully-depleted SOI devices
JP4540320B2 (ja) 2003-09-19 2010-09-08 Okiセミコンダクタ株式会社 半導体装置の製造方法
US6949420B1 (en) * 2004-03-12 2005-09-27 Sony Corporation Silicon-on-insulator (SOI) substrate having dual surface crystallographic orientations and method of forming same
TW200601566A (en) * 2004-06-28 2006-01-01 Adv Lcd Tech Dev Ct Co Ltd Semiconductor apparatus and manufacturing method thereof
KR100865365B1 (ko) * 2005-01-12 2008-10-24 샤프 가부시키가이샤 반도체 장치의 제조방법 및 반도체 장치
EP1696485A1 (de) * 2005-02-24 2006-08-30 STMicroelectronics S.r.l. Verfahren zur Herstellung von Halbleiterbauelementen in einem SOI-Substrat mit Justiermarken
JP5567247B2 (ja) 2006-02-07 2014-08-06 セイコーインスツル株式会社 半導体装置およびその製造方法
US7981759B2 (en) * 2007-07-11 2011-07-19 Paratek Microwave, Inc. Local oxidation of silicon planarization for polysilicon layers under thin film structures
US7737498B2 (en) * 2008-05-07 2010-06-15 International Business Machines Corporation Enhanced stress-retention silicon-on-insulator devices and methods of fabricating enhanced stress retention silicon-on-insulator devices
US8084822B2 (en) * 2009-09-30 2011-12-27 International Business Machines Corporation Enhanced stress-retention fin-FET devices and methods of fabricating enhanced stress retention fin-FET devices

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5275989A (en) * 1975-12-22 1977-06-25 Hitachi Ltd Production of semiconductor device
US4842675A (en) * 1986-07-07 1989-06-27 Texas Instruments Incorporated Integrated circuit isolation process
JPH01235276A (ja) * 1988-03-15 1989-09-20 Sony Corp 薄膜半導体装置
US5047356A (en) * 1990-02-16 1991-09-10 Hughes Aircraft Company High speed silicon-on-insulator device and process of fabricating same
JPH05152427A (ja) * 1991-11-13 1993-06-18 Fujitsu Ltd 半導体装置の製造方法
EP0589124B1 (de) * 1992-09-23 1999-01-07 Co.Ri.M.Me. Verfahren zum Verhindern des "Bird's beak" während der selektiven Oxidation von elektronischen Halbleiteranordnungen
JPH06177233A (ja) * 1992-12-02 1994-06-24 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH06295921A (ja) * 1993-04-09 1994-10-21 Canon Inc バイポーラトランジスタ、半導体装置、及びその製造方法
US5698885A (en) * 1994-03-17 1997-12-16 Fujitsu Limited Semiconductor device and method of manufacturing semiconductor device
JP3249892B2 (ja) * 1994-11-28 2002-01-21 三菱電機株式会社 Soi構造を有する半導体装置の製造方法
JPH08181316A (ja) * 1994-12-22 1996-07-12 Mitsubishi Electric Corp 半導体装置及びその製造方法
FR2734403B1 (fr) * 1995-05-19 1997-08-01 Sgs Thomson Microelectronics Isolement plan dans des circuits integres
US5837378A (en) * 1995-09-12 1998-11-17 Micron Technology, Inc. Method of reducing stress-induced defects in silicon
US5780352A (en) * 1995-10-23 1998-07-14 Motorola, Inc. Method of forming an isolation oxide for silicon-on-insulator technology
JPH09120965A (ja) * 1995-10-25 1997-05-06 Toshiba Corp 半導体装置の製造方法
KR100189992B1 (ko) * 1995-12-15 1999-06-01 윤종용 반도체 장치의 소자 분리 방법
JP3485718B2 (ja) * 1996-03-28 2004-01-13 旭化成マイクロシステム株式会社 Soi構造の電界効果型トランジスタの製造方法
KR100268930B1 (ko) * 1996-11-12 2000-10-16 김영환 박막트랜지스터의 구조 및 그 제조방법
JP3382840B2 (ja) * 1997-05-23 2003-03-04 シャープ株式会社 半導体装置の製造方法
US6337500B1 (en) * 1997-06-19 2002-01-08 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
JP3838753B2 (ja) * 1997-08-28 2006-10-25 沖電気工業株式会社 素子分離領域構造および素子分離方法
US6087241A (en) * 1997-09-05 2000-07-11 Microchip Technology Incorporated Method of forming side dielectrically isolated semiconductor devices and MOS semiconductor devices fabricated by this method
JP3751469B2 (ja) * 1999-04-26 2006-03-01 沖電気工業株式会社 Soi構造の半導体装置の製造方法

Also Published As

Publication number Publication date
EP1049172A2 (de) 2000-11-02
EP1049172B1 (de) 2007-04-11
EP1049172A3 (de) 2003-05-07
US6566712B2 (en) 2003-05-20
JP3751469B2 (ja) 2006-03-01
KR100740815B1 (ko) 2007-07-19
DE60034265D1 (de) 2007-05-24
US20010036710A1 (en) 2001-11-01
US6277684B1 (en) 2001-08-21
JP2000306994A (ja) 2000-11-02
KR20000076791A (ko) 2000-12-26

Similar Documents

Publication Publication Date Title
DE10214066B4 (de) Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben
DE60034265T2 (de) Halbleiterbauelement mit SOI-Struktur und dessen Herstellungsverfahren
DE19642538A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
DE3530773A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE10351008B4 (de) Verfahren zur Herstellung von Transistoren mit erhöhten Drain- und Sourcegebieten mit unterschiedlicher Höhe sowie ein Halbleiterbauelement
DE3540422C2 (de) Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen
DE2922015A1 (de) Verfahren zur herstellung einer vlsi-schaltung
DE2921010A1 (de) Verfahren zur herstellung von sowie strukturen fuer vlsi-schaltungen mit hoher dichte
DE10134444A1 (de) Halbleitervorrichtung zum Reduzieren des Übergangszonenleckstromes und des Schmalweiteneffektes und Verfahren zur Herstellung derselben
DE69738558T2 (de) Verfahren zur Herstellung eines Transistors mit selbstausrichtenden Kontakten
DE10052680C2 (de) Verfahren zum Einstellen einer Form einer auf einem Substrat gebildeten Oxidschicht
DE19654686C2 (de) Verfahren zum Herstellen einer Dreiwannen-Anordnung in einer Halbleitervorrichtung
DE19618866B4 (de) Verfahren zur Herstellung einer Bauelementisolation in einem Halbleiterbauelement
DE19818518C2 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE3340143A1 (de) Vergrabene durchbruchdiode in einer integrierten schaltung und verfahren zur herstellung derselben
DE19853432A1 (de) Halbleiteranordnung und Verfahren zum Herstellen derselben
DE2932928A1 (de) Verfahren zur herstellung von vlsi-schaltungen
DE4411851C2 (de) Halbleitervorrichtungen mit Grabenisolierstruktur, die einen Kanal-dotierten Bereich aufweist, und Herstellungsverfahren dafür
DE3842749A1 (de) Verfahren zum herstellen einer integrierten schaltung
DE19805692C2 (de) Halbleitereinrichtung mit Feldabschirm-Isolationsstruktur und Verfahren zur Herstellung derselben
DE2854073A1 (de) Feldeffekttransistor-anordnung sowie verfahren zu ihrer herstellung
DE10242145B4 (de) Halbleiterbauelement mit lokaler Zwischenverbindungsschicht und Herstellungsverfahren
DE4200753C2 (de) Halbleitereinrichtung mit MOS-Feldeffekttransistor und Herstellungsverfahren hierfür
DE102007014115B3 (de) Integrierte Schaltung und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: PUSCHMANN & BORCHERT, 82041 OBERHACHING

8327 Change in the person/name/address of the patent owner

Owner name: OKI SEMICONDUCTOR CO.,LTD., TOKYO, JP