DE2854073A1 - Feldeffekttransistor-anordnung sowie verfahren zu ihrer herstellung - Google Patents

Feldeffekttransistor-anordnung sowie verfahren zu ihrer herstellung

Info

Publication number
DE2854073A1
DE2854073A1 DE19782854073 DE2854073A DE2854073A1 DE 2854073 A1 DE2854073 A1 DE 2854073A1 DE 19782854073 DE19782854073 DE 19782854073 DE 2854073 A DE2854073 A DE 2854073A DE 2854073 A1 DE2854073 A1 DE 2854073A1
Authority
DE
Germany
Prior art keywords
zone
dopant
oxide layer
surface area
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19782854073
Other languages
English (en)
Inventor
Arthur Douglas Ritchie
Shuichi Sato
Tadanori Yamaguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Inc
Original Assignee
Tektronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tektronix Inc filed Critical Tektronix Inc
Publication of DE2854073A1 publication Critical patent/DE2854073A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66696—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66704—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Patentanwälte Dipl.-Ing. H. Wztckmann, Dipl.-Phys. Dr. K. Fincke
Dii-l.-Ing. F. A."Weιckmann, Dipl.-Chem. B. Huber Dr. Ing. H. Li ska L ^ntr e nn^
" 2S54073
DH 8000 MÜNCHEN 86, DEN l^Uki, )*}("£
POSTFACH 860820
MÖHLSTRASSE 22, RUFNUMMER 98 39 21/22
Tektronix, Inc.,
14150 S.W. Karl Braun Drive, Beaverton, Oregon 97077, V.St.A.
Feldeffekttransistor-Anordnung sowie Verfahren zu ihrer Herstellung
909828/0648
Beschreibung
Die vorliegende Erfindung betrifft eine Feldeffekttransistor-Anordnung sowie ein Verfahren zu ihrer Herstellung.
Insbesondere handelt es sich dabei um MOS-Transistoren hoher Güte sowie Verfahren zu ihrer Herstellung, wobei sich diese Transistoren für eine Großintegration in Halbleitersubstraten eignen. Die MOS-Transistoren sind insbesondere nicht-planare Anordnungen mit Kanalweiten im Submikronbereich.
MOS-Transistor-Anordnungen besitzen in konventioneller Weise Source- und Drain-Zonen an der Oberseite einer Siliziumscheibe, welche durch eine Kanal-Zone miteinander verbunden sind. Über der Kanalzone liegt eine Gate-Elektrode, welche vom Kanal durch eine dünne Oxidschicht oder ein anderes geeignetes dünnes Dielektrikum getrennt sind. Der Strom zwischen der Source- und der Drain-Zone wird durch eine Spannung an der Gate-Elektrode gesteuert.
Die Funktion (d.h., die Frequenzcharakteristik oder die Schaltgeschwindigkeit) einer derartigen Anordnung hängt von den Abmessungen ihrer Komponenten und speziell von der Länge ihres Kanals ab. Normalerweise wird die Kanallänge einer MOS-Transistüranordnung durch photolithographische Prozesse und Diffusionsprozesse bestimmt, welche zur Bildung der Source- und der Drain-Zonen dienen. Konventionelle Prozesse ermöglichen nicht die Herstellung eines so kurzen Kanals, wie er für maximal günstige Betriebseigenschaften erforderlich ist.
Es sind bereits MOS-Technologien hoher Güte entwickelt worden. Dabei handelt es sich um Silikongate-MOS-Prozesse, wie den sogenannten H-MOS-Prozeß, den V-MOS-Prozeß (für "Vertikal-MOS"), einen Doppeldiffusionsprozeß mit einer anisotropen Ätzung eines V-förmigen Loches in der Siliziumscheibe sowie um einen
909828/0648
planaren Doppeldiffusionsprozeß, welcher als D-MOS-Prozeß bezeichnet wird. Obwohl mit diesen Technologien die Herstellung von Transistoranordnungen mit Schaltgeschwindigkeiten im Bereich von =3 olaren Anordnungen möglich ist, besitzen jedoch alle diese Prozesse Nachteile. Beispielsweise beim H-MOS-Prozeß, welcher auf einer Reduzierung der Abmessungen und der Parameter konventioneller planarer MOS-Anordnungen beruht, ist es sehr schwierig, sehr feine Strukturen genau und reproduzierbar herzustellen. Die Herstellung von V-MOS-Anordnungen erfordert zwei relativ aufwendige Herstellungsprozesse, nämliJi eine Epitaxie und eine anisotrope fitzung. Beim D-MOS-Prozef bei dem Kanäle durch aufeinanderfolgende Diffusionen eines n- und eines p-Dotierungsstoffes durch dasselbe Maskenfenster definiert werden, ist zur reproduzierbaren Realisierung von kleinen Kanalbreiten eine genaue Diffusionsquelle und eine feine Prozeßsteuerung erforderlich. Darüber hinaus sr' id sowohl der H-MOS- als auch der D-MOS-Prozeß (in Fällen, in denen eine hohe Packungsdichte erforderlich ist) mit dem Nachteil behaftet, daß es sich um planare Prozesse handelt, welche mehr Scheibenfläche als die nichtplanaren Prozesse, wie beispielsweise der V-MOS-Prozeß erfordern .
Zur Vermeidung der vorstehend genannten Nachteile ist eine Feldeffekttransistor-Anordnung der eingangs genannten Art erfindungsgemäß durch folgende Merkmale gekennzeichnet : Einen Körper aus Halbleitermaterial mit einer nicht-planaren Hauptfläche, die ein planares Plateau sowie mit diesem über geneigte Flächenverläufe verbundene Ausnehmungsbereiche aufweist, erste und zweite Zonen des einen Leitungstyps, welche an das Plateau bzw. die Ausnehmungsbereiche angrenzen und Source- bzw. Drain-Zonen bilden, eine implantierte Zone des anderen Leitungstyps im Halbleiterkörper, welche eine an den geneigten Flächenverläufen endende Kante aufweist, welche zwischen den ersten und zweiten Zonen liegt und welche eine Kanalzone bildet, und eine durch eine dielektrische Schicht von
909828/0648
der Körperoberfläche getrennte leitende Schicht, welche über wenigstens den die Kanal-Zone enthaltenden geneigten Flächenverläuften liegt und eine Gate-Elektrode bildet.
In Weiterbildung dieser Erfindung ist bei einem Verfahren zur Herstellung der vorstehend definierten Feldeffekttransistor-Anordnung vorgesehen, daß auf einem vorgegebenen ersten Oberflächenbereich eines Halbleitersubstrats eine Maske aus Sauerstoff undurchlässigem Material gebildet wird, daß die Substratoberfläche zur Bildung einer ersten Oxidschicht mit einem vom Rand zwischen der Maske und dem darunterliegenden vorgegebenen Oberflächenbereich ausgehenden Bereich zunehmender Dicke auf dem nicht maskierten Oberflächenbereich selektiv oxydiert wird, daß die Maske aus Sauerstoff undurchlässigem Material entfernt wird und daß im vorgegebenen Oberflächenbereich durch Ionenimplantation ein vorgegebener erster Dotierungsstoff zur Bildung einer Zone in das Halbleitersubstrat eingebracht wird, welche an der Substratoberfläche unter dem Oxidschichtbereich zunehmender Dicke endet.
Die vorliegende Erfindung basiert u.a. auf der Erkenntnis, daß bei der selektiven Dotierung von Halbleitersubstraten durch Ionenimplantation die Ioneneindringtiefe bei einem gegebenen Beschleunigungspotential durch Variierung der Dicke einer auf. der Substratoberfläche ausgebildeten Oxidschicht verändert werden kann. Durch Bildung einer Oxidschicht mit kontinuierlich zunehmender Dicke kann daher eine dünne Dotierungsschicht mit entsprechend abnehmender Tiefe implantiert werden. Wird weiterhin eine Oxidschicht in Ausnehmungen in der Substratoberfläche vorgesehen, so kann eine vergrabene Dotierungsschicht mit einem nach oben gerichteten Rand gebildet werden, welche in einem geneigten Teil der Halbleiteroberfläche endet. Diese Technik wird zur Herstellung einer MOS-Anordnung ausgenutzt, bei der die Länge des Kanals durch die Dicke einer implantierten Dotierungsschicht· festgelegt wird. Wie bekannt, können extrem dünne Schichten durch Ionenim-
90 9 828/06A8
plantation hergestellt werden, wodurch Anordnungen realisierbar sind, welche gegenüber konventionellen MOS-Anordnungen weit kürzere Kanäle besitzen.
Gemäß dem erfindungsgemäßen Verfahren wird eine Maske in Form einer Sauerstoff undurchlässigen Schicht auf einem vorgegebenen ersten Bereich der Oberfläche eines Halbleitersubstrats gebildet. Die Oberfläche wird sodann selektiv oxydiert, um auf dem unmaskierten Teil eine in Ausnehmungen liegende Oxidschicht zu bilden, welche einen kontinuierlichen, symmetrisch abgeschrägten Rand besitzt, der seinerseits vom Rand zwischen der Sauerstoff undurchlässigen Schicht und dem darunterliegenden Teil der maskierten Substratoberfläche ausgeht. Nach Entfernung der Sauerstoff undurchlässigen Schicht/ wird eine dünne Zone eines ersten Leitungstyps in das Substrat unterhalb des ersten vorgegebenen Oberflächenbereichs implantiert. Diese implantierte Zone besitzt im bereits erläuterten Sinne einen nach oben verlaufenden Rand, welcher in einem durch den Oxydationsschritt erzeugten geneigten Bereich der Substratoberfläche endet.
Nach der Implantation der Zone des ersten Leitungstyps, dessen nach oben gerichteter Rand den Kanal der Anordnung bildet, wird ein zweiter den entgegengesetzten Leitungstyp bildender Dotierungsstoff im ersten Oberflächenbereich in das Halbleitersubstrat eingebracht. Damit entsteht benachbart zu der den Kanal bildenden Zone eine Oberflächenzone des entgegengesetzten Leitungstyps, welche die Source-Zone der Anordnung bildet. Die isolierende Oxidschicht wird sodann entfernt und auf einem Teil der Substratoberfläche/ welche den Kanal enthält, eine Gate-Isolatorschicht aufgebracht. In das Substrat wird sodann eine weitere Oberflächenzone des entgegengesetzten Leitungs.typs zur Bildung einer Drain-Zone eingebracht. Vorzugsweise ist die Drain-Zone im Abstand vom Kanal vorgesehen, um zwischen diesen beiden eine Driftzone vorzusehen.
909828/0648
Schließlich werden Elektroden auf die Gate-Isolatorschicht und auf die Source- und die Drain-Zone aufgebracht. Bei einer bevorzugten Ausführungsform überlappt die Gate-Elektrode die Source-Zone geringfügig, während sie nicht über die Drain-Zone gezogen ist, wodurch die Gate-Drain-Kapazität minimal gehalten wird. Die zwischen dem Kanal und der Drain-Zone gebildete Drift-Zone ermöglicht die Anwendung weit höherer Betriebsspannungen als dies bei konventionellen planaren MOS-Anordnungen möglich ist. Durch Ausbildung eines Teils der Anordnung in dem während der Oxydation der maskierten Substratoberfläche entstehenden Oberflächenbereich wird die erforderliche Substratfläche reduziert, was für die Großintegration von mikroelektronischen Schaltkreisen von wesentlicher Bedeutung ist.
Spezielle Ausgestaltungen des Erfindungsgedankens sowohl hinsichtlich der Feldeffekttransistor-Anordnung als auch des Verfahrens zu ihrer Herstellung sind in Unteransprüchen gekennzeichnet.
Die Erfindung wird im folgenden anhand von in den Figuren der Zeichnung dargestellten Ausführungsbeispielen näher erläutert. Es zeigt:
Fig. 1a bis 1g jeweils einen Querschnitt einer MOS-Anordnung in aufeinander folgenden Herstellungsschritten gemäß einer ersten Ausführungsform der Erfindung;
Fig. 2a bis 2f aufeinanderfolgende Schritte bei der Herstellung einer MOS-Anordnung gemäß einer zweiten Ausführungsform der Erfindung; und
Fig. 3a bis 3c aufeinanderfolgende Herstellungsschritte einer Silikongate-MOS-Anordnung gemäß einer dritten Ausführungsform der Erfindung. -
909828/0648
Gemäß den Fig. 1a bis 1fr welche aufeinanderfolgende Herstellungsschritte eines Enhancement-n-MOS-Transistors zeigen, wird auf einer Scheibe 10 aus p-dotiertem einkristallinem Silizium mit einem spezifischen Widerstand von 10 Ohmcm zunächst einer Oxidschicht 12 und eine Sauerstoff undurchlässige Schicht 14, welche zweckmäßigerweise aus Siliziumnitrid (Si3N.) gebildet wird, hergestellt. Die Schichten 12 und 14 werden nach bekannten konventionellen Verfahren hergestellt. Die Oxidschicht 12 kann eine Dicke von etwa 300 bis 600 8, typischerweise etwa 400 A besitzen. Die Dicke der Nitridschicht kann im Bereich von etwa 0,1 bis 0,2 Mikron, typischerweise bei etwa 0,13 Mikron liegen.
Sodann wird auf einem ersten Oberflächenbereich der Scheibe durch selektives Abätzen entsprechender Teile der Nitridschicht 14 und der Oxidschicht 12 eine Maske 16 hergestellt. Die nichtmaskierten Bereiche der Scheibe werden sodann lokal oxydiert, um gemäß Fig. 1b in Ausnehmungsbereichen der Oberfläche der Scheibe 10 eine Dickoxidschicht 18 zu bilden. Die lokale Oxydation einer durch eine Nitrid-Oxid-Doppelschicht maskierten Siliziumfläche führt in bekannter Weise zur Erzeugung von Oxidbereichen 20, welche vom Rand zwischen der Sauerstoff undurchlässigen Nitridschicht und dem darunter liegenden Teil der Oberfläche der Scheibe ausgehen. Die Bildung derartiger Bereiche ist beispielsweise in einem Artikel von J. S. Appels und weiteren Autoren mit dem Titel "Local Oxidation of Silicon; New Technological Aspects" in "Philips Research Reports", Vol. 26, Nr. 3, Seiten 157-165 beschrieben. Obwohl die Bildung derartiger Oxidbereiche bisher als Nachteil betrachtet worden ist (siehe dazu beispielsweise die US-PS 4 008 107) basiert die vorliegende Erfindung auf der Ausnutzung derartiger Bereiche zur Variierung der Tiefe einer nachfolgend implantierten Dotierungszone. Die Schicht 18 besitzt zweckmäßigerweise eine maximale Dicke im Bereich von etwa 1,5 bis 3,0 Mikron, typischerweise etwa 2,0 Mikron, wobei die Bereiche 20 einen glatt abgeschrägten Übergang zur Dicke der
909828/0648
Ή 2S54Q73
Oxidschicht 12 unter der Maske 16 bilden.
Nach der lokalen Oxydation wird die Nitridschicht 16 entfernt und aus dem zentralen Teil des ersten Oberflächenbereiches eine Maske 22 aus Photolack aufgebracht. In die Scheibe 10 und die Oxidschicht 18 wird durch Ionenbombardement eine sehr dünne Schicht 24 eines p-Dotierungsstoffes, zweckmäßigerweise Bor implantiert, wie dies in Fig. 1c durch Pfeile 26 angedeutet ist. Wie bekannt, ist der Ionen-Eindringwiderstand von Silizium und SiO« etwa der gleiche. Die Kontur der implantierten Schicht ist daher abgesehen von dem Bereich, welcher unter der Photomaske 22 liegt, an die Kontur der Oxidschicht auf der Oberfläche der Scheibe angepaßt. Durch Steuerung der Eindringtiefe der Borionen in an sich bekannter Weise wird die Schicht 24 bis zu einer solchen Tiefe implantiert, daß sie durch die lokale Oxydation erzeugte Steigungslinien 28 an der Scheibenoberfläche durchdringt. Für eine Oxidschicht 18 mit einer Maximaldicke von etwa 2 Mikron dringen auf etwa 130000 Elektronenvolt beschleunigte Borionen bis zu einer Tiefe von etwa 0,5 Mikron ein, wodurch eine Dotierungsschicht 24 mit einer Dicke von etwa 0,13 Mikron gebildet wird, welche die Steigungslinien 28 etwa in deren Mittelpunkt schneidet. Bor-Konzentrationen von etwa 2 bis
12 ?
χ 10 Atome/cm " sind zweckmäßig.
Die Teile der Zone 24 in der Siliziumscheibe bilden ρ -Zonen 30, welche längs der Steigungslinien 28 unter den Bereichen 20 enden. Diese Zonen, welche Kanalzonen in den Transistoren bilden, besitzen folgend auf den Implantationsschritt eine Dicke in der Größenordnung von etwa 0,1 bis 0,15 Mikron. Wie bekannt, zerstört eine Ionenimplantation das Silizium-Kristallgitter. Zur Ausheilung der Gitterdefekte der Scheibe 10 wird diese nach der Implantation der Zone 24 einer Wärmebehandlung unterzogen. Erfolgt diese Wärmebehandlung bei mittleren Temperaturen (d.,h., bei etwa 10000C) so tritt lediglich eine geriagfügige Diffusion der Zonen 30 auf. Bei
909828/0648
12, 28S4073
höheren Temperaturen führt die Diffusion zu einer Vergrösserung der Dicke der Kanal bildenden Zonen. Durch Steuerung der Zeit und der Temperatur der Wärmebehandlung kann die Kanalbreite im Bedarfsfall geändert werden.
Nunmehr wird die Maske 22 entfernt und in den bereits genannten Oberflächenbereich der Scheibe 10 ein n-Dotierungsstoff, zweckmäßigerweise Phosphor, eingebracht. Zwar kann der n-Dotierungsstoff in konventioneller Weise nach Ätzen eines Fensters in die Oxidschicht in die Scheibe eindiffundiert werden; zweckmäßigerweise wird das Dotierungselement jedoch durch Ionenbombardement implantiert, wie dies durch Pfeile 32 in Fig. 1d angedeutet ist. Durch Einstellung des Beschleunigungspotentials kann erreicht werden, daß die Phosphorionen zwar die dünne Oxidschicht 12 über einem Plateau 34 der Scheibe nicht jedoch die dickere lokale Oxidschicht 18 durchdringen. Die Implantation, welche mit einer Energie von etwa 100 bis 200 keV und einer Konzentration von etwa 1 bis
15 2
5x10 Atome/cm erfolgen kann, führt zur Erzeugung einer dünnen η -Zone 36 unter der Oberfläche des Plateaus 34. Sodann v/ird die Scheibe für etwa 20 min bei einer Temperatur von etwa 900 C einer Wärmebehandlung unterzogen, wodurch durch Ausdiffusion eine Zone 36 mit einer Nenntiefe von etwa 0,4 Mikron entsteht, welche eine Source-Zone für die Transistoren bildet.
Die durch die Schichten 12 und 18 gebildete Oxidschicht mit unterschiedlicher Dicke wird sodann vollständig entfernt, wonach auf der Oberfläche der Scheibe 12 in konventioneller Weise Siliziumdioxid abgeschieden wird, um eine Oxidschicht 38 mit einer Dicke von etwa 1 Mikron zu bilden. An vorgegebenen Stellen 40, an denen über den Steigungslinien 28 Gate-Strukturen hergestellt werden sollen, werden Teile der Schicht 38 durch Photoätzung entfernt. Entsprechend werden an vorgegebenen Stellen 42 von planaren.Ausnehmungsbereichen 44 der Scheibenoberfläche, an denen nachfolgend Drain-Bereiche
309828/0648
hergestellt'werden sollen, Teile der Oxidschicht entfernt. Die frei gelegten Bereiche der Scheibenoberfläche werden zur Bildung einer dünnen Gate-Oxidschicht 46 in den Bereichen 40 sowie einer Oxidschicht 48 an den Stellen 42 oxydiert. Die Schichten 46 und 48 besitzen eine Dicke von etwa 1000 S. Die resultierende Struktur ist in Fig. 1e dargestellt.
Nunmehr wird eine maskierende Photolackschicht 14 aufgebracht, welche in den Bereichen 42 der Scheibe Fenster besitzt. Durch Implantation eines n-Dotierungsstoffes durch das Oxid werden in der Scheibe 10 unterhalb der Oxidschicht 48 η -Drain-Zonen 52 hergestellt, wie dies durch Pfeile 52 in Fig. 1f dargestellt ist. Beispielsweise kann Phosphor mit einer Energie von etwa
15 · 2 200 keV und einer Konzentration von etwa 5x10 Atome/cm implantiert werden. Andererseits können die Drain-Zonen 52 auch in konventioneller Weise durch Diffusion nach Entfernen der Oxidschicht 48 zur Freilegung der Scheibenoberfläche hergestellt werden.
Nach Entfernung der Photolackschicht 50 wird die Scheibe für etwa 20 min bei einer Temperatur von etwa 1000 C einer Wärmebehandlung unterzogen, um die durch die Ionenimplantation hervorgerufenen Gitterstörungen auszuheilen und die Drain-Zonen bis zu einer größeren Tiefe auszudiffundieren. Nach der Wärmebehandlung werden in die Oxidschicht 38 sowie in die Oxidschicht 48 zur Freilegung der Source-Zone 36 und der Drain-Zonen 52 Fenster geätzt. Im Vakuum wird eine Metallschicht, zweckmäßigerweise Aluminium auf der Oberfläche der Scheibe abgeschieden und zur Bildung'einer Source-Elektrode 54, von Gate-Elektroden 56 und Drain-Elektroden 58 selektiv einer Photoätzbehandlung unterworfen. Zum Schutz der Struktur wird schließlich eine Passivierungsschicht 60, vorzugsweise eine Siliziumnitrid-Schicht abgeschieden.
Die resultierende Struktur "enthält gemäß Fig. 1g ein Paar von Transistoren 62 und 64 mit einer gemeinsamen η -Source-Zone 36
909828/06A8
im Plateau an der Oberfläche der Scheibe 10. Die dünne implantierte ρ -Kanalzone 30, welche in jedem Transistor benachbart zur Source-Zone liegt, besitzt eine Kante, welche an der Steigungslinie anstößt, die das Plateau mit dem Ausnehmungsbereich 44 der Scheibenoberfläche verbindet. Ein wesentliches Merkmal der Erfindung besteht darin, daß die Dicke dieser Kante die Länge der Kanal-Zonen in den Transistoren 62 und 64 bestimmt. Das Ionenimplantations-Verfahren ermöglicht die Bildung einer sehr dünnen Kanal bildenden Zone, so daß MOS-Transistoren hoher Güte herstellbar sind, da die Frequenzcharakteristik eines MOS-Transistors mit der Kanallänge invers zusammenhängen, über den Steigungslinien an der Oberfläche und damit über der Kante der Zonen 30 liegt jeweils eine Gate-Struktur, welche durch die isolierende Oxidschicht 46 und die Elektrode 56 gebildet wird.
Die Transistoren 62 und 64 enthalten weiterhin η -Drain-Zonen 52 in den Ausnehmungsbereichen der Oberfläche der Scheibe 10. Diese Drain-Zonen besitzen von den Kanal-Zonen einen solchen Abstand, daß sich zwischen diesen Zonen eine Driftzone ergibt. Diese Driftzone erlaubt größere Betriebsspannungen und hält die Source-Drain-Kapazität minimal. Durch den durch die Driftzone gebildeten Abstand kann die Gate-Elektrode für hohe Verstärkung lang genug gemacht werden, ohne daß sie die Drain-Zone überlappt. Durch eine solche Struktur wird die störende Gate-Drain-Kapazität minimal gehalten.
Die Fig. 2a bis 2f zeigen die Herstellung eines n-MOS-Transistors gemäß einer zweiten Ausführungsform der Erfindung. Auf der Oberfläche einer η-dotierten Siliziumscheibe 70 wird eine Schicht aus SiO2 mit einer Dicke von etwa 1 Mikron hergestellt. In diese Schicht 70 wird ein Diffusionsfenster 64 geätzt, durch das. zur Bildung einer ρ -Zone 76 mit hoher Konzentration in der Scheibe ein p-Dotierungsstoff, zweckmäßigerweise Bor eindiffun-
909828/0648
diert wird. Wie Fig. 2a zeigt, bildet sich während der Diffusion auf der freiliegenden Scheibenoberfläche eine dünne
Oxidhaut. Die Oxidschicht sowie die Oxidhaut werden vollständig' von der Scheibe 70 entfernt, wonach auf der Scheibenoberfläche im oben anhand von Fig. 1a erläuterten Sinne eine
Doppelschicht aus Siliziumoxid und Siliziumnitrid hergestellt wird. Durch selektive Entfernung der Doppelschicht wird sodann eine Sauerstoff undurchlässige Maske 78 hergestellt, wonach
die unmaskierten Oberflächenbereiche der Scheibe 70 zur Bildung einer Oxidschicht 80 mit unterschiedlicher Dicke lokal
oxydiert werden. Wie Fig. 2b zeigt, besitzt die Schicht 80 auf der Oberfläche der Scheibe eine Ausnehmung sowie symmetrisch
geneigte Oxidbereiche 32, welche von den Rändern der Maske 78 ausgehen. Durch Ausdiffusion von Bor aus der Zone 76 während
der lokalen Oxydation entsteht in der dargestellten Weise in
der Scheibe 70 eine tiefe ρ -Zone 84.
Danach wird die Maske 78 entfernt und eine dünne Schicht bzw. Zone 86.eines p-Dotierungsstoffes, wie beispielsweise Bor bis zu einer Tiefe implantiert, daß diese Schicht bzw. Zone Steigungslinien 88 an der Oberfläche unterhalb von (und ausgehend von) den Oxidbereichen 82 schneiden, wie dies in Fig. 2d dargestellt ist. Gemäß Fig. 2d wird sodann eine Maske aus Photolack 90 oberhalb der Zone 84 auf die Oxidschicht 80 aufgebracht. Der wesentliche Zweck dieser Maske 90 besteht darin, daß sie
eine Reduzierung der Leitfähigkeit der tiefen Zone im Bereich der Substratoberfläche während der nachfolgenden Erzeugung von
η -Source-Zonen -92 verhindert. Die Source-Zonen werden zweckmäßigerweise durch Ionenimplantation mit einem n-Dotierungsstoff, wie beispielsweise Phosphor hergestellt, wie dies durch Pfeile 93 angedeutet ist.
Nach Entfernen der Oxidschicht 80 von der Scheibe 70 wird auf der Oberfläche der Scheibe eine Schicht 94 aus SiO^ mit einer Dicke von 1 Mikron abgeschieden. Teile der Schient 94 über den
909828/0648
-yf-
Steigungslinien 88 werden durch Photoätzung selektiv entfernt. An diesen Stellen sollen isolierende Gates angeordnet werden. Auf den freiliegenden Bereichen der Scheibe 70 wird eine dünne (etwa 1000 A dicke) Gateoxidschicht 96 aufgewachsen. Weitere Bereiche der Oxidschicht 94 werden selektiv entfernt, um die Scheibenoberfläche in Bereichen 98 freizulegen, an denen Drain-Zonen hergestellt werden sollen. In einem Bereich 100 des Plateaus der Scheibe wird nachfolgend eine Source-Elektrode hergestellt. Auf die Scheibe wird eine Schicht 102 aus Photolack mit Penstern in den Bereichen 98 aufgebracht, wonach ein n-Dotierungsstoff, zweckmäßigerweise Phosphor an diesen Stellen zur Bildung von η -Drain-Zonen 104 implantiert wird, welche an die freiliegende Scheibenoberfläche angrenzen. Die resultierende Struktur ist in Fig. 2e dargestellt.
Nach Entfernen der Photolackschicht 102 und Wärmebehandlung der Scheibe werden in konventioneller Weise Source-, Gate- und Drain-Elektroden 106, 108 und 110 hergestellt. Schließlich wird eine Passivierungsschicht 112 aus SiO2 oder Si3N^ aufgebracht. Die in Fig. 2f dargestellte resultierende Transistorstruktur eignet sich zum Aufbau von sehr schnellen statischen Speichern mit wahlfreiem Zugriff.
Die Verfahrensschritte zur Herstellung eines Silikongate-MOS-Transistors gemäß einer dritten Ausführungsform der Erfindung sind in den Fig. 3a bis 3c dargestellt. Die Herstellung eines Silikongate-Bauelementes läuft anfänglich nach den Schritten gemäß Fig. 2a bis 2c ab. Beginnend mit der Struktur nach Fig. 2c, wobei gleiche Elemente mit gleichen Bezugszeichen versehen sind, wird die Oxidschicht 80 von der Scheibe 70 entfernt und auf·den nicht-planaren Oberflächenbereich der Scheibe eine dünne Oxidschicht 120 aufgebracht. Die Schicht 120 besitzt zweckmässigerweise eine Dicke von etwa 1O00 S. Auf die Oxidschicht wird in an sich bekannter Weise eine Schicht 122 aus polykristallinem Silizium mit einer Dicke von zweckmäßigerweise etwa 0,5 Mikron
909828/0648
aufgebracht, vas zu einer Struktur gemäß Fig. 3a führt.
Auf die geneigten Teile der Oxidschicht 120 werden durch selektive Photoätzung der Schicht 122 Gate-Elektroden 124 hergestellt. Sodann wird eine maskierende Photolackschicht 126 aufgebracht, welche die Gate-Elektroden sowie Bereiche der mit der Oxidschicht bedeckten Scheibenoberfläche, in denen nachfolgend η -Source- und Drain-Zonen hergestellt werden sollen, freiliegende Fenster enthält. In der Scheibe 70 werden sodann durch Ionenimplantation von Phosphor oder einen anderen n-Dotierungsstoff Source-Zonen 128 und Drain-Zonen 130 hergestellt, wie dies in Fig. 3b durch Pfeile 132 angedeutet ist.
Die Leitfähigkeit der unmaskierten polykristallinen Silikongate-Elektroden wird durch die Phosphor-Implantation gleichzeitig erhöht.
Nach Entfernen der Maskierungsschicht 126 und Wärmebehandlung der Scheibe 70 wird auf die gesamte Oberfläche der Scheibe eine Schicht 134 aus SiO„ aufgebracht. Teile der Oxidschicht 134, welche zweckmäßigerweise eine Dicke von etwa 0,5 Mikron besitzt, sowie entsprechende Teile der Oxidschicht 120 über der Zone 84, den Source-Zonen 128 sowie den Drain-Zonen 130 werden durch Photoätzung entfernt. Sodann werden in konventioneller Weise metallische Source- und Drain-Elektroden 136 und 138 aufgebracht, wonach dann eine Passivierungsschicht 140 aufgebracht wird. Die resultierende Silikongate-MOS-Transistorstruktur ist in Fig. 3c dargestellt. Diese Struktur entspricht offensichtlich abgesehen von der Gate-Struktur im wesentlichen der Transistor-Struktur nach Fig. 2f. In entsprechender Weise kann die Struktur nach Fig. 1g auch als Silikongate-Version ausgebildet werden.
Vorstehend wurden Ausführungsformen des erfindungsgemäßen Verfahrens zur Herstellung von MOS-Transistoranordnungen mit kurzem Kanal beschrieben. Das erläuterte Verfahren ist nut lediglich
909828/0648
-A-
geringförmigen Änderungen in einfacher Weise auf existierende MOS-Prozesse übertragbar und ermöglicht die Herstellung von MOS-Transistoren hoher Güte mit reduziertem Aufwand im Vergleich zu anderen Technologien hoher Güte. Durch Ausnutzung der durch lokale Oxydation einer maskierten Halbleiteroberfläche entstehenden Neigung ist eine verbesserte Packungsdichte realisierbar.
909828/0648
Leerseite

Claims (10)

  1. 2854Q73.
    Patentansprüche
    Feldeffekttransistor-Anordnung mit kurzem Kanal, gekennzeichnet durch einen Körper (10; 70) aus Halbleitermaterial mit einer nicht-planaren Hauptfläche, die ein planares Plateau sowie mit diesem über geneigte Flächenverläufe (28; 88) verbundene Ausnehmungsbereiche (44) aufweist, durch erste und zweite Zonen (36; 92; 128 bzw. 52; 104; 130) des einen Leitungstyps, welche an das Plateau bzw. die Ausnehmungsbereiche angrenzen und Source- bzw. Drain-Zonen bilden, durch eine implantierte Zone (30; 86) des anderen Leitungstyps im Körper (10; 70), welche eine an den geneigten Flächenverläufen (28; 88) endende Kante aufweist, welche zwischen den ersten und zweiten Zonen liegt und welche eine Kanal-Zone bildet, und durch eine durch eine dielektrische Schicht (46; 96; 120) von der Körperoberfläche getrennte leitende Schicht (56; 108; 124), welche über wenigstens den die Kanal-Zone enthaltenden geneigten Flächenverläufen 'liegt und eine Gate-Elektrode bildet.
  2. 2. Feldeffekttransistor-Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die implantierte Zone (30; 86) eine nicht-planare Zone ist.
  3. 3. Feldeffekttransistor-Anordnung nach Anspruch 1 und/oder 2, dadurch gekennzeichnet, daß die Kanal- und Drain-Zonen (30; 86 bzw. 52; 104; 130) längs der Oberfläche des Körpers (10; 70) zur Bildung einer Driftzwischenzone im Abstand voneinander angeordnet sind.
  4. 4. Verfahren zur Herstellung einer Feldeffekttransistor-Anordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß auf einem vorgegebenen ersten Oberflächenbereich eines HalbleiterSubstrats (10; 70) eine Maske (14)
    909828/0648
    ORtGlNAi. INSPECTED
    - y-
    aus Sauerstoff undurchlässigem Material gebildet wird, daß die Substratoberfläche zur Bildung einer ersten Oxidschicht (18; 80) mit einem vom Rand zwischen der Maske und den darunterliegenden vorgegebenen Oberflächenbereich ausgehenden Bereich (20; 82) zunehmender Dicke auf dem nicht-maskierten Oberflächenbereich selektiv oxydiert wird, daß die Maske (14) aus Sauerstoff undurchlässigem Material entfernt wird und daß im vorgegebenen Oberflächenbereich durch Ionenimplantation ein vorgegebener erster Dotierstoff zur Bildung einer Zone (30; 86) in das Halbleitersubstrat (10; 70) eingebracht wird, welche an der Substratoberfläche unter dem Oxidschichtbereich (20; 82) zunehmender Dicke endet.
  5. 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die erste Oxidschicht (80) entfernt wird.
  6. 6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß weiterhin im vorgegebenen Oberflächenbereich ein weiterer Dotierungsstoff, der gegenüber dem Dotierungsstoff für die erste Zone (30) den entgegengesetzten Leitungstyp erzeugt, zur Bildung einer zweiten Zone (36) in das Halbleitersubstrat (10) eingebracht wird, welche zur ersten Zone (30) benachbart ist, daß auf der Substratoberfläche eine Maske (50) mit wenigstens einem Fenster (42) über einem zweiten Bereich der Substratoberfläche aufgebracht wird und daß durch das Fenster Dotierungsstoff des entgegengesetzten Leitungstyps zur Bildung wenigstens einer dritten Zone (52) im Abstand von der zweiten Zone (36) in das Halbleitersubstrat (10) eingebracht wird (Fig. 1a bis g).
  7. 7. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß weiterhin im vorgegebenen Oberflächenbereich weiterer Dotierungsstoff, der gegenüber dem Dotierungsstoff für die erste Zone (86) den.entgegengesetzten Leitungstyp er-
    909828/0648
    zeugt, zur Bildung einer zweiten Zone (92) in das Halbleitersubstrat (10) eingebracht wird, die benachbart zur Substratoberfläche und zum Ende der ersten Zone (86) an der Substratoberfläche liegt, daß die erste Oxidschicht (80) entfernt wird, daß auf das Halbleitersubstrat (10) in einem zweiten Oberflächenbereich, welcher das Ende der ersten Zone (30) an der Substratoberfläche einschließt, eine einen Gate-Isolator bildende isolierende Oxidschicht (94) aufgebracht wird, daß auf das Halbleitersubstrat (10) eine Maske (102) mit wenigstens einem Fenster (98) über einem dritten Oberflächenbereich aufgebracht wird, und daß durch das Fenster Dotierungsstoff des entgegengesetzten Leitungstyps zur Bildung wenigstens einer dritten Zone (104) benachbart zur Substratoberfläche eingebracht wird, die von der ersten Zone (86) durch einen deren Ende an der Substratoberfläche einschließenden Oberflächenbereich getrennt ist.
  8. 8. Verfahren nach einem der Ansprüche 4 bis 7, dadurch gekennzeichnet, daß der Dotierungsstoff des entgegengesetzten Leitungstyps durch Ionenimplantation eingebracht wird.
  9. 9. Verfahren nach einem der Ansprüche 4 bis 8, dadurch ge- ■ kennzeichnet, daß als Dotierungsstoff für die erste Zone (30; 86) ein p-Dotierungsstoff und als den entgegengesetzten Leitungstyp erzeugender Dotierungsstoff ein n-Dotie-.rungsstoff eingebracht wird.
  10. 10. Verfahren nach einem der Ansprüche 4 bis 9, dadurch gekennzeichnet, daß weiterhin wenigstens auf einem Teil der Zonen (30; 86, 36; 92; 128, 52; 104; 130) zur Bildung von Gate-, Source- und Drainelektroden (56; 108; 124, 54; 106.; 136, 58; ttO; 138) leitendes Material abgeschieden wird.
    909a28/O&48
DE19782854073 1977-12-21 1978-12-14 Feldeffekttransistor-anordnung sowie verfahren zu ihrer herstellung Ceased DE2854073A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/862,715 US4217599A (en) 1977-12-21 1977-12-21 Narrow channel MOS devices and method of manufacturing

Publications (1)

Publication Number Publication Date
DE2854073A1 true DE2854073A1 (de) 1979-07-12

Family

ID=25339135

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782854073 Ceased DE2854073A1 (de) 1977-12-21 1978-12-14 Feldeffekttransistor-anordnung sowie verfahren zu ihrer herstellung

Country Status (7)

Country Link
US (1) US4217599A (de)
JP (1) JPS5491187A (de)
CA (1) CA1119733A (de)
DE (1) DE2854073A1 (de)
FR (1) FR2412942A1 (de)
GB (1) GB2011170B (de)
NL (1) NL7811920A (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4262298A (en) * 1979-09-04 1981-04-14 Burroughs Corporation Ram having a stabilized substrate bias and low-threshold narrow-width transfer gates
DE2947350A1 (de) * 1979-11-23 1981-05-27 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von mnos-speichertransistoren mit sehr kurzer kanallaenge in silizium-gate-technologie
US4370669A (en) * 1980-07-16 1983-01-25 General Motors Corporation Reduced source capacitance ring-shaped IGFET load transistor in mesa-type integrated circuit
US4654680A (en) * 1980-09-24 1987-03-31 Semiconductor Energy Laboratory Co., Ltd. Sidewall gate IGFET
USRE35827E (en) * 1989-05-02 1998-06-23 Sgs-Thomson Microelectronics S.R.L. Surface field effect transistor with depressed source and/or drain areas for ULSI integrated devices
IT1235693B (it) * 1989-05-02 1992-09-21 Sgs Thomson Microelectronics Transistore ad effetto di campo superficiale con regione di source e/o di drain scavate per dispositivi ulsi.
WO1993003502A1 (en) * 1991-07-26 1993-02-18 Nippondenso Co., Ltd. Method of producing vertical mosfet
US6015737A (en) * 1991-07-26 2000-01-18 Denso Corporation Production method of a vertical type MOSFET
US6603173B1 (en) 1991-07-26 2003-08-05 Denso Corporation Vertical type MOSFET
US6261973B1 (en) * 1997-12-31 2001-07-17 Texas Instruments Incorporated Remote plasma nitridation to allow selectively etching of oxide

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49126281A (de) * 1973-04-04 1974-12-03
US3946419A (en) * 1973-06-27 1976-03-23 International Business Machines Corporation Field effect transistor structure for minimizing parasitic inversion and process for fabricating
JPS5222480A (en) * 1975-08-14 1977-02-19 Nippon Telegr & Teleph Corp <Ntt> Insulating gate field effect transistor
US4011105A (en) * 1975-09-15 1977-03-08 Mos Technology, Inc. Field inversion control for n-channel device integrated circuits
US4055444A (en) * 1976-01-12 1977-10-25 Texas Instruments Incorporated Method of making N-channel MOS integrated circuits
JPS6032989B2 (ja) * 1976-04-07 1985-07-31 松下電器産業株式会社 Ｍｏｓ型半導体装置の製造方法
US4029522A (en) * 1976-06-30 1977-06-14 International Business Machines Corporation Method to fabricate ion-implanted layers with abrupt edges to reduce the parasitic resistance of Schottky barrier fets and bipolar transistors
US4078947A (en) * 1976-08-05 1978-03-14 International Business Machines Corporation Method for forming a narrow channel length MOS field effect transistor
US4084175A (en) * 1976-09-30 1978-04-11 Research Corporation Double implanted planar mos device with v-groove and process of manufacture thereof
US4044452A (en) * 1976-10-06 1977-08-30 International Business Machines Corporation Process for making field effect and bipolar transistors on the same semiconductor chip
US4108686A (en) * 1977-07-22 1978-08-22 Rca Corp. Method of making an insulated gate field effect transistor by implanted double counterdoping
US4132998A (en) * 1977-08-29 1979-01-02 Rca Corp. Insulated gate field effect transistor having a deep channel portion more highly doped than the substrate

Also Published As

Publication number Publication date
JPS6318346B2 (de) 1988-04-18
US4217599A (en) 1980-08-12
CA1119733A (en) 1982-03-09
GB2011170A (en) 1979-07-04
NL7811920A (nl) 1979-06-25
GB2011170B (en) 1982-06-30
JPS5491187A (en) 1979-07-19
FR2412942A1 (fr) 1979-07-20

Similar Documents

Publication Publication Date Title
DE60132994T2 (de) Verfahren zur herstellung eines leistungs-mosfets
DE3437512C2 (de) Integrierte Halbleiterschaltung mit Isolationsbereichen und Verfahren zu ihrer Herstellung
DE2703877C2 (de) MIS-Transistor von kurzer Kanallänge und Verfahren zu seiner Herstellung
DE3011982C2 (de)
DE2253702C3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE2541548A1 (de) Isolierschicht-feldeffekttransistor und verfahren zu dessen herstellung
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE2923995A1 (de) Verfahren zum herstellen von integrierten mos-schaltungen mit und ohne mnos-speichertransistoren in silizium-gate-technologie
DE2335799A1 (de) Sperrschicht-feldeffekttransistoren in dielektrisch isolierten mesas
DE2546314A1 (de) Feldeffekt-transistorstruktur und verfahren zur herstellung
EP0981155A2 (de) Verfahren zur Herstellung einer Halbleiter-Isolationsschicht und eines diese Halbleiter-Isolationsschicht enthaltenden Halbleiterbauelements
DE4042163A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
EP0020998A1 (de) Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone
DE19517002C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE4221039C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einem vertikalen Halbleiterelement und einem weiteren Halbleiterbauelement
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2447354A1 (de) Verfahren zur herstellung eines feldeffekttransistors
DE2854073A1 (de) Feldeffekttransistor-anordnung sowie verfahren zu ihrer herstellung
DE19618866B4 (de) Verfahren zur Herstellung einer Bauelementisolation in einem Halbleiterbauelement
DE3427293A1 (de) Vertikale mosfet-einrichtung
DE3133548C2 (de)
DE19853432A1 (de) Halbleiteranordnung und Verfahren zum Herstellen derselben
DE68916401T2 (de) Feldeffekttransistor auf einem Isolator und Verfahren zu seiner Herstellung.
DE2911726C2 (de) Verfahren zur Herstellung eines Feldeffekttransistors

Legal Events

Date Code Title Description
OAR Request for search filed
OB Request for examination as to novelty
OC Search report available
OD Request for examination
8131 Rejection