DE4221039C2 - Verfahren zur Herstellung einer Halbleitervorrichtung mit einem vertikalen Halbleiterelement und einem weiteren Halbleiterbauelement - Google Patents
Verfahren zur Herstellung einer Halbleitervorrichtung mit einem vertikalen Halbleiterelement und einem weiteren HalbleiterbauelementInfo
- Publication number
- DE4221039C2 DE4221039C2 DE4221039A DE4221039A DE4221039C2 DE 4221039 C2 DE4221039 C2 DE 4221039C2 DE 4221039 A DE4221039 A DE 4221039A DE 4221039 A DE4221039 A DE 4221039A DE 4221039 C2 DE4221039 C2 DE 4221039C2
- Authority
- DE
- Germany
- Prior art keywords
- single crystal
- crystal layer
- forming
- oxide film
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000013078 crystal Substances 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 17
- 150000004767 nitrides Chemical class 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 238000002513 implantation Methods 0.000 claims description 4
- -1 oxygen ions Chemical class 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 239000000758 substrate Substances 0.000 description 41
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 10
- 230000002093 peripheral effect Effects 0.000 description 8
- 239000012535 impurity Substances 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/126—Power FETs
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/135—Removal of substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Herstellung
einer Halbleitervorrichtung, insbesondere eines Leistungs-
IC mit einer vertikalen Ausgangs-Leistungseinrichtung.
Aus "IBM Technical Disclosure Bulletin", Vol. 27, Nr. 12,
Mai 1985, Seiten 6968 bis 6970, ist ein Verfahren zur
Herstellung einer CMOS-Halbleitervorrichtung bekannt, bei
der auf einem Silizium-Halbleitersubstrat eine dielektrische
Schicht, z. B. aus SiO₂, ausgebildet und nachfolgend
hierauf eine Polysilizium-Schicht aufgebracht wird. Die Polysiliziumschicht
und die dielektrische Schicht werden selektiv
abgetragen, so daß eine erhabene Insel gebildet
wird, die nachfolgend einer Bestrahlung zur Rekristallisierung
der Insel zu einem Einkristall durchgeführt wird. Im
gestuften Wandübergang zwischen der Insel und dem unteren
Substrat wird eine verhältnismäßig dicke Isolierschicht
ausgebildet. Anschließend werden in der Insel und dem unteren
Substrat laterale Feldeffekttransistoren ausgebildet.
In "IEEE Electron Device Letters", Vol. EDL-7, Nr. 1,
Januar 1986, Seiten 41 bis 43, ist ein Verfahren zur Herstellung
einer Halbleitervorrichtung bekannt, bei der
auf der Oberfläche eines Substrats eine SiO₂-Schicht aufgebracht
wird, auf der eine Si-Einkristallschicht ausgebildet
wird. Die Si-Einkristallschicht bildet einen Bestandteil
eines MOSFET, wobei seitlich hiervon in dem Halbleitersubstrat
ein vertikaler bipolarer Transistor hergestellt
wird.
In der DE 39 05 149 A1 ist eine Leistungsschaltung mit
integrierter CMOS- oder Bipolar-Schaltung beschrieben, bei
der ein vertikaler DMOS-Transistor seitlich neben einem lateralen
NMOS-Transistor ausgebildet ist. Diese Halbleiterbauelemente
sind durch Sauerstoffimplantation voneinander
getrennt.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren
zur Herstellung einer Halbleitervorrichtung zu schaffen,
die ein vertikales Halbleiterelement und ein weiteres Halbleiterelement
aufweist, wobei das weitere Halbleiterelement
in einer Schicht mit geringer Dicke herstellbar und eine
gute Isolierung zwischen den beiden Halbleiterelementen erzielbar
sein soll.
Diese Aufgabe wird mit den im Patentanspruch 1 oder im
Patentanspruch 7 angegebenen Maßnahmen gelöst.
Vorteilhafte Ausgestaltungen der Erfindung sind in den
Unteransprüchen angegeben.
Bei der nach dem erfindungsgemäßen Verfahren hergestellten Halbleitervorrichtung
ist das vertikale Halbleiterelement in der ersten
Einkristallschicht gebildet, während eine periphere Schaltung
in der zweiten Einkristallschicht gebildet ist. Die
periphere Schaltung und das vertikale Halbleiterelement
sind durch die Isolierwand voneinander getrennt, welche im
Vergleich zur in der peripheren Schaltung enthaltenen zweiten
Isolierschicht dick ausgebildet ist. Dies ermöglicht
eine Halbleitervorrichtung, welche die individuelle Herstellung
der peripheren Schaltung und der vertikalen Leistungseinrichtung
derart ermöglicht, daß die Dicke der peripheren Schaltung
auf ein Minimum reduziert wird, während die vertikale Leistungseinrichtung
hohe Durchbruchspannung und große
Kapazität besitzt.
Bei dem Verfahren wird die Isolierwand, welche vor der
Bildung der peripheren Schaltung und der vertikalen
Leistungseinrichtung gebildet wird, im Vergleich zur in der
peripheren Schaltung enthaltenen zweiten Isolierschicht dick
ausgebildet. Dadurch kann die Halbleitervorrichtung gemäß
der vorliegenden Erfindung auf stabile Weise ohne einen
Fehler bei der Bildung der peripheren Schaltung
und der vertikalen Leistungseinrichtung hergestellt werden.
Hierbei läßt sich ein SOI-(Semiconductor on Insulator)-Substrat durch
Bonden der ersten und zweiten Einkristallschichten
oder durch eine SIMOX-(Separation by IMplanted OXygen)-
Technik aufgrund einer Sauerstoffionenimplantation bilden.
Somit wird eine Halbleitervorrichtung zur Verfügung
gestellt, bei der die vertikale Leistungseinrichtung
große Kapazität aufweist, ohne daß die Notwendigkeit der
Verwendung einer Epitaxieschicht besteht, bei der der
Nachteil innerer Defekte vorliegt.
Weitere Erläuterungen der vorliegenden
Erfindung ergeben sich aus der nachfolgenden Beschreibung
unter Bezugnahme auf die Zeichnung.
Es zeigt:
Fig. 1 ein Einkristallsiliziumsubstrat eines ersten
Ausführungsbeispiels entsprechend
der vorliegenden Erfindung;
Fig. 2 den Schritt des Oxidierens des Einkristallsiliziums
gemäß Fig. 1;
Fig. 3 ein unteres Bondsubstrat beim ersten
Ausführungsbeispiel;
Fig. 4 den Schritt des Bondens des oberen Bondsubstrats
gemäß Fig. 2 und des unteren Bondsubstrats gemäß
Fig. 3.
Fig. 5 den Schritt des Entfernens eines Oxidfilmes der
oberen Oberfläche des oberen Bondsubstrats gemäß
Fig. 4;
Fig. 6 den Schritt des selektiven Entfernens des Einkristallsiliziums
des oberen Bondsubstrats
gemäß Fig. 5.
Fig. 7 den Schritt des selektiven Entfernens eines
Oxidfilmes auf der bodenseitigen Oberfläche des
oberen Bondsubstrats gemäß Fig. 6;
Fig. 8 den Schritt der Bildung von Oxid- und Nitridfilmen
auf der oberen Oberfläche der in Fig. 7
dargestellten Struktur;
Fig. 9 den Schritt des selektiven Entfernens des Nitridfilmes
gemäß Fig. 8;
Fig. 10 den Schritt des Vergrößerns der Dicke des Oxidfilmes
auf einer gestuften Wandoberfläche gemäß
Fig. 9.
Fig. 11 den Schritt des Bildens einer Leistungseinrichtung
in einem aktiven Bereich gemäß Fig. 10;
Fig. 12 den Schritt des Bildens einer Logikschaltung in
dem oberen Bondsubstrat gemäß Fig. 11;
Fig. 13 ein Siliziumsubstrat eines zweiten
Ausführungsbeispieles entsprechend der vorliegenden
Erfindung; und
Fig. 14 den Schritt des Implantierens von Sauerstoffionen
in das Siliziumsubstrat gemäß Fig. 13.
Es folgt die Beschreibung eines ersten Ausführungsbeispieles
gemäß der vorliegenden Erfindung. Die Fig. 1
bis 12 zeigen in schematischen Schnittansichten ein Verfahren
zur Herstellung eines Leistungs-IC's gemäß der vorliegenden
Erfindung.
Zunächst wird die Oberfläche eines Einkristall-Si-Substrates
1a gemäß Fig. 1 oxidiert, um Oxidfilme 20, 21 gemäß
Fig. 2 herzustellen, so daß ein oberes Bondsubstrat 40
gebildet wird.
Wie es in Fig. 3 dargestellt ist, enthält ein unteres
Bondsubstrat 50 ein Einkristall-Si-Substrat 1b und einen
N⁺-Bereich 11b, der durch Diffundieren von Verunreinigungen
mit hoher Konzentration auf die bodenseitige Oberfläche des
Einkristall-Si-Substrates 1b gebildet wird. Die
Oberflächenverunreinigungskonzentration und die Dicke des
Substrates 1b werden entsprechend der Durchbruchsspannung
oder dergleichen einer später zu bildenden
Leistungseinrichtung eingestellt. Falls beispielsweise eine
Durchbruchspannung von 1000 V benötigt wird, werden eine
Dicke von etwa 70 µm und eine Oberflächenverunreinigungskonzentration
von etwa 10¹⁴ cm-3 gewählt.
Die oberen und unteren Bondsubstrate 40 und 50 werden unter
Zwischenlage des Oxidfilms 20 mittels eines an sich bekannten Bondverfahrens
(Fig. 4) gebondet bzw. verbunden.
Das Einkristall-Si-Substrat 1a wird
von der oberen Oberfläche des oberen Bondsubstrats 40 her abgetragen,
bis das Einkristall-Si-Substrat 1a eine Dicke (etwa
2 bis 5 µm) besitzt, die für die später zu bildenden Treiber-
und Logikschaltungen benötigt wird, so daß ein SOI-Substrat
zur Verfügung gestellt wird (Fig. 5).
Auf dem Substrat 1a wird ein Oxidfilm 30 gebildet und selektiv
unter Zuhilfenahme einer Fotolackmaske weggeätzt. Nach
der Ätzung wird das Substrat 1a selektiv unter Zuhilfenahme
des verbleibenden Oxidfilms 30 als Maske weggeätzt, um eine
gestufte Wandoberfläche 8 auszubilden (Fig. 6).
Darauffolgend wird der Oxidfilm 30 vollständig entfernt. Ein
Teil des Oxidfilmes 20, der nicht mit dem Substrat 1a
bedeckt ist, sondern freiliegt, wird ebenfalls entfernt
(Fig. 7).
Oberhalb der oberen Oberfläche (Fig. 8) werden dünne Oxid-
und Nitridfilme 21 und 4 gebildet, und Teil des Nitridfilmes
4, der auf der gestuften Wandoberfläche 8 des Subtrates
1a liegt, wird entfernt (Fig. 9). Die Dicke des
Oxidfilmes 21 auf der gestuften Wandoberfläche 8 des
Substrates 1a wird durch Oxidation zur Ausbildung eines 1
bis 2 µm dicken Oxidfilmes 5 vergrößert (Fig. 10).
Der Nitridfilm 4 wird entfernt. Es wird eine Leistungseinrichtung,
z. B. ein VDMOS 100, in einem aktiven Bereich des
Substrates 1b dort, wo kein Substrat 1a vorhanden
ist, gebildet (Fig. 11). In dem Substrat 1a werden eine Logikschaltung,
z. B. ein MOS 101, der einen dünnen Oxidfilm 22
von etwa 0,1 bis 0,2 µm in der Dicke aufweist, und eine
(nicht näher dargestellte) Treiberschaltung gebildet, wie es
in Fig. 12 dargestellt ist.
Der somit hergestellte Leistungs-IC wird derart gebildet,
daß die Treiber- und Logikschaltungen und die vertikale
Leistungseinrichtung jeweils vollständig unabhängig in den
oberen und unteren Einkristallsubstraten 1a und 1b
vorgesehen sind. Der Entwurf der Schaltungen und der
Einrichtung kann daher unabhängig voneinander durchgeführt
werden. Das Einkristall-Si-Substrat 1b liegt auf der
gesamten bodenseitigen Oberfläche des VDMOS 101, der als
Leistungseinrichtung
dient. Dies ermöglicht einen
erheblich verringerten thermischen Widerstand und einen
großen Stromfluß.
Bei diesem Ausführungsbeispiel
wird keine epitaktische Wachstumsschicht verwendet, so daß das
Problem der Verschlechterung in der Durchbruchspannung
aufgrund von inneren Defekten nicht auftritt. Eine vergrößerte
Durchbruchsspannung wird durch die geeignete
Auswahl der Oberflächenverunreinigungskonzentration und der
Dicke des Substrats 1b erreicht. Die Dicke und die
Verunreinigungskonzentration eines Bereiches zur Bildung der
Treiberschaltung und dergleichen hängen nicht von dem
Entwurf der Leistungseinrichtung ab, sondern können
unabhängig hiervon ausgewählt werden. Da der Oxidfilm 5 im
Vergleich zu dem Oxidfilm 22 dick ausgebildet wird, können
Isolationsfehler aufgrund von Defekten des Oxidfilmes 5 bei
der Ausbildung der Logikschaltung 101 gemäß Fig. 12
verhindert werden.
Die Fig. 13 und 14 zeigen ein zweites Ausführungsbeispiel
gemäß der vorliegenden Erfindung. Wie es in
Fig. 13 dargestellt ist, werden Verunreinigungen mit hoher
Konzentration auf der bodenseitigen Oberfläche des Einkristall-Si-Substrates
1b zur Bildung des N⁺-Bereiches 11b
diffundiert. Hierdurch ergibt sich eine Struktur ähnlich wie
bei dem unteren Bondsubstat 50 gemäß Fig. 3. Es wird eine
SIMOX-Methode durch Implantation mit
Sauerstoffionen bei hoher Energie von der Oberfläche
gegenüber dem N⁺-Bereich 11b eingesetzt, so daß die relativ dünne
Einkristallschicht 1a und der Oxidfilm 20 auf dem
Substrat 1b gebildet werden. Die Einkristallschicht 1a
ist mit einer Dicke von etwa 2 bis 5 µm durch
Wärmebehandlung nach der Ionenimplantation hergestellt. Da
jedoch die Leistungseinrichtung nicht in diesem Bereich
gebildet wird, kann die Dicke der Einkristallschicht 1a
durch epitaktisches Wachstum vergrößert werden, falls dies
notwendig ist. Daran anschließend werden ähnliche Schritte
gemäß Fig. 6 bis 12 für die Herstellung des Leistungs-IC
durchgeführt.
Entsprechend dem zweiten Ausführungsbeispiel
wird die Dicke der Einkristallschicht 1a durch eine
Beschleunigungsspannung bei der Sauerstoffionenimplantation
gesteuert. Das zweite Ausführungsbeispiel
zeichnet sich durch den Vorteil eines beträchtlich
vereinfachten Herstellungsverfahrens im Vergleich zu dem
ersten Ausführungsbeispiel aus, obwohl es
hierbei notwendig ist, die Verunreinigungskonzentration der
Einkristallschicht 1a durch eine weitere Verunreinigungsdiffusion
einzustellen.
Claims (11)
1. Verfahren zur Herstellung einer Halbleitervorrichtung
mit den Schritten:
- (a) Vorbereiten einer ersten Einkristallschicht (1b) mit einer ersten und einer zweiten Hauptoberfläche;
- (b) Vorbereiten einer zweiten Einkristallschicht (1a) mit einer ersten und einer zweiten Hauptoberfläche;
- (c) Bilden eines ersten Oxidfilms (20) auf der ersten Hauptoberfläche der zweiten Einkristallschicht (1a);
- (d) Bonden der zweiten Einkristallschicht (1a) mit der ersten Hauptoberfläche der ersten Einkristallschicht (1b) unter Zwischenlage des ersten Oxidfilms (20);
- (e) Ausbilden einer gestuften Wandoberfläche (8) der zweiten Einkristallschicht (1a) oberhalb der Grenze zwischen einem ersten und einem zweiten Bereich der ersten Einkristallschicht (1b);
- (f) Ausbilden einer relativ dicken Isolierwand (5) auf der gestuften Wandoberfläche (8);
- (g) Ausbilden eines vertikalen ersten Halbleiterelements (100) in dem zweiten Bereich und
- (h) Ausbilden eines zweiten Halbleiterelements (101) mit einer relativ dünnen zweiten Isolierschicht (22) in der zweiten Einkristallschicht (1a).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
der Schritt (a) den Schritt aufweist:
Dotieren der ersten Einkristallschicht (1b) von der zweiten Hauptoberfläche her zur Ausbildung einer dotierten Schicht (11b).
Dotieren der ersten Einkristallschicht (1b) von der zweiten Hauptoberfläche her zur Ausbildung einer dotierten Schicht (11b).
3. Verfahren nach Anspruch 1 oder 2, gekennzeichnet durch
den Schritt:
Bilden eines zweiten Oxidfilms (21) auf der zweiten Hauptoberfläche der zweiten Einkristallschicht (1a) und
Entfernen des zweiten Oxidfilms (21) nach dem Bonden.
Bilden eines zweiten Oxidfilms (21) auf der zweiten Hauptoberfläche der zweiten Einkristallschicht (1a) und
Entfernen des zweiten Oxidfilms (21) nach dem Bonden.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch
gekennzeichnet, daß nach dem Schritt (e) der erste
Oxidfilm (20) im zweiten Bereich entfernt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch
gekennzeichnet, daß der Schritt (f) die Schritte aufweist:
- (f1) Bilden eines weiteren Oxidfilms (21) auf einer durch den Schritt (e) erzeugten Struktur;
- (f2) Vergrößern einer Dicke eines Teiles des weiteren Oxidfilms (21), welcher auf der gestuften Wandoberfläche (8) gebildet ist.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß
der Schritt (f2) die Schritte aufweist:
- (f3) Bilden eines Nitridfilms (4) auf dem weiteren Oxidfilm (21);
- (f4) selektives Entfernen eines Teils des Nitridfilms (4), welcher auf der gestuften Wandoberfläche (8) liegt; und
- (f5) Oxidieren einer durch die Schritte (f1) bis (f4) erhaltenen Struktur.
7. Verfahren zur Herstellung einer Halbleitervorrichtung
mit den Schritten:
- (A) Vorbereiten einer Ausgangs-Einkristallschicht mit einer ersten und einer zweiten Hauptoberfläche;
- (B) Implantation von Sauerstoffionen in die Ausgangs-Einkristallschicht von einer der Hauptoberflächen aus, um einen ersten Oxidfilm zu bilden, der die Ausgangs-Einkristallschicht in eine erste und eine zweite Einkristallschicht (1b, 1a) unterteilt;
- (C) Ausbilden einer gestuften Wandoberfläche (8) der zweiten Einkristallschicht (1a) oberhalb der Grenze zwischen einem ersten und einem zweiten Bereich der ersten Einkristallschicht (1b);
- (D) Ausbilden einer relativ dicken Isolierwand (5) auf der gestuften Wandoberfläche (8);
- (E) Ausbilden eines vertikalen ersten Halbleiterelements (100) in dem zweiten Bereich und
- (F) Ausbilden eines zweiten Halbleiterelements (101) mit einer relativ dünnen zweiten Isolierschicht (22) in der zweiten Einkristallschicht (1a).
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß
die Ausgangs-Einkristallschicht von ihrer zweiten Hauptoberfläche
aus mit einer stark dotierten Schicht (11b) versehen
wird und daß die Implantation von der ersten Hauptoberfläche
aus erfolgt.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch
gekennzeichnet, daß als vertikales erstes Halbleiterelement
(100) ein vertikaler doppelt-diffundierter MOS-Transistor
hergestellt wird.
10. Verfahren nach Anspruch 9, gekennzeichnet durch den
Schritt des Bildens einer Drainelektrode (6) des vertikalen
doppelt-diffundierten MOS-Transistors auf der ersten Einkristallschicht.
11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch
gekennzeichnet, daß als zweites Halbleiterelement (101) ein
MOS-Transistor gebildet wird.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3170872A JP2799254B2 (ja) | 1991-07-11 | 1991-07-11 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE4221039A1 DE4221039A1 (de) | 1993-01-21 |
| DE4221039C2 true DE4221039C2 (de) | 1995-10-05 |
Family
ID=15912881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE4221039A Expired - Fee Related DE4221039C2 (de) | 1991-07-11 | 1992-06-26 | Verfahren zur Herstellung einer Halbleitervorrichtung mit einem vertikalen Halbleiterelement und einem weiteren Halbleiterbauelement |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5547886A (de) |
| JP (1) | JP2799254B2 (de) |
| DE (1) | DE4221039C2 (de) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06151573A (ja) * | 1992-11-06 | 1994-05-31 | Hitachi Ltd | 半導体集積回路装置 |
| JP2605597B2 (ja) * | 1993-09-09 | 1997-04-30 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6162665A (en) * | 1993-10-15 | 2000-12-19 | Ixys Corporation | High voltage transistors and thyristors |
| US5698885A (en) * | 1994-03-17 | 1997-12-16 | Fujitsu Limited | Semiconductor device and method of manufacturing semiconductor device |
| KR0151053B1 (ko) * | 1995-05-30 | 1998-12-01 | 김광호 | Soi 구조를 갖는 반도체장치의 제조방법 |
| US5994188A (en) * | 1996-04-15 | 1999-11-30 | Delco Electronics Corporation | Method of fabricating a vertical power device with integrated control circuitry |
| JPH09298195A (ja) * | 1996-05-08 | 1997-11-18 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| AUPO203996A0 (en) * | 1996-08-30 | 1996-09-26 | Novogen Research Pty Ltd | Therapeutic uses |
| US6127701A (en) * | 1997-10-03 | 2000-10-03 | Delco Electronics Corporation | Vertical power device with integrated control circuitry |
| US5943562A (en) * | 1997-10-14 | 1999-08-24 | Advanced Micro Devices, Inc. | Semiconductor fabrication employing a transistor gate coupled to a localized substrate |
| DE69931890T2 (de) | 1999-04-06 | 2007-01-11 | Stmicroelectronics S.R.L., Agrate Brianza | Integrierter Leistungsschaltkreis mit vertikalem Stromfluss und dessen Herstellungsverfahren |
| US6291858B1 (en) | 2000-01-03 | 2001-09-18 | International Business Machines Corporation | Multistack 3-dimensional high density semiconductor device and method for fabrication |
| US6350653B1 (en) | 2000-10-12 | 2002-02-26 | International Business Machines Corporation | Embedded DRAM on silicon-on-insulator substrate |
| US6759282B2 (en) * | 2001-06-12 | 2004-07-06 | International Business Machines Corporation | Method and structure for buried circuits and devices |
| US7095774B2 (en) * | 2001-09-13 | 2006-08-22 | Cymer, Inc. | Cathodes for fluorine gas discharge lasers |
| US7230270B2 (en) * | 2004-11-24 | 2007-06-12 | Taiwan Semiconductor Manfacturing Company, Ltd. | Self-aligned double gate device and method for forming same |
| JP2010141244A (ja) * | 2008-12-15 | 2010-06-24 | Mitsumi Electric Co Ltd | 半導体装置 |
| KR101204564B1 (ko) * | 2011-09-30 | 2012-11-23 | 삼성전기주식회사 | 전력 모듈 패키지 및 그 제조 방법 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4570330A (en) * | 1984-06-28 | 1986-02-18 | Gte Laboratories Incorporated | Method of producing isolated regions for an integrated circuit substrate |
| JPS6276645A (ja) * | 1985-09-30 | 1987-04-08 | Toshiba Corp | 複合半導体結晶体構造 |
| US4963505A (en) * | 1987-10-27 | 1990-10-16 | Nippondenso Co., Ltd. | Semiconductor device and method of manufacturing same |
| JP2812388B2 (ja) * | 1988-01-18 | 1998-10-22 | 富士通株式会社 | Ｓｏｉ半導体装置の製造方法 |
| JP2685819B2 (ja) * | 1988-03-31 | 1997-12-03 | 株式会社東芝 | 誘電体分離半導体基板とその製造方法 |
| JPH02105565A (ja) * | 1988-10-14 | 1990-04-18 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| JPH02218159A (ja) * | 1989-02-17 | 1990-08-30 | Nissan Motor Co Ltd | 半導体基板の製造方法 |
| DE3905149A1 (de) * | 1989-02-20 | 1990-08-30 | Fraunhofer Ges Forschung | Leistungsschaltung mit einer integrierten cmos- oder bipolar-schaltung und verfahren zum herstellen einer integrierten schaltung |
| US4908328A (en) * | 1989-06-06 | 1990-03-13 | National Semiconductor Corporation | High voltage power IC process |
| JPH03283636A (ja) * | 1990-03-30 | 1991-12-13 | Nippon Soken Inc | 半導体基板の製造方法 |
| JPH0445538A (ja) * | 1990-06-13 | 1992-02-14 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1991
- 1991-07-11 JP JP3170872A patent/JP2799254B2/ja not_active Expired - Lifetime
-
1992
- 1992-06-26 DE DE4221039A patent/DE4221039C2/de not_active Expired - Fee Related
-
1994
- 1994-12-06 US US08/350,414 patent/US5547886A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5547886A (en) | 1996-08-20 |
| JPH0521706A (ja) | 1993-01-29 |
| JP2799254B2 (ja) | 1998-09-17 |
| DE4221039A1 (de) | 1993-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE4221039C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit einem vertikalen Halbleiterelement und einem weiteren Halbleiterbauelement | |
| DE3105118C2 (de) | Verfahren zur Herstellung einer integrierten Schaltung mit komplementären bipolaren Transistoren und komplementären Isolierschicht-Gate-Feldeffekttransistoren auf einem gemeinsamen Substrat | |
| DE2700873C2 (de) | Verfahren zur Herstellung von komplementären Isolierschicht-Feldeffekttransistoren | |
| DE4235534C2 (de) | Verfahren zum Isolieren von Feldeffekttransistoren | |
| DE3011982C2 (de) | ||
| DE60132994T2 (de) | Verfahren zur herstellung eines leistungs-mosfets | |
| DE2933849C2 (de) | ||
| DE2253702C3 (de) | Verfahren zur Herstellung eines Halbleiterbauelementes | |
| DE3437512C2 (de) | Integrierte Halbleiterschaltung mit Isolationsbereichen und Verfahren zu ihrer Herstellung | |
| DE3334337A1 (de) | Verfahren zur herstellung einer integrierten halbleitereinrichtung | |
| EP0148342B1 (de) | Verfahren zum gleichzeitigen Herstellen von schnellen Kurzkanal- und spannungsfesten MOS-Transistoren in VLSI-Schaltungen | |
| DE3205022A1 (de) | Verfahren zum herstellen einer integrierten halbleiterschaltung | |
| DE3618000A1 (de) | Verfahren zur herstellung von transistoren auf einem siliziumsubstrat | |
| DE2655400A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
| EP0001574B1 (de) | Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung | |
| DE3939305C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
| DE10297583B4 (de) | Verfahren zum Herstellen eines Soi-Bauteils mit unterschiedlichen Siliziumdicken | |
| DE10349185A1 (de) | Halbleiterbaugruppe | |
| DE4041050A1 (de) | Integrierter schaltkreis | |
| DE3002740A1 (de) | Verfahren zur ausbildung von substratelektroden bei mos-ics mit lokaler oxidation | |
| EP0000114B1 (de) | Verfahren zum Herstellen einer integrierten logischen Schaltung mit bipolaren Transistoren und integrierte Schaltung hergestellt nach diesem Verfahren. | |
| DE3340143A1 (de) | Vergrabene durchbruchdiode in einer integrierten schaltung und verfahren zur herstellung derselben | |
| DE3427293A1 (de) | Vertikale mosfet-einrichtung | |
| DE60127052T2 (de) | Herstellungsverfahren einer integrierten Halbleiterschaltung | |
| DE2432544A1 (de) | Halbleiterbauelement mit einem dielektrischen traeger sowie verfahren zu seiner herstellung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |