DE10349185A1 - Halbleiterbaugruppe - Google Patents

Halbleiterbaugruppe Download PDF

Info

Publication number
DE10349185A1
DE10349185A1 DE10349185A DE10349185A DE10349185A1 DE 10349185 A1 DE10349185 A1 DE 10349185A1 DE 10349185 A DE10349185 A DE 10349185A DE 10349185 A DE10349185 A DE 10349185A DE 10349185 A1 DE10349185 A1 DE 10349185A1
Authority
DE
Germany
Prior art keywords
layer
soi
substrate
semiconductor device
carrier substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10349185A
Other languages
English (en)
Inventor
Takashi Ipposhi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of DE10349185A1 publication Critical patent/DE10349185A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78639—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a drain or source connected to a bulk conducting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Es wird eine Halbleiterbaugruppe auf einem Halbleitersubstrat bereitgestellt, die eine wirkungsvolle Nutzung von Charakteristiken des Halbleitersubstrats ermöglicht. Ein P-Kanal-MOS-Transistor wird auf einem SOI-Substrat vorgesehen, das durch Ausfluchten einer SOI-Schicht (3) mit (100)-Kristallrichtung und eines Trägersubstrats (1) mit (110)-Kristallrichtung gebildet ist, so daß die jeweiligen Kristallrichtungen parallel zueinander sein können. Dann wird ein Bereich des Trägersubstrats (1) zur Bildung eines hohlen Bereichs (HL1) entfernt, um eine Spannung in einem Kanalbereich zu erzeugen. Dabei wird aufgrund der Bildung des hohlen Bereichs (HL1) durch Entfernen eines Bereichs des Trägersubstrats (1) eine Zugspannung an einer Oxidschicht (2) und einer SOI-Schicht (3), die über dem hohlen Bereich (HL1) liegen, bewirkt. Dies resultiert in der Erzeugung einer Spannung in der SOI-Schicht (3), die den Kanalbereich des MOS-Transistors aufweist, so daß dadurch die Trägerbeweglichkeit eines Kanals erhöht wird.

Description

  • Die Erfindung betrifft eine Halbleiterbaugruppe, die auf einem Halbleitersubstrat vorgesehen ist.
  • Ein P-Kanal-MOS-Transistor (Metalloxidhalbleiter-Transistor), der auf einem SOI-Substrat (Silicium-auf-Isolator- oder Halbleiter-auf-Isolator-Substrat) vorgesehen ist, ist ein Beispiel einer herkömmliche Halbleiterbaugruppe.
  • Ein typisches SOI-Substrat ist aus einem Trägersubstrat, wie etwa einem Siliciumsubstrat, einer Oxidschicht und einer SOI-Schicht gebildet, die in der genannten Reihenfolge sequentiell aufgebracht sind. Ein typischer P-Kanal-MOS-Transistor weist eine Gate-Elektrode, eine Gate-Isolierschicht und eine P-leitende aktive Source-/Drain-Schicht auf.
  • Wenn ein P-KanaI-MOS-Transistor auf einem SOI-Substrat vorgesehen wird, dann wird typischerweise eine Stapelstruktur, bestehend aus einer Gate-Elektrode und einer Gate-Isolierschicht des P-Kanal-MOS-Transistors, auf einer Oberfläche einer SOI-Schicht des SOI-Substrats vorgesehen, während gleichzeitig eine aktive Source-/ Drain-Schicht des P-Kanal-MOS-Transistors in der SOI-Schicht so vorgesehen wird, daß sie an gegenüberliegenden Seiten eines Bereichs der SOI-Schicht unter der Gate-Elektrode liegt.
  • Dabei wird gemäß herkömmlicher Praxis eine Halbleiterbaugruppe im allgemeinen so ausgebildet, daß eine Richtung eines zwischen einer Source und einem Drain eines MOS-Transistors zu bildenden Kanals (d. h. eine Richtung, in der sich eine Kanallänge erstreckt, die nachstehend als "Kanalrichtung" bezeichnet wird) zu einer (110)-Kristallrichtung eines Halbleiterwafers parallel sein kann.
  • Andererseits hat man festgestellt, daß die Ausbildung einer Halbleiterbaugruppe derart, daß eine Kanalrichtung zu einer (100)-Kristallrichtung anstelle einer (110)-Kristallrichtung parallel sein kann, zu einer Änderung der Transistorcharakteristiken führen würde. Dabei hat man festgestellt, daß die Ausbildung, durch die eine Kanalrichtung zu einer (100)-Kristallrichtung parallel sein kann, zu einer Verbesserung von ungefähr 15 % der Stromsteuerungsfähigkeit eines P-Kanal-MOS-Transistors führt und außerdem einen Kurzkanaleffekt verringert (siehe JP-Offenlegungsschrift Nr. 2002-134374).
  • Eine Kanalrichtung parallel zu einer (100)-Kristallrichtung ermöglicht eine höhere Löcherbeweglichkeit als eine Kanalrichtung parallel zu einer (110)-Kristallrichtung. Aus diesem Grund wird die Stromsteuerungsfähigkeit eines P-Kanal-MOS-Transistors durch Verwendung der Konfiguration verbessert, durch die eine Kanalrichtung zu einer (100)-Kristallrichtung parallel sein kann. Ferner sorgt eine Kanalrichtung parallel zu einer (100)-Kristallrichtung für einen niedrigeren Diffusionskoeffizienten von Bor als eine Kanalrichtung parallel zu einer (110)-Kristallrichtung. Aus diesem Grund wird der Kurzkanaleffekt durch Verwendung der vorstehenden Ausbildung verringert.
  • Ferner würde das Vorsehen eines P-Kanal-MOS-Transistors auf einem SOI-Substrat zur Bildung einer Halbleiterbaugruppe, wobei die Halbleiterbaugruppe so ausgebildet ist, daß eine Kanalrichtung zu einer (100)-Kristallrichtung einer SOI-Schicht des SOI-Substrats parallel sein kann, Vorteile mit sich bringen. Zu diesem Zweck wird bevorzugt: die Verwendung eines SOI-Substrat zu verwenden, das gebildet ist durch Ausfluchten einer SOI-Schicht in einem Oberflächenbereich davon mit einer (100)-Kristallrichtung und eines Trägersubstrats mit einer (110)-Kristallrichtung, so daß die jeweiligen Kristallrichtungen parallel zueinander sein können, und das Vorsehen des P-Kanal-MOS-Transistors und dergleichen beispielsweise auf einer Oberfläche des SOI-Substrats.
  • Wenn ein Wafer eine (100)-Kristallrichtung hat, dann ist eine Spaltungsebene des Wafers eine {110}-Kristallebene. Durch Verbinden eines Wafers, der als SOI-Schicht mit einer (100)-Kristallrichtung dient, und eines Wafers, der als Trägersubstrat mit einer (110)-Kristallrichtung dient, miteinander unter gleichzeitiger Ausfluchtung der SOI-Schicht und des Trägersubstrats, so daß die jeweiligen Kristallrichtungen parallel zueinander sein können, ist es in der Forschung und/oder bei Untersuchungen bei einem Spaltungsvorgang möglich, einen neuen Wafer abzuspalten, der aus den zwei verbundenen Wafern gebildet ist, und zwar entlang einer Spaltungsebene des Wafers, der als das Trägersubstrat dient, das in Bezug auf die Dicke einen größeren Teil des neuen Wafers bildet.
  • Dadurch wird vorteilhafterweise ermöglicht, einen Abschnitt mit einer (110)-Kristallrichtung in dem Trägersubstrat freizulegen, während gleichzeitig ein Abschnitt mit einer (100)-Kristallrichtung in der SOI-Schicht freigelegt wird.
  • Eine Technik zum Ausfluchten von Substanzen, die entsprechende Kristallrichtungen haben, so daß die jeweiligen Kristallrichtungen parallel zueinander sein können, beispielsweise zum Ausfluchten der SOI-Schicht mit einer (100)-Kristallrichtung und des Trägersubstrats mit einer (110)-Kristallrichtung, so daß die jeweiligen Kristallrichtungen wie oben erwähnt parallel zueinander sein können, ist in den JP-Offenlegungsschriften Nr. 2002-134374 (auch oben genannt) und 7-335511 erläutert.
  • Ferner können die folgenden Dokumente hier als Dokumente genannt werden, die den Stand der Technik repräsentieren: Y. Hirano et al., "Bulk-Layout-Compatible 0.18 μm SOI-CMOS Technology Using Body-Fixed Partial Trench Isolation (PTI)", (USA), IEEE 1999 SOI conf., Seiten 131 bis 132; S. Maeda et al., "Suppression of Delay Time Instability on Frequency using Field Shield Isolation Technology for Deep Sub-Micron SOI Circuits", (USA), IEDM, 1996, Seiten 129 bis 132; und L.-J. Huang et al., "Carrier Mobility Enhancement in Strained Si-On-Insulator Fabricated by Wafer Bonding", (USA), 2001 Symposium on VLSI Technology, Seiten 57 bis 58 (nachstehend als "Huang-Dokument" bezeichnet).
  • Wie vorstehend erläutert, ist ein SOI-Substrat, das durch Ausfluchten einer SOI-Schicht mit einer (100)-Kristallrichtung und eines Trägersubstrats mit einer (110)-Kristallrichtung gebildet ist, so daß die jeweiligen Kristallrichtungen parallel zueinander sein können, aufgrund seiner Wirkung, die Stromsteuerungsfähigkeit des P-MOS-Transistors zu verbessern, zur Verwendung bei der Bildung eines P-Kanal-MOS-Transistors geeignet. Die Stromsteuerungsfähigkeit eines P-Kanal-MOS-Transistors ist jedoch weiter verbesserungsfähig.
    •
  • Es ist die Aufgabe der Erfindung, eine Halbleiterbaugruppe anzugeben, die eine weitere Verbesserung der Stromsteuerungsfähigkeit eines auf einem Halbleitersubstrat vorgesehenen MOS-Transistors ergibt.
  • Gemäß einem ersten Aspekt der Erfindung weist eine Halbleiterbaugruppe ein SOI-Substrat und einen MIS-Transistor (Metall-Isolator-Halbleiter-Transistor) auf. Das SOI-Substrat weist ein Trägersubstrat, eine Oxidschicht und eine SOI-Schicht auf, die sequentiell aufgebracht sind. Der MIS-Transistor weist folgendes auf: eine Gate-Isolierschicht, die auf der SOI-Schicht gebildet ist, eine Gate-Elektrode, die auf der Gate-Isolierschicht gebildet ist, und eine aktive Source-/Drain-Schicht, die so in der SOI-Schicht gebildet ist, daß sie einem Bereich unter der Gate-Elektrode benachbart ist. Mindestens ein Bereich des Trägersubstrats, der unter dem MIS-Transistor liegt, ist entfernt, um einen hohlen Bereich zu bilden.
  • Bei der Halbleiterbaugruppe ist mindestens ein Bereich des Trägersubstrats des SOI-Substrats, der unter dem MIS-Transistor liegt, entfernt. Dies ermöglicht die Erzeugung einer Spannung in der SOI-Schicht einschließlich eines Kanalbereichs, in dem ein Kanal des MIS-Transistors zu bilden ist, um dadurch die Trägerbeweglichkeit des Kanals zu erhöhen.
  • Gemäß einem zweiten Aspekt der vorliegenden Erfindung weist die Halbleiterbaugruppe auf: ein SOI-Substrat, einen MIS-Transistor, eine Isolierzwischenschicht und ein Trägersubstrat. Das SOI-Substrat weist eine als Unterseite der Halbleiterbaugruppe dienende Oxidschicht und eine SOI-Schicht auf, die sequentiell aufgebracht sind.
  • Der MIS-Transistor weist folgendes auf: eine Gate-Isolierschicht, die auf der SOI-Schicht gebildet ist, eine Gate-Elektrode, die auf der Gate-Isolierschicht gebildet ist, und eine aktive Source-/Drain-Schicht, die so in der SOI-Schicht gebildet ist, daß sie einem Bereich unter der Gate-Elektrode benachbart ist. Die Isolierzwischenschicht bedeckt den MIS-Transistor. Das Trägersubstrat ist mit der Isolierzwischenschicht verbunden.
  • Es ist kein Trägersubstrat unter der Oxidschicht vorgesehen, und die Oxidschicht dient als Unterseite der Halbleiterbaugruppe. Wärme, die in dem MIS-Transistor und in dessen Umgebung erzeugt wird, kann also wirkungsvoll abgeleitet werden. Ferner ist es aufgrund der Einfügung des mit der Isolierzwischenschicht verbundenen Trägersubstrats unwahrscheinlich, daß ein mit der strukturellen Festigkeit zusammenhängendes Problem auftritt.
    •
  • Die Erfindung wird nachstehend, auch hinsichtlich weiterer Merkmale und Vorteile, anhand der Beschreibung von Ausführungsbeispielen unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Diese zeigen in:
  • 1 eine Ansicht von oben auf eine Halbleiterbaugruppe gemäß einer ersten bevorzugten Ausführungsform;
  • 2 eine Schnittansicht der Halbleiterbaugruppe gemäß der ersten bevorzugten Ausführungsform;
  • 3 eine Ansicht von oben auf eine Halbleiterbaugruppe gemäß einer Modifikation der ersten bevorzugten Ausführungsform;
  • 4 eine Schnittansicht der Halbleiterbaugruppe gemäß der Modifikation der ersten bevorzugten Ausführungsform;
  • 5 eine Ansicht von oben, die ein Verfahren zur Herstellung der Halbleiterbaugruppe gemäß der Modifikation der ersten bevorzugten Ausführungsform zeigt;
  • 6 eine Schnittansicht, die das Verfahren zur Herstellung der Halbleiterbaugruppe gemäß der Modifikation der ersten bevorzugten Ausführungsform zeigt;
  • 7 eine weitere Ansicht von oben, die ein weiteres Verfahren zur Herstellung der Halbleiterbaugruppe gemäß der Modifikation der ersten bevorzugten Ausführungsform zeigt;
  • 8 eine weitere Schnittansicht, die ein weiteres Verfahren zur Herstellung der Halbleiterbaugruppe gemäß der Modifikation der ersten bevorzugten Ausführungsform zeigt;
  • 9 eine Ansicht von oben auf die Halbleiterbaugruppe gemäß einer weiteren Modifikation der ersten bevorzugten Ausführungsform;
  • 10 eine Schnittansicht einer Halbleiterbaugruppe gemäß einer zweiten bevorzugten Ausführungsform;
  • 11 eine Schnittansicht einer Halbleiterbaugruppe gemäß einer dritten bevorzugten Ausführungsform;
  • 12, 13 und 14 Schnittansichten einer Halbleiterbaugruppe gemäß einer vierten bevorzugten Ausführungsform.
  • Bevorzugte Ausführungsformen Erste bevorzugte Ausführungsform
  • Eine erste bevorzugte Ausführungsform der Erfindung betrifft eine Halbleiterbaugruppe, bei der ein P-KanaI-MOS-Transistor auf einem SOI-Substrat vorgesehen ist, das durch Ausfluchten einer SOI-Schicht mit einer (100)-Kristallrichtung und eines Trägersubstrats mit einer (110)-Kristallrichtung gebildet ist, so daß die jeweiligen Kristallrichtungen parallel zueinander sein können, und bei der ein Bereich des Trägersubstrats, der unter dem P-Kanal-MOS-Transistor liegt, entfernt ist, um dadurch eine Spannung in einem Kanalbereich zu erzeugen, in dem im Betrieb ein Kanal zu bilden ist.
  • Die 1 und 2 zeigen die Halbleiterbaugruppe gemäß der ersten bevorzugten Ausführungsform. Dabei ist 2 eine Schnittansicht entlang einer Linie II-II in 1.
  • Die Halbleiterbaugruppe gemäß der ersten bevorzugten Ausführungsform weist einen P-KanaI-MOS-Transistor auf, der auf einer Oberfläche eines SOI-Substrats vorgesehen ist. Das SOI-Substrat ist gebildet aus folgenden Komponenten: einem Trägersubstrat 1, wie etwa einem Siliciumsubstrat, einer Oxidschicht 2 und einer SOI-Schicht 3, wie etwa einer Siliciumschicht, die in der genannten Reigenfolge sequentiell aufgebracht sind. Der P-Kanal-MOS-Transistor weist eine Gate-Elektrode 12, eine Gate-Isolierschicht 11 und eine P-leitende aktive Source-/Drain-Schicht 5 auf.
  • Die Gate-Elektrode 12 und die Gate-Isolierschicht 11 bilden eine Stapelstruktur, die auf einer Oberfläche der SOI-Schicht 3 vorgesehen ist. Die P-leitende aktive Source-/ Drain-Schicht 5 ist in der SOI-Schicht 3 so vorgesehen, daß sie in Draufsicht der Gate-Elektrode 12 benachbart angeordnet ist. Ein Außenumfang der P-leitenden aktiven Source-/Drain-Schicht 5 ist von einem Trennbereich 4 gebildet, dessen Funktion es ist, für eine teilweise Trennung zu sorgen.
  • Ferner ist an jeder Seitenfläche der Gate-Elektrode 12 und der Gate-Isolierschicht 11 eine Seitenwand-Isolierschicht 13 gebildet. Außerdem sind mit Silicid versehene Bereiche 12b und 5a in jeweiligen Oberflächenbereichen der Gate-Elektrode 12 und der aktiven Source-/Drain-Schicht 5 gebildet. Die Breite der Gate-Elektrode 12 ist nicht gleichförmig.
  • Dabei ist ein Bereich der Gate-Elektrode 12, der in Draufsicht der aktiven Source-/ Drain-Schicht 5 benachbart angeordnet ist, langgestreckt, um eine Gatelänge zu reduzieren, während ein Extraktionsbereich 12a der Gate-Elektrode 12, der mit einem (nicht gezeigten) Kontaktstift zu verbinden ist, relativ breit ist. Ferner ist eine N-leitende Körperschicht 3a mit einer relativ niedrigen Konzentration (N–) in einem Bereich der SOI-Schicht 3 gebildet, der unter der Gate-Elektrode 12 liegt.
  • Wie die 1 und 2 zeigen, ist ein Bereich des Trägersubstrats 1, der unter dem MOS-Transistor liegt, entfernt, um einen hohlen Bereich HL1 in dem Halbleitersubstrat zu bilden.
  • Gemäß der ersten bevorzugten Ausführungsform ist ein Bereich des Trägersubstrats 1 des SOI-Substrats, der unter dem P-Kanal-MOS-Transistor liegt, entfernt, um einen hohlen Bereich zu bilden, wie vorstehend erläutert wurde. Aufgrund des Entfernens des Bereichs des Trägersubstrats 1 und der Bildung des hohlen Bereichs wird eine Zugspannung an der Oxidschicht 2 und der SOI-Schicht 3, die über dem hohlen Bereich liegen, bewirkt. Infolgedessen ist es möglich, eine Spannung in der SOI-Schicht 3 einschließlich eines Kanalbereichs des MOS-Transistors zu erzeugen. Dies ermöglicht die Erhöhung der Trägerbeweglichkeit in einem Kanal.
  • Nachstehend wird erläutert, wie die Erzeugung einer Spannung in der SOI-Schicht die Trägerbeweglichkeit in einem Kanal erhöht.
  • Zunächst wird angenommen, daß ein MOS-Transistor eine Struktur hat, bei der eine SOI-Schicht eine verspannte Siliciumkanalschicht mit einer im Vergleich mit Silicium in einem Normalzustand erhöhten Gitterkonstanten in einem Oberflächenbereich davon (d. h. einem Kanalbereich, in dem ein Kanal zu bilden ist) aufweist und ferner eine Silicium-Germanium Schicht mit einer höheren Gitterkonstanten als derjenigen von Silicium in dem anderen Bereich, dem Kanalbereich davon benachbart (nachstehend als "nahe gelegener Bereich" bezeichnet), aufweist (siehe das Huang-Dokument). Die oben genannte Struktur kann als verspannte Kanalstruktur bezeichnet werden.
  • Die verspannte Kanalstruktur ist gebildet durch epitaxiales Aufwachsen einer Siliciumschicht auf dem nahe gelegenen Bereich mit einer höheren Gitterkonstanten als derjenigen von Silicium. Die Siliciumschicht in dem Oberflächenbereich der SOI-Schicht hat also unter dem Einfluß einer Gitterstruktur des nahe gelegenen Bereichs eine Gitterkonstante, die mit derjenigen des nahe gelegenen Bereichs im wesentlichen identisch ist.
  • Das heißt, die Siliciumschicht hat eine Gitterkonstante, die höher als diejenige von Silicium in einem Normalzustand ist. Infolgedessen ist die Siliciumschicht in dem Oberflächenbereich der SOI-Schicht unter einer Zugspannung. Dies resultiert in einer Erhöhung der Trägerbeweglichkeit in dem Kanal, so daß dadurch ein MOS-Transistor mit verbesserten Charakteristiken erhalten wird.
  • Gemäß einer ersten bevorzugten Ausführungsform ist ein Bereich des Trägersubstrats 1 entfernt, um einen hohlen Bereich zu bilden, so daß eine Zugspannung an der Oxidschicht 2 und der SOI-Schicht 3, die über dem hohlen Bereich liegen, bewirkt wird. Auf diese Weise können bei der Halbleiterbaugruppe gemäß der ersten bevorzugten Ausführungsform die gleichen Wirkungen erzielt werden, wie sie bei einem MOS-Transistor erzeugt werden, der die verspannte Kanalstruktur hat.
  • Ferner haben gemäß der ersten bevorzugten Ausführungsform das Trägersubstrat 1 und die SOI-Schicht 3 des SOI-Substrats Kristallrichtungen, die voneinander verschieden sind. Das Trägersubstrat 1 und die SOI-Schicht 3 haben also verschiedene Spaltungsebenen. Dies verhindert, daß das SOI-Substrat leicht gespalten wird.
  • Außerdem hängen die Transistorcharakteristiken von einer Beanspruchung ab. Aus diesem Grund ist es wichtig, eine Beanspruchung zu kontrollieren. Dies gilt insbesondere für die erste bevorzugte Ausführungsform, bei der ein Bereich des Trägersubstrats 1 entfernt ist, um einen hohlen Bereich zu bilden, damit an der Oxidschicht 2 und der SOI-Schicht 3, die über dem hohlen Bereich liegen, eine Zugspannung bewirkt wird. Bei der Halbleiterbaugruppe gemäß der ersten bevorzugten Ausführungsform muß eine Beanspruchung mit größerer Genauigkeit kontrolliert werden.
  • In dieser Hinsicht ist es durch Verwendung des SOI-Substrats gemäß der ersten bevorzugten Ausführungsform möglich, nicht nur die Stromsteuerungsfähigkeit des P-Kanal-MOS-Transistors zu verbessern, sondern auch eine unberechenbare Beanspruchung zu unterdrücken, die möglicherweise bei der Herstellung verursacht wird, um dadurch eine verbesserte Beanspruchungskontrolle zu erzielen.
  • Die in den 1 und 2 gezeigte Struktur kann auf einfache Weise hergestellt werden. Beispielsweise wird ein Fotoresist auf einer von gegenüberliegenden Oberflächen des Trägersubstrats 1 gebildet, die von der Oxidschicht 2 weiter entfernt ist, und strukturiert, um als Maske zu dienen, die beim Ätzen zur Bildung des hohlen Bereichs HL1 verwendet wird. Dann wird das Ätzen unter Verwendung der Maske durchgeführt, und danach wird das Fotoresist entfernt. Auf diese Weise kann die in den 1 und 2 gezeigte Struktur erhalten werden.
  • Die 3 und 4 zeigen eine Modifikation der in den 1 und 2 gezeigten Struktur. 4 ist eine Schnittansicht entlang einer Linie IV-IV in 3. Gemäß dieser Modifikation ist ein hohler Bereich HL2, der in Draufsicht die Gestalt eines Rechtecks hat, dessen Größe mit derjenigen der aktiven Source-/Drain-Schicht 5 im wesentlichen identisch ist, in einem Bereich des Trägersubstrats 1 gebildet, der genau unter der aktiven Source-/Drain-Schicht 5 des P-Kanal-MOS-Transistor liegt. Jede von vier Endflächen des Trägersubstrats 1, die den hohlen Bereich HL2 umgeben und somit in dem hohlen Bereich HL2 freiliegen, ist eine (111)-Ebene.
  • Eine (111)-Ebene ist zu einer (110)-Kristallrichtung parallel. Durch Ätzen zum Freilegen einer (111)-Ebene ist es also möglich, in dem Trägersubstrat 1 einen hohlen Bereich zu bilden, dessen Seiten zu einer (110)-Kristallrichtung des Trägersubstrats 1 parallel sind. Infolgedessen kann der in dem Trägersubstrat 1 zu entfernende Bereich in Draufsicht rechteckig ausgebildet werden. Dies ermöglicht die Minimierung einer Größe des in dem Trägersubstrat zu entfernenden Bereichs in Abhängigkeit von einer Größe des MOS-Transistors.
  • Nachstehend werden Ätzverfahren zum Freilegen einer (111)-Ebene erläutert.
  • Wie die 5 und 6 zeigen, wird zunächst ein Fotoresist RM2 auf einer von gegenüberliegenden Oberflächen des Trägersubstrats 1, die von der Oxidschicht 2 weiter entfernt ist, so gebildet, daß es gerade unter dem MOS-Transistor liegt. Dann wird eine Öffnung OP1, deren Öffnungsbereich kleiner als derjenige des hohlen Bereichs HL2 ist, in dem Fotoresist RM2 gebildet. Dabei ist 6 eine Schnittansicht entlang einer Linie VI-VI in 5.
  • Dann wird unter Verwendung einer starken Alkalilösung, wie etwa einer Lösung aus Kaliumhydroxid, ein Naßätzen durchgeführt. Somit wird der hohle Bereich HL2, der von den Endflächen des Trägersubstrats 1 gebildet ist, die jeweils eine (111)-Ebene sind, in dem Trägersubstrat 1 gebildet, wie die 7 und 8 zeigen. Eine Siliciumoxidschicht wird von einer Kaliumhydroxidlösung kaum weggeätzt. Die Oxidschicht 2 ist also als Ätzstopp wirksam. Dabei ist 8 eine Schnittansicht entlang einer Linie VIII-VIII in 7.
  • Danach wird das Fotoresist RM2 entfernt, um dadurch die in den 3 und 4 gezeigte Struktur zu erhalten.
  • Als eine starke Alkalilösung, die zum Naßätzen verwendet wird, kann eine Lösung aus Natriumhydroxid, eine Lösung aus Tetramethylammoniumhydroxid oder dergleichen sowie eine Lösung aus Kaliumhydroxid, wie oben erläutert, dienen.
  • 9 zeigt eine Anordnung, die eine Vielzahl von MOS-Transistoren aufweist, wobei in diesem Fall jeweils zwei benachbarte MOS-Transistoren von der Vielzahl von MOS-Transistoren die aktive Source-/Drain-Schicht 5 gemeinsam haben. In diesem Fall kann ferner der hohle Bereich HL2 in dem Trägersubstrat 1 gebildet sein. Der hohle Bereich HL2 ist so gebildet, daß er sich über die aktiven Source-/Drain-Schichten 5, die jeweils zwei benachbarten MOS-Transistoren von der Vielzahl von MOS-Transistoren zugeordnet sind, und die aktiven Source-/Drain-Schichten 5 an gegenüberliegenden Enden erstreckt.
  • Zweite bevorzugte Ausführungsform
  • Eine zweite bevorzugte Ausführungsform ist eine Modifikation der ersten bevorzugten Ausführungsform. Eine Halbleiterbaugruppe gemäß der zweiten bevorzugten Ausführungsform unterscheidet sich von der Halbleiterbaugruppe gemäß der ersten bevorzugten Ausführungsform darin, daß sie kein Trägersubstrat 1 aufweist und stattdessen auf dem MOS-Transistor vorgesehene Isolierzwischenschichten und ein anderes Trägersubstrat aufweist, das mit den Isolierzwischenschichten verbunden ist.
  • 10 zeigt die Halbleiterbaugruppe gemäß der zweiten bevorzugten Ausführungsform. Die Halbleiterbaugruppe gemäß der zweiten bevorzugten Ausführungsform weist das Trägersubstrat 1 nicht auf. Die Oxidschicht 2 dient also als Unterseite der Halbleiterbaugruppe. Die Halbleiterbaugruppe gemäß der zweiten bevorzugten Ausführungsform weist eine erste, zweite und dritte Isolierzwischenschicht IL1, IL2 und IL3 auf, die den auf der SOI-Schicht 3 vorgesehenen MOS-Transistor bedecken.
  • Ferner sind eine Zwischenverbindung LN1 der zweiten Ebene und eine Zwischenverbindung LN2 der dritten Ebene in der zweiten bzw. dritten Isolierzwischenschicht IL2 und IL3 gebildet. Außerdem ist ein Kontaktstift PG1 vorgesehen, um die Zwischenverbindung LN1 der zweiten Ebene und die aktive Source-/Drain-Schicht 5 miteinander zu verbinden, und ein Kontaktstift PG2 ist vorgesehen, um die Zwischenverbindung LN2 der dritten Ebene und die Zwischenverbindung LN1 der zweiten Ebene miteinander zu verbinden.
  • Ferner ist ein Trägersubstrat 100, das von dem Trägersubstrat 1 in der Struktur der ersten bevorzugten Ausführungsform verschieden ist, mit einer Oberfläche der obersten Isolierzwischenschicht, d. h. der dritten Isolierzwischenschicht IL3 verbunden. Das Trägersubstrat 100 ist mit der dritten Isolierzwischenschicht IL3 verbunden unter Ausfluchtung des Trägersubstrats 100, das eine (110)-Kristallrichtung hat, mit der SOI-Schicht 3, die eine (100)-Kristallrichtung hat, so daß die jeweiligen Kristallrichtungen auf die gleiche Weise wie bei dem Trägersubstrat 1, das im Zusammenhang mit der ersten bevorzugten Ausführungsform erläutert wurde, parallel zueinander sein können.
  • Als Trägersubstrat 100 kann ein Siliciumsubstrat verwendet werden. Geeignete Materialien für das Trägersubstrat 100 sind jedoch nicht auf einen Halbleiter beschränkt. Jedes Substrat, das eine Tragfunktion hat, wie beispielsweise ein Glassubstrat oder ein Kunststoffsubstrat, kann als das Trägersubstrat 100 verwendet werden.
  • Gemäß der zweiten bevorzugten Ausführungsform wird das Trägersubstrat 1 bei der Herstellung vorübergehend vorgesehen, um Elemente zu tragen, die gerade hergestellt werden. Das Trägersubstrat 1 wird durch Ätzen, CMP (chemisch-mechanisches Polieren) oder dergleichen entfernt, nachdem das Trägersubstrat 100 verbunden worden ist.
  • Da das Trägersubstrat 1 bei der Halbleiterbaugruppe als Endstruktur gemäß der zweiten bevorzugten Ausführungsform vollständig entfernt wird, kann Wärme, die in dem MOS-Transistor und in seiner Umgebung erzeugt wird, wirkungsvoll abgeleitet werden. Ferner ist es aufgrund der Einfügung des Trägersubstrats 100, das ausrei chende strukturelle Festigkeit gewährleistet, unwahrscheinlich, daß ein mit der Festigkeit der Struktur zusammenhängendes Problem auftritt.
  • Dritte bevorzugte Ausführungsform
  • Eine dritte bevorzugte Ausführungsform ist eine weitere Modifikation der ersten bevorzugten Ausführungsform. Eine Halbleiterbaugruppe gemäß der dritten bevorzugten Ausführungsform unterscheidet sich von der Halbleiterbaugruppe gemäß der ersten bevorzugten Ausführungsform darin, daß ferner eine Metallschicht vorgesehen ist, die die Oberfläche des Trägersubstrats 1 einschließlich dessen Endflächen, die in dem hohlen Bereich HL1 oder HL2 freiliegen, bedeckt.
  • 11 zeigt Merkmale der dritten bevorzugten Ausführungsform, wobei als ein Beispiel die in 4 gezeigte Struktur verwendet wird. Wie 11 zeigt, ist gemäß der dritten bevorzugten Ausführungsform eine Metallschicht MT1, die aus Au, Al, W, Cu oder dergleichen besteht, durch Vakuumaufdampfen oder dergleichen auf einer von gegenüberliegenden Oberflächen des Trägersubstrats 1, die von der Oxidschicht 2 weiter entfernt ist, sowie auf den Endflächen des Trägersubstrat 1 und einem Bereich der Oxidschicht 2 gebildet, die in dem hohlen Bereich HL2 freiliegen.
  • Aufgrund der Bildung der Metallschicht MT1 ist es möglich, eine Halbleiterbaugruppe zu erhalten, bei der Wärme, die in dem MOS-Transistor und in seiner Umgebung erzeugt wird, wirkungsvoll abgeleitet werden kann. Wenn ferner die Metallschicht MT1 bei einer hohen Temperatur von mehreren hundert Grad gebildet ist, führt dies zu einer größeren Schrumpfung der Metallschicht MT1 im Vergleich mit der Oxidschicht 2 und der SOI-Schicht 3, wenn die Temperatur der Metallschicht MT1 gleich der Raumtemperatur wird, da die Metallschicht MT1 einen höheren Wärmeausdehnungskoeffizienten als die Oxidschicht 2 oder die SOI-Schicht 3 hat.
  • Dies gewährleistet, daß eine Spannung in der SOI-Schicht 3 erzeugt wird, so daß dadurch die Trägerbeweglichkeit in einem Kanal erhöht wird. Obwohl die Metallschicht MT1 in 11 als eine relativ dünne Schicht gezeigt ist, soll die Erfindung nicht auf eine solche Darstellung beschränkt sein. Die Dicke der Metallschicht MT1 kann größer als diejenige der Oxidschicht 2 sein. Dies gilt auch für die 12, 13 und 14.
  • Vierte bevorzugte Ausführungsform
  • Die vierte bevorzugte Ausführungsform ist eine Modifikation der dritten bevorzugten Ausführungsform. Eine Halbleiterbaugruppe gemäß der vierten bevorzugten Ausführungsform ist mit der Halbleiterbaugruppe gemäß der dritten Ausführungsform im wesentlichen identisch, mit Ausnahme, daß die Metallschicht MT1 auf einer von gegenüberliegenden Oberflächen des Trägersubstrats 1, die von der Oxidschicht 2 weiter entfernt ist, mit einem Teil der aktiven Source-/Drain-Schicht 5 der SOI-Schicht 3 elektrisch verbunden ist.
  • 12 zeigt die Halbleiterbaugruppe gemäß der vierten bevorzugten Ausführungsform. Dabei zeigt 12 zwei MOS-Transistoren, die jeweils einen Kontaktstift PG3 aufweisen, der sich durch die Oxidschicht 2 erstreckt und dessen eines Ende beispielsweise mit einer Source der aktiven Source-/Drain-Schicht 5 verbunden ist. Der Kontaktstift PG3 wird in der Oxidschicht 2 wie folgt gebildet.
  • Eine Öffnung wird in einem Bereich der Oxidschicht 2 gebildet durch Anwendung bekannter Techniken der Fotolithographie oder des Ätzens an der Oxidschicht 2 von einer ihrer gegenüberliegenden Oberflächen, die dem Trägersubstrat 1 näher ist, und eine Metallschicht wird in der Öffnung vergraben. Dann wird das andere Ende des Kontaktstifts PG3 mit der Metallschicht MT1 verbunden.
  • Bei der vorstehenden Struktur gemäß der vierten bevorzugten Ausführungsform ist es möglich, ein Potential der aktiven Source-/Drain-Schicht 5 des MOS-Transistors konstant zu halten, indem beispielsweise ein Energiequellenpotential Vdd an die Metallschicht MT1 angelegt wird. Ferner ist es durch Bilden der Metallschicht MT1 auf eine solche Weise, daß sie die Oberfläche des Trägersubstrats 1 vollständig bedeckt, möglich, einen Widerstandswert der Metallschicht MT1 zu senken, so daß dadurch ein Potential der aktiven Source-/Drain-Schicht 5 konstant gehalten wird, während gleichzeitig der Energieverbrauch gesenkt wird.
  • Es ist außerdem zu beachten, daß die vorstehenden Merkmale der vierten bevorzugten Ausführungsform selbstverständlich auch bei der Halbleiterbaugruppe gemäß der zweiten bevorzugten Ausführungsform anwendbar sind. 13 zeigt eine Struktur einer Halbleiterbaugruppe, die aus der Anwendung der Merkmale der vierten bevorzugten Ausführungsform bei der Halbleiterbaugruppe gemäß der zweiten bevorzugten Ausführungsform resultiert.
  • Da das Trägersubstrat 1 vollständig entfernt ist und die Oxidschicht 2 als Unterseite der Gesamtstruktur dient, ist bei dieser Struktur die Metallschicht MT1 auf einer der gegenüberliegenden Oberflächen der Oxidschicht 2 gebildet, die von der SOI-Schicht 3 weiter entfernt ist. Die in 13 gezeigte Struktur unterscheidet sich von der in 12 gezeigten Struktur nur in der oben genannten Hinsicht und ist in anderer Hinsicht einschließlich der Bildung des Kontaktstifts PG3 mit der in 12 gezeigten Struktur identisch.
  • Als Alternative zu dem Kontaktstift PG3, der mit der aktiven Source-/Drain-Schicht 5 direkt verbunden ist, kann ein Kontaktstift verwendet werden, der mit der aktiven Source-/Drain-Schicht 5 nicht direkt verbunden ist, sondern mit der aktiven Source-/ Drain-Schicht 5 durch eine Zwischenverbindung oder dergleichen verbunden ist, um eine elektrische Verbindung zwischen der aktiven Source-/Drain-Schicht 5 und der Metallschicht MT1 herzustellen.
  • Ein Kontaktstift PG4, der in 14 gezeigt ist, ist ein Beispiel eines solchen alternativen Kontaktstifts, der sich durch die Oxidschicht 2, den Trennbereich 4a und die erste Isolierzwischenschicht IL1 erstreckt, um mit der Zwischenschicht LN1 der zweiten Ebene verbunden zu werden. Es ist zu beachten, daß bei der Struktur, die von dem Kontaktstift PG4 Gebrauch macht, der Trennbereich 4a die Funktion hat, eine vollständige und nicht eine teilweise Trennung zu ermöglichen.

Claims (9)

  1. Halbleiterbaugruppe, gekennzeichnet durch: – ein SOI-Substrat, das folgendes aufweist: ein Trägersubstrat (1), eine Oxidschicht (2) und eine SOI-Schicht (3), die sequentiell aufgebracht sind; und – einen MIS-Transistor, der folgendes aufweist: eine Gate-Isolierschicht (11), die auf der SOI-Schicht gebildet ist, eine Gate-Elektrode (12), die auf der Gate-Isolierschicht gebildet ist, und eine aktive Source-/Drain-Schicht (5), die so in der SOI-Schicht gebildet ist, daß sie einem Bereich unter der Gate-Elektrode benachbart ist, – wobei mindestens ein Bereich des Trägersubstrats, der unter dem MIS-Transistor liegt, entfernt ist, um einen hohlen Bereich (HL1) zu bilden.
  2. Halbleiterbaugruppe nach Anspruch 1, dadurch gekennzeichnet, daß der hohle Bereich von vier Endflächen des Trägersubstrats umgeben ist, wobei jede der vier Endflächen in dem hohlen Bereich freiliegt und eine (111)-Ebene ist.
  3. Halbleiterbaugruppe, gekennzeichnet durch: – ein SOI-Substrat, das folgendes aufweist: eine als Unterseite der Halbleiterbaugruppe dienende Oxidschicht (2) und eine SOI-Schicht (3), die sequentiell aufgebracht sind; – einen MIS-Transistor, der folgendes aufweist: eine Gate-Isolierschicht (11), die auf der SOI-Schicht gebildet ist, eine Gate-Elektrode (12), die auf der Gate-Isolierschicht gebildet ist, und eine aktive Source-/Drain-Schicht (5), die so in der SOI-Schicht gebildet ist, daß sie einem Bereich unter der Gate-Elektrode benachbart ist; – eine Isolierzwischenschicht (IL1, IL2, IL3), die den MIS-Transistor bedeckt; und – ein Trägersubstrat (100), das mit der Isolierzwischenschicht verbunden ist.
  4. Halbleiterbaugruppe nach Anspruch 1, ferner gekennzeichnet durch eine Metallschicht (MT1), die eine Oberfläche des Trägersubstrats einschließlich einer Endfläche, die in dem hohlen Bereich freiliegt, und einen Bereich der Oxidschicht bedeckt, der in dem hohlen Bereich freiliegt.
  5. Halbleiterbaugruppe nach Anspruch 4, ferner gekennzeichnet durch einen Kontaktstift (PG3, PG4), der sich durch die Oxidschicht erstreckt und die aktive Source-/Drain-Schicht des MIS-Transistors und die Metallschicht elektrisch miteinander verbindet.
  6. Halbleiterbaugruppe nach Anspruch 1, dadurch gekennzeichnet, daß das Trägersubstrat und die SOI-Schicht Kristallrichtungen haben, die voneinander verschieden sind.
  7. Halbleiterbaugruppe nach Anspruch 3, ferner gekennzeichnet durch eine Metallschicht (MT1), die eine Oberfläche der Oxidschicht bedeckt.
  8. Halbleiterbaugruppe nach Anspruch 7, ferner gekennzeichnet durch einen Kontaktstift (PG3, PG4), der sich durch die Oxidschicht erstreckt und die aktive Source-/Drain-Schicht des MIS-Transistors und die Metallschicht elektrisch miteinander verbindet.
  9. Halbleiterbaugruppe nach Anspruch 3, dadurch gekennzeichnet, daß das Trägersubstrat und die SOI-Schicht Kristallrichtungen haben, die voneinander verschieden sind.
DE10349185A 2003-01-22 2003-10-22 Halbleiterbaugruppe Withdrawn DE10349185A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003013062A JP2004228273A (ja) 2003-01-22 2003-01-22 半導体装置
JP2003-013062 2003-01-22

Publications (1)

Publication Number Publication Date
DE10349185A1 true DE10349185A1 (de) 2004-08-05

Family

ID=32677535

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10349185A Withdrawn DE10349185A1 (de) 2003-01-22 2003-10-22 Halbleiterbaugruppe

Country Status (6)

Country Link
US (1) US20040150013A1 (de)
JP (1) JP2004228273A (de)
KR (1) KR20040067786A (de)
CN (1) CN1518115A (de)
DE (1) DE10349185A1 (de)
TW (1) TW200414542A (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100543005C (zh) * 2003-10-29 2009-09-23 巴斯福股份公司 将丙烯醛多相催化气相部分氧化为丙烯酸的长期运行方法
DE10350812A1 (de) * 2003-10-29 2005-06-02 Basf Ag Verfahren zum Langzeitbetrieb einer heterogen katalysierten Gasphasenpartialoxidation von Propen zu Acrolein
DE10351269A1 (de) * 2003-10-31 2005-06-02 Basf Ag Verfahren zum Langzeitbetrieb einer heterogen katalysierten Gasphasenpartialoxidation von Propen zu Acrylsäure
US7144818B2 (en) * 2003-12-05 2006-12-05 Advanced Micro Devices, Inc. Semiconductor substrate and processes therefor
US7080755B2 (en) * 2004-09-13 2006-07-25 Michael Handfield Smart tray for dispensing medicaments
US7160769B2 (en) * 2004-10-20 2007-01-09 Freescale Semiconductor, Inc. Channel orientation to enhance transistor performance
JP2006165335A (ja) * 2004-12-08 2006-06-22 Toshiba Corp 半導体装置
US7326601B2 (en) * 2005-09-26 2008-02-05 Advanced Micro Devices, Inc. Methods for fabrication of a stressed MOS device
US7285477B1 (en) * 2006-05-16 2007-10-23 International Business Machines Corporation Dual wired integrated circuit chips
JP2008004577A (ja) * 2006-06-20 2008-01-10 Sony Corp 半導体装置
CN101499480B (zh) * 2008-01-30 2013-03-20 松下电器产业株式会社 半导体芯片及半导体装置
EP2937898A1 (de) * 2009-07-15 2015-10-28 Silanna Semiconductor U.S.A., Inc. Halbleiter-auf-isolator mit rückseitiger wärmeableitung
KR101818556B1 (ko) 2009-07-15 2018-01-15 퀄컴 인코포레이티드 이면측 바디 연결을 가진 반도체-온-절연체
TWI509780B (zh) * 2009-07-15 2015-11-21 Silanna Semiconductor Usa Inc 積體電路及其製造方法
US9496227B2 (en) 2009-07-15 2016-11-15 Qualcomm Incorporated Semiconductor-on-insulator with back side support layer
US8921168B2 (en) 2009-07-15 2014-12-30 Silanna Semiconductor U.S.A., Inc. Thin integrated circuit chip-on-board assembly and method of making
US9466719B2 (en) 2009-07-15 2016-10-11 Qualcomm Incorporated Semiconductor-on-insulator with back side strain topology
US9390974B2 (en) 2012-12-21 2016-07-12 Qualcomm Incorporated Back-to-back stacked integrated circuit assembly and method of making
JP5561311B2 (ja) * 2012-05-14 2014-07-30 ソニー株式会社 半導体装置
JP5424436B1 (ja) 2012-05-31 2014-02-26 独立行政法人科学技術振興機構 熱電材料及びその製造方法並びにそれを用いた熱電変換モジュール
US9515181B2 (en) 2014-08-06 2016-12-06 Qualcomm Incorporated Semiconductor device with self-aligned back side features
WO2016077637A1 (en) * 2014-11-13 2016-05-19 Qualcomm Switch Corp. Semiconductor-on-insulator with back side strain topology
US10468489B2 (en) 2015-09-25 2019-11-05 Intel Corporation Isolation structures for an integrated circuit element and method of making same
EP3929971A1 (de) 2020-06-24 2021-12-29 Imec VZW Verfahren zur induzierung von spannungen in halbleiterbauelementen

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4784721A (en) * 1988-02-22 1988-11-15 Honeywell Inc. Integrated thin-film diaphragm; backside etch
US6124179A (en) * 1996-09-05 2000-09-26 Adamic, Jr.; Fred W. Inverted dielectric isolation process
GB2321336B (en) * 1997-01-15 2001-07-25 Univ Warwick Gas-sensing semiconductor devices
US6229165B1 (en) * 1997-08-29 2001-05-08 Ntt Electronics Corporation Semiconductor device
FR2809534B1 (fr) * 2000-05-26 2005-01-14 Commissariat Energie Atomique Dispositif semiconducteur a injection electronique verticale et son procede de fabrication
US6601452B2 (en) * 2000-06-05 2003-08-05 Denso Corporation Semiconductor pressure sensor having rounded corner portion of diaphragm
DE10041748A1 (de) * 2000-08-27 2002-03-14 Infineon Technologies Ag SOI-Substrat sowie darin ausgebildete Halbleiterschaltung und dazugehörige Herstellungsverfahren
US6512292B1 (en) * 2000-09-12 2003-01-28 International Business Machines Corporation Semiconductor chip structures with embedded thermal conductors and a thermal sink disposed over opposing substrate surfaces
JP2002134374A (ja) * 2000-10-25 2002-05-10 Mitsubishi Electric Corp 半導体ウェハ、その製造方法およびその製造装置
JP4322453B2 (ja) * 2001-09-27 2009-09-02 株式会社東芝 半導体装置およびその製造方法
JP3813512B2 (ja) * 2002-01-07 2006-08-23 株式会社東芝 貼り合わせ基板の評価方法及び評価装置、半導体装置の製造方法

Also Published As

Publication number Publication date
KR20040067786A (ko) 2004-07-30
US20040150013A1 (en) 2004-08-05
JP2004228273A (ja) 2004-08-12
CN1518115A (zh) 2004-08-04
TW200414542A (en) 2004-08-01

Similar Documents

Publication Publication Date Title
DE10349185A1 (de) Halbleiterbaugruppe
DE10200399B4 (de) Verfahren zur Erzeugung einer dreidimensional integrierten Halbleitervorrichtung und dreidimensional integrierte Halbleitervorrichtung
DE112014003481B4 (de) GaN-TRANSISTOREN MIT POLYSILIZIUMSCHICHTEN ZUR BILDUNG VON ZUSÄTZLICHEN KOMPONENTEN UND VERFAHREN ZU DEREN HERSTELLUNG
DE60132994T2 (de) Verfahren zur herstellung eines leistungs-mosfets
DE2700873C2 (de) Verfahren zur Herstellung von komplementären Isolierschicht-Feldeffekttransistoren
DE3437512C2 (de) Integrierte Halbleiterschaltung mit Isolationsbereichen und Verfahren zu ihrer Herstellung
WO2005104238A1 (de) Fin-feldeffekttransistor-anordnung und verfahren zum herstellen einer fin-feldeffekttransistor-anordnung
DE10327929A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE3327301A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE10141916A1 (de) MOS-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102008006524A1 (de) Finnenverbindung für Multi-Gate-Feldeffekt-Transistoren
DE19757269B4 (de) Verfahren zur Herstellung eines Silicium-Auf-Isolator-Halbleitersubstrats
EP1138085B1 (de) Feldeffektgesteuerter transistor und verfahren zu dessen herstellung
DE102006015076A1 (de) Halbleiterbauelement mit SOI-Transistoren und Vollsubstrattransistoren und ein Verfahren zur Herstellung
DE4221039C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einem vertikalen Halbleiterelement und einem weiteren Halbleiterbauelement
DE102015218015A1 (de) Verfahren zur Herstellung von Halbleiterstrukturen umfassend Transistorkanäle mit unterschiedlichen Spannungszuständen und verwandte Halbleiterstrukturen
DE10019705A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen desselben
DE2432544A1 (de) Halbleiterbauelement mit einem dielektrischen traeger sowie verfahren zu seiner herstellung
DE10229003A1 (de) SOI-Feldeffekttransistorelement mit einem Rekombinationsgebiet und ein Verfahren zur Herstellung desselben
DE69738058T2 (de) Halbleiteranordnung mit einem Leistungstransistor-Bauelement
WO2001006542A2 (de) Verfahren zur herstellung eines vertikal-halbleitertransistorbauelements und vertikal-halbleitertransistorbauelement
DE10124038A1 (de) Verfahren zur Herstellung vergrabener Bereiche
DE2703618C2 (de) Verfahren zur Herstellung eines integrierten Halbleiterschaltkreises
DE10111722A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal