DE3437512C2 - Integrierte Halbleiterschaltung mit Isolationsbereichen und Verfahren zu ihrer Herstellung - Google Patents

Description

Die Erfindung betrifft eine integrierte Halbleiterschaltung mit Isolationsbereichen und ein Verfahren zu ihrer Herstel­ lung.

Eine integrierte Halbleiterschaltung mit den im Oberbegriff des Anspruchs 1 angegebenen Merkmalen und ein Verfahren mit den im Oberbegriff des Anspruchs 11 angegebenen Merkmalen sind aus JP 57-204 144 (A) zu entnehmen.

Die Isolation von Bauelementen in einer integrierten Halb­ leiterschaltung erfolgt herkömmlich durch ein Isolations­ verfahren mit einem pn-Übergang unter Verwendung von Diffu­ sionsschichten oder durch ein Isolationsverfahren mit einem Oxidationsfilm unter Ausnutzung eines über der Substratober­ fläche gebildeten lokalen Oxidationsfilms. Mit diesen Iso­ lationsverfahren wird die Breite der Isolationsbereiche re­ lativ groß, so daß bei kleiner werdenden Bauelementen die Isolationsbereiche eine relativ große Fläche einnehmen. Da­ durch wird eine Steigerung der Integrationsdichte einer LSI- Schaltung erschwert. Aus diesem Grund sind bei der Technik gemäß der obigen Druckschrift Bereiche, die als Isolationsbe­ reiche zwischen den aktiven Bereichen der Bauelemente wirken, als U-förmige Rinnen (ähnlich einer Nut oder einem Graben, im folgenden als U-Rinnen bezeichnet) ausgebildet. Ein Siliziumdioxid-Film wird in diesen U-Rinnen gebildet, und diese werden anschließend mit polykristallinem Silizium ge­ füllt. Dadurch entstehen Bauelement-isolierende Bereiche.

Nach diesem Isolationsverfahren müssen die Oberflächen des die U-Rinnen füllenden polykristallinen Siliziums thermisch oxidiert werden, um einen Siliziumdioxid-Film zu bilden. Da­ durch wird ein Kurzschluß zwischen dem polykristallinen Si­ lizium in den U-Rinnen und den auf der Oberfläche des Sub­ strats gebildeten Leiterbahnen oder den in unmittelbarer Nähe der Leiterbahnen ausgebildeten Elektroden verhindert.

Die Oxidation der Oberfläche des polykristallinen Siliziums in den U-förmigen Rinnen schlägt sich jedoch in einer Er­ höhung des Volumens und in einer Erzeugung von Spannungen nieder, die die Öffnungen der U-Rinnen ausdehnen. Diese Spannungen verkrümmen die Grenzen zwischen jedem U-förmigen Isolationsbereich und dem Halbleiterbereich. In dem einkri­ stallinen Silizium entwickeln sich daher Versetzungen, die sich durch den Kristall ausbreiten und die pn-Übergänge der Bauelemente beeinträchtigen oder zerstören.

Aus diesem Grund wird bei dem erwähnten Stand der Technik so vorgegangen wie im folgenden erläutert. Wie in Fig. 1 gezeigt, wird über der inneren Oberfläche eines Siliziumdioxid-Films 3, der in einer in der Oberfläche eines Halbleitersubstrats 1 vorgesehenen, U-förmigen Isolationsrinne 2 gebildet ist, ein Siliziumni­ trid-Film (Si₃ N₄-Film) 4 mit einer großen Härte abgeschie­ den. Wenn über der Oberfläche des die U-Rinne 2 füllenden polykristallinen Siliziums 5 ein Siliziumdioxid-Film 6 ge­ bildet wird, absorbiert der Siliziumnitrid-Film 4 die durch die Ausdehnung des Siliziumdioxid-Films 6 erzeugten Span­ nungen. Dadurch wird die Übertragung von Spannungen auf den äußeren Siliziumkristall unterbunden, und die Entwicklung von Versetzungen verhindert.

Bei der Herstellung einer integrierten Halbleiterschaltung unter Verwendung dieser Technologie stellten die Erfinder fest, daß folgendes Problem auftritt:

Mit dem über dem Siliziumdioxid-Film 3 in der U-Rinne 2 ge­ bildeten Siliziumnitrid-Film 4 ist beim Oxidieren der Ober­ fläche des polykristallinen Siliziums 5 die Wachstumsrate der Teile des Siliziumdioxid-Films, die in Kontakt mit dem Siliziumnitrid-Film 4 stehen, kleiner als die des Mittenbe­ reiches des Siliziumdioxid-Films. Wird ein Siliziumnitrid-Film 4a auf der Oberfläche des Substrats 1 in einem nachfol­ genden Schritt einem Ätzvorgang ausgesetzt wird daher die Dicke des Siliziumdioxid-Films 6 auf den Rändern der U-Rinne 2 extrem klein, wie es in Fig. 1 gezeigt ist. Folglich kann zwischen dem polykristallinen Silizium 5 in der U-förmigen Rinne und einer auf der Oberfläche des Substrats in der Nähe der U-Rinne gebildeten Elektrode leicht ein Kurzschluß auf­ treten. Eine Maske zur Bildung einer Elektrode, wie z. B. einer Emitter-Elektrode, muß so ausgebildet werden, daß um die U-Rinne herum ein Spielraum für die Maskenjustierung verbleibt. Dies verringert jedoch die Integrationsdichte der Schaltung.

Andererseits ist es schwierig, eine hinreichende Ätzung des Siliziumnitrid-Films 4 oder des Siliziumdioxid-Films 6 vor­ zunehmen, wenn ein Kurzschluß auf diese Weise unterbunden werden soll.

Aus diesen Gründen erschwert das Vorsehen des Siliziumni­ trid-Films 4 die Aufrechterhaltung der elektrischen Isola­ tion zwischen Elektrode oder Leiterbahnen und dem polykri­ stallinen Silizium in der U-Rinne, d. h. es erschwert die Steigerung des Integrationsgrades oder die Glättung der Substratoberfläche.

Aus IBM Technical Disclosure Bulletin, Band 20, Nr. 1, Juni 1977, Seiten 144 bis 145 ist es bekannt, in einem Halbleiter­ körper Rinnen vorzusehen und diese mit einem Siliciumdioxid- und einem Siliciumnitrid-Film zu versehen und mit polykri­ stallinem Silicium aufzufüllen.

EP 0 084 465 A2 zeigt ferner eine integrierte Halbleiter­ schaltung, bei der im Halbleiterkörper gebildete Bauelemente durch tiefe Isolationsbereiche voneinander getrennt sind, die mit einem sogenannten "Feldoxid" bedeckt sind.

Der Erfindung liegt die Aufgabe zugrunde, eine integrierte Halbleiterschaltung mit Isolationsbereichen sowie ein Verfah­ ren zur Herstellung einer derartigen Halbleiterschaltung an­ zugeben, bei der Kurzschluß zwischen auf der Substratoberflä­ che gebildeten Elektroden oder Leiterbahnen und dem Halblei­ ter in den Substratrinnen verhindert wird und die Entwicklung von Kristalldefekten durch die Ausbildung der rinnenförmigen Isolationsbereiche steuerbar ist.

Diese Aufgabe wird durch die in Anspruch 1 gekennzeichnete integrierte Halbleiterschaltung bzw. das in Fig. 11 gekenn­ zeichnete Verfahren gelöst.

Gemäß der Erfindung wird in einer Rinne zwischen Bereichen, in denen Bauelemente gebildet werden, ein Siliciumdioxid-Film abgeschieden, der in der nachstehenden detaillierten Be­ schreibung als "erster", in den Patentansprüchen dagegen als Zweiter" Siliciumdioxid-Film bezeichnet ist. Auf diesem wird ein Siliciumnitrid-Film und darauf ein weiterer Siliciumdi­ oxid-Film ausgebildet. Dieser weitere Siliciumdioxid-Film ist in der nachstehenden Beschreibung als "zweiter", in den An­ sprüchen dagegen als "erster" Siliciumdioxid-Film bezeichnet. Der Siliciumnitrid-Film unterdrückt das Auftreten von Kri­ stalldefekten in dem umgebenden Halbleiterbereich, die aus der Ausdehnung der Oberfläche des polykristallinen Siliciums resultieren, wenn dieses in den Rinnen oxidiert wird. Bei der Oxidation der Oberfläche des polykristallinen Siliciums schreitet der Oxidationsprozeß längs des als zweitem gebilde­ ten Siliciumdioxid-Films fort, so daß der gesamte Siliziumdioxid-Film dick ausgebildet wird. Damit wird der Toleranzbereich des Siliziumnitrid-Films oder des Siliziumdioxid-Films für das Ätzen vergrößert.

Die Beschreibung bevorzugter Ausführungsbeispiele der Erfin­ dung erfolgt unter Bezugnahme auf die anliegenden Zeichnun­ gen. In den Zeichnungen zeigen:

Fig. 1 eine Schnittansicht einer U-förmigen Rinne;

Fig. 2 eine Draufsicht auf in einem Halbleitersubstrat ge­ bildete U-Rinnen;

Fig. 3 eine Schnittansicht der in Fig. 2 gezeigten Vorrich­ tung;

Fig. 4 bis 8 Teil-Schnittansichten in vergrößertem Maßstab zur Darstellung der Verfahrensschritte beim Auffüllen der in Fig. 3 gezeigten U-Rinne;

Fig. 9 eine Draufsicht zur Verdeutlichung der Ausbildung von Emitter-Elektroden;

Fig. 10 und 11 Schnittansichten der Vorrichtung nach Fig. 9;

Fig. 12 eine Draufsicht zur Verdeutlichung der Ausbildung von Kontaktöffnungen zur Verbindung von Aluminium-Leiter­ bahnen;

Fig. 13 und 14 Schnittansichten der in Fig. 12 gezeigten Vorrichtung; und

Fig. 15 eine Schnittansicht einer integrierten Halbleiterschal­ tung nach der vorliegenden Erfindung.

Die Fig. 2 bis 15 verdeutlichen den Herstellungsablauf einer Ausführungsform, in der die vorliegende Erfindung auf eine bi­ polare integrierte Halbleiterschaltung Anwendung findet, in der die Bauelemente nach dem U-Rinnen-Isolationsverfahren iso­ liert sind.

In dieser Ausführungsform wird zuerst ein Halbleiterkörper 10 nach demselben Prozeß vorbereitet, wie er für die Herstel­ lung einer gewöhnlichen bipolaren integrierten Halbleiter­ schaltung Verwendung findet. An geeigneten Positionen in einem Siliziumdioxid-Film, der auf der Hauptoberfläche eines Halbleitersubstrats 1 aus p-dotiertem einkristallinen Sili­ zium abgeschieden ist, werden Öffnungen für den Aufbau von sogenannten "vergrabenen Schichten" (buried layers) ausge­ bildet. Unter Verwendung des Siliziumdioxid-Films als einer Maske wird das Substrat 1 stark n-dotiert, um eine lokale n⁺-dotierte vergrabene Schicht 11 zu bilden. Nach dem Ab­ nehmen des Siliziumdioxid-Films läßt man mittels eines Dampf-Wachstumsverfahrens eine n^--dotierte epitaxiale Schicht 12 auf dem Substrat 1 aufwachsen. Diese Schichten­ folge bildet den Halbleiterkörper 10.

Ein Siliziumdioxid-Film (SiO₂) 14 und ein Siliziumnitrid- Film (Si₃N₄) 15 werden auf der Hauptoberfläche des Halblei­ terkörpers 10 mittels eines thermischen Oxidationsprozesses bzw. eines CVD-Prozesses gebildet. Der Siliziumnitrid-Film 15 und der Siliziumdioxid-Film 14 werden durch selektives Ätzen von Bereichen abgenommen, in denen Isolationsbereiche gebildet werden sollen, d. h. sie werden vom Umfang von Bi­ polar-Transistoren und von den Grenzen zwischen den Basis­ bereichen und Kollektor-Kontaktbereichen abgenommen.

Unter Verwendung des Siliziumnitrid-Films 15 als einer Hauptmaske, wird der Halbleiterkörper 10 geätzt, um U-för­ mige Rinnen 2a, 2b auszubilden. Das ist in den Fig. 2 und 3 gezeigt. Fig. 3 ist eine Schnittansicht entlang der Linie A-A in Fig. 2. Der Siliziumdioxid-Film 14 ist in Fig. 2 nicht dargestellt.

Zuerst wird die Oberfläche des Halbleiterkörpers 10 unter Verwendung des Siliziumnitrid-Films 15 als einer Maske durch eine anisotrope Hydrazin-Ätze selektiv und flach geätzt. Daraufhin wird ein Fotoresistfilm 13 so ausgebildet, daß er zumindest die Grenzbereiche zwischen den Basisbereichen und den Kollektor-Kontaktbereichen bedeckt. Unter Verwendung des Siliziumnitrid-Films 15 und des Fotoresistfilms 13 als Mas­ ken wird ein anfängliches Trockenätzen durchgeführt. Das er­ möglicht es, eine relativ flache U-Rinne 2a um den Umfang eines jeden Bipolar-Transistors herum auszubilden. Der Foto­ resistfilm 13 wird abgenommen, und ein zweiter Trockenätz­ schritt durchgeführt. Dadurch ist sichergestellt, daß eine relativ flache U-Rinne 2b in jedem Grenzbereich zwischen den Basisbereichen und den Kollektor-Kontaktbereichen gebildet wird, und daß die U-Rinne 2a um deren Umfangsbereich ver­ tieft wird. Die U-Rinnen 2a werden so ausgebildet, daß sie sich durch die n⁺-dotierte vergrabene Schicht 11 bis zum p-dotierten Substrat 1 erstrecken, und die U-Rinnen 2b werden so ausgebildet, daß sie bis zu einem Punkt direkt vor der n⁺-dotierten vergrabenen Schicht 11 reichen.

Die Ausbildung der U-förmigen Isolationsbereiche erfolgt anschließend entsprechend den in den Fig. 4 bis 8 gezeig­ ten Schritten, wobei diese Abbildungen Schnittansichten entlang der Linie B-B in Fig. 2 sind. Obwohl die Fig. 4 bis 8 nur eine U-Rinne 2b zeigen, erfolgt die Ausbildung der U-Rinnen 2a durch genau dieselben Verfahrensschritte.

Unter Verwendung des Siliziumnitrid-Films 15 als einer Maske wird der freigelegte Halbleiterkörper thermisch oxidiert, so daß, wie in Fig. 4 gezeigt, in jeder U-Rinne 2b ein Si­ liziumdioxid-Film 3 gebildet wird.

Nach Abnehmen des Siliziumnitrid-Films 15 wird mittels eines CVD-Verfahrens über dem Siliziumdioxid-Film 3 ein Silizium­ nitrid-Film 4, und anschließend über diesem Siliziumnitrid- Film 4 mittels CVD eine dünne polykristalline Silizium­ schicht 7 gebildet.

Die polykristalline Siliziumschicht 7 wird thermisch oxi­ diert, um einen Siliziumdioxid-Film (SiO₂-Film) 7a zu er­ zeugen.

Nach diesem Verfahren kann der Siliziumdioxid-Film 7a dick ausgebildet werden, wobei sich die Filmdicke leicht steuern läßt.

Anstatt des über thermische Oxidation erzeugten kann auch ein über ein CVD-Verfahren erzeugter Siliziumdioxid-Film verwendet werden. Nach dem Ätzen von Kontaktöffnungen zur Verbindung der Emitter- und Basisbereiche mit ihren Elektro­ den sollte vorzugsweise ein thermisch oxidierter Film ge­ bildet werden, um eine gute elektrische Isolation zwischen jeder Elektrode und dem polykristallinen Silizium aufrecht­ zuerhalten.

Wie in Fig. 6 gezeigt, wird das polykristalline Silizium 5 dick über der gesamten Oberfläche des Halbleiterkörpers 10 abgeschieden, um die mit dem Siliziumdioxid-Film 7a bedeck­ ten Rinnen zu füllen.

Die Oberfläche des polykristallinen Siliziums 5 wird durch Trockenätzen abgenommen, wobei, wie in Fig. 7 gezeigt, poly­ kristallines Silizium 5a in den U-Rinnen 2a und 2b verbleibt.

Der auf den Flächen außerhalb der U-Rinnen 2a und 2b frei­ liegende Siliziumdioxid-Film 7a wird durch Naßätzen abge­ nommen, und die Oberflächen des polykristallinen Siliziums 5a in den U-Rinnen 2a, 2b werden thermisch oxidiert, um Silizium­ dioxid-Filme 6a zu bilden. Da in den U-Rinnen der Silizium­ dioxid-Film 7a gebildet ist, schreitet die Oxidation nach demselben Mechanismus wie bei der Entwicklung von "bird′s beaks" entlang dem Siliziumdioxid-Film 7a fort. Wie in Fig. 8 gezeigt, haben daher beide Kanten des Siliziumdioxid-Films 6a in der Nähe der Oberfläche eine größere Dicke als die in Fig. 1 gezeigten. Der Siliziumdioxid-Film 7a über den Bereichen außerhalb der U-Rinnen 2a, 2b kann nach Ausbil­ dung des Siliziumdioxid-Films 6a abgenommen werden.

Der auf den Oberflächen außerhalb der U-Rinnen freigelegte Siliziumnitrid-Film 4 wird durch Atzen entfernt. Anschließend werden n-Dotierstoffe, wie z. B. Phosphorionen, in großer Menge in die Oberfläche der Bereiche diffundiert oder implantiert, in denen Kollektor-Kontaktbereiche gebildet werden sollen, und p-Dotierstoffe, wie z. B. Borionen, wer­ den in die Oberfläche der Bereiche implantiert, in denen Basisbereiche gebildet werden sollen.

Anschließend werden Emitterbereiche und Emitterelektroden aus polykristallinem Silizium hergestellt, wie in den Fig. 9, 10 und 11 gezeigt. Die Fig. 10 und 11 zeigen Schnittan­ sichten entlang der Linie C-C bzw. der Linie D-D in Fig. 9. In Fig. 9 ist keiner der Isolierfilme 24 und 8 gezeigt. Fig. 10 zeigt den Querschnitt von nur einem Bipolar-Tran­ sistor. Das gilt ebenso für die Fig. 11, 13, 14 und 15.

Über der gesamten Oberfläche des Halbleiterkörpers 10 wer­ den mittels eines CVD-Verfahrens erneut ein Siliziumdioxid-Film 24 und ein Siliziumnitrid-Film 8 gebildet. Anstatt des Siliziumnitrid-Films 8 kann auch ein PSG (Phosphorsilikat­ glas)-Film Verwendung finden. Der Siliziumdioxid-Film 24 und der Siliziumnitrid-Film 8 werden von dem Bereich, in dem der Emitterbereich gebildet werden soll, selektiv ent­ fernt, so daß für den Emitterbereich eine Öffnung 16 gebil­ det wird. Eine Elektrode 9 aus polykristallinem Silizium wird auf der Oberfläche des Bereiches ausgebildet, in dem der Emitterbereich ausgebildet werden soll, so daß dieser flach wird. In die Elektrode 9 aus polykristallinem Silizium werden n-Dotierstoffe, wie z. B. Arsenionen, implantiert. An­ schließend erfolgt eine thermische Diffusion der Dotier­ stoffe gleichzeitig mit einer Wärmebehandlung zur Bildung eines p⁺-dotierten Halbleiterbereiches 21, der als der Ba­ sisbereich dient, eines n⁺-dotierten Halbleiterbereiches 22, der als der Emitterbereich dient, und eines n⁺-dotierten Halbleiterbereiches 23, der als der Kollektor-Kontaktbereich dient.

Nach dem in Fig. 11 gezeigten Ausführungsbeispiel werden zwei Ränder des n⁺-dotierten Emitterbereiches 22 in Kontakt mit U-Rinnen-Isolationsbereichen gebracht, so daß ein von Wänden oder Wällen begrenzter Emitter entsteht (im folgen­ den als "Wand-Emitter" bezeichnet). Der Wand-Emitter ist zur Erhöhung des Integrationsgrades geeignet, da damit kein Spielraum für die Maskenjustierung zwischen dem Isolations­ bereich und der Öffnung 16 für den Emitterbereich erforder­ lich ist. Nach dieser Ausführungsform kann ein Kurzschluß zwischen der Elektrode 9 aus polykristallinem Silizium und dem polykristallinem Silizium 5a in den U-förmigen Rinnen vermieden werden, selbst wenn ein Wand-Emitter Anwendung findet.

Bei Anwendung eines Wand-Emitters muß die Öffnung 16 so aus­ gebildet werden, daß sie die Isolationsbereiche überlappt, wie es in den Fig. 9 und 11 dargestellt ist. Deshalb werden der Siliziumnitrid-Film 4, der Siliziumdioxid-Film 6 und der Siliziumnitrid-Film 8 über den Isolationsbereichen ge­ ätzt. Demgemäß wird die Emitter-Elektrode 9 auch über dem Siliziumdioxid-Film 6 ausgebildet, dessen Dicke durch Ätzen verringert wird. Um den Siliziumnitrid-Film 8 vollständig von dem Bereich zu entfernen, in dem der Emitterbereich ausgebildet werden soll, ist ein Überätzen erforderlich, so daß auch der Siliziumdioxid-Film 6 unvermeidlich der Ätzung ausgesetzt wird.

Wenn der Randbereich des Siliziumdioxid-Films 6 dünn ist, wie in Fig. 1 gezeigt, können bei dem Schritt, bei dem der Siliziumdioxid-Film 6 geätzt wird, das polykristalline Si­ lizium 5a und die polykristalline Silizium-Elektrode 9 im Randbereich des Siliziumdioxid-Films 6 kurzgeschlossen wer­ den. Nach dieser Ausführungsform ist jedoch der Oxidfilm 7a in der U-Rinne gebildet, so daß die Umfangsbereiche des Si­ liziumdioxid-Films 6 eine hinreichend große Dicke aufweisen. Dadurch wird ein Kurzschluß zwischen der Elektrode 9 aus polykristallinem Silizium und dem polykristallinem Silizium 5a vermieden. Unter Anwendung dieser Wand-Emitter-Struktur können deshalb die Abmessungen von Transistoren verringert, der Integrationsgrad von LSI-Bauelementen erhöht und die Transistoren mit erhöhter Geschwindigkeit betrieben werden.

Wie in den Fig. 12, 13 und 14 gezeigt, werden anschließend ein Zwischen-Isolationsfilm 17 und Kontaktöffnungen 18, 19 und 20 gebildet. Die Fig. 13 und 14 zeigen Schnittansichten entlang der Linie E-E bzw. der Linie F-F in Fig. 12.

Der Zwischen-Isolationsfilm 17, beispielsweise ein PSG-Film, wird zuerst mittels eines CVD-Verfahrens über der ge­ samten Oberfläche des Halbleiterkörpers 10 ausgebildet. An­ schließend werden die Kontaktöffnungen 18, 19 und 20 für die Basis, den Emitter und den Kollektor unter Verwendung einer Fotoresistmaske gebildet.

Die Kontaktöffnung 19 für die Verbindung einer Aluminium-Leiterbahn mit dem Basisbereich wird so ausgelegt, daß sie die Isolationsbereiche überlappt. Zwischen der Kontaktöffnung 19 und den Isolationsbereichen ist kein Spielraum für die Masken­ justierung erforderlich. Selbst wenn dieser Rand-Spielraum zur Maskenjustierung eliminiert wird, um den Integrations­ grad zu steigern, wird ein Kurzschluß zwischen dem poly­ kristallinem Silizium 5a in den U-Rinnen und der Basis-Elektrode vermieden.

Wie in Fig. 15 gezeigt, wird anschließend ein Leiterbahn-Material, wie z. B. Aluminium, durch Verdampfung auf der ge­ samten Oberfläche des Halbleiterkörpers 10 abgeschieden, Aluminium-Elektroden und eine Aluminium-Leiterbahn 25 durch Fotolithographie ausgebildet und darauf ein abschließender Passivierfilm 26 hergestellt.

Nach vorliegender Erfindung, in der der zusätzliche Platz­ bedarf für die Maskenjustierung eliminiert wird, um den In­ tegrationsgrad zu erhöhen, wird ein Kurzschluß zwischen den einzelnen Elektroden und dem polykristallinen Silizium in den U-Rinnen verhindert, und die Produktionsausbeute kann erhöht werden. Ebenso wird die Toleranzgrenze gegen Über­ ätzen aufgrund von Spülen und Ätzen des Siliziumdioxid-Films 6 erhöht. Nach vorliegender Ausführungsform wird der Sili­ ziumnitrid-Film 4 nur beim Entfernen des polykristallinen Siliziums 5 geätzt, da der Oxidfilm 7 auf der Oberfläche des Siliziumnitrid-Films 4 ausgebildet wurde. Dementspre­ chend kann die Dicke des Siliziumnitrid-Films 4 so weit ver­ ringert werden, daß keine Kristalldefekte (Versetzungen) auf­ treten. Das bedeutet, daß Überätzen reduziert werden kann, wenn der Siliziumnitrid-Film 4 geätzt wird, um die Oberfläche zu glätten. Damit ist eine gute Glättung der Oberfläche mög­ lich.

Wie oben beschrieben, werden die U-Rinnen in Bereichen aus­ gebildet, die zu Isolationszonen zwischen Bereichen zur Aus­ bildung von Bauelementen werden. In jeder U-Rinne wird ein thermisch oxidierter Film und darauf weiterhin ein Nitrid­ film und ein Oxidfilm gebildet.

Der Siliziumnitrid-Film mit einer hohen Härte unterdrückt die Entwicklung von Kristalldefekten in den Randbereichen aufgrund der Ausdehnung der Oberfläche des polykristallinen Siliziums, wenn dieses in den U-Rinnen oxidiert wird.

Weiterhin schreitet in diesem Aufbau die Oxidation entlang dem Siliziumdioxid-Film voran, der auf der inneren Oberflä­ che des Siliziumnitrid-Films gebildet ist, wenn die Oberflä­ che des polykristallinen Siliziums oxidiert wird. Damit kann über der gesamten Oberfläche des polykristallinen Siliziums in den U-Rinnen ein dicker Siliziumdioxid-Film formiert wer­ den. Diese Tatsache unterstützt die Erhöhung der Toleranz­ grenze des Siliziumnitrid-Films und des Siliziumdioxid-Films gegen Ätzen. Aufgrund der Wand-Emitter-Struktur wird demge­ mäß ein Kurzschluß zwischen dem polykristallinen Silizium in den U-Rinnen und der Elektrode aus polykristallinem Silizium vermieden, die zwischen dem Emitter und den Oberseiten der U-förmigen Isolationsbereiche ausgebildet ist.

Entsprechend diesem Aufbau weisen der Siliziumnitrid-Film und der Siliziumoxid-Film weiterhin eine erhöhte Ätztoleranz auf, und es ist möglich, für den Oxidfilm über den U-Rinnen- Isolationsbereichen ein Überätzen vorzusehen. Folglich kann die Oberfläche des Substrats auf einfache Weise geglättet werden.

Im vorhergehenden wurde ein spezielles Ausführungsbeispiel der vorliegenden Erfindung beschrieben. Diese ist jedoch in keiner Weise auf dieses Ausführungsbeispiel beschränkt, son­ dern kann, ohne von dem ihr zugrunde liegenden Erfindungsge­ danken abzuweichen, auf vielfältige Weise modifiziert wer­ den.

Das beschriebene Ausführungsbeispiel zeigte den Fall, in dem die vorliegende Erfindung auf eine integrierte Halblei­ terschaltung Anwendung findet, in der die Bauelemente nach dem U-Rinnen-Isolationsverfahren isoliert sind. Die vorlie­ gende Erfindung ist jedoch nicht auf die Isolation der Bau­ elemente durch U-förmige Rinnen beschränkt. Die Erfindung kann beispielsweise auf jede andere Isolationstechnik Anwen­ dung finden, nach der Rinnen gebildet werden und nach der darin ein Halbleitermaterial abgeschieden wird, um Isola­ tionsbereiche herzustellen, wie z. B. auf ein Isolationsver­ fahren mit V-Rinnen. Obwohl gewöhnlich polykristallines Si­ lizium als ein Halbleitermaterial verwendet wird, kann ein beliebiges Material unter der Voraussetzung Anwendung fin­ den, daß es eine derartige elektrische Leitfähigkeit auf­ weist, daß zwischen Bauelementen Leckströme in einem Maß fließen können, das nicht vernachlässigt werden kann.

Die Maske zum Ätzen der Rinnen kann ein Siliziumdioxid-Film oder Doppelschicht-Film sein, den man durch Ausbildung eines Siliziumdioxid-Films über dem Siliziumnitrid-Film 15 erhält.

Die Öffnung 16 für die Ausbildung des Emitters kann so aus­ geführt werden, daß drei ihrer Ränder Bauelement-Isolations­ bereiche überlappen. Nach Fig. 9 heißt das, daß ihr Rand ge­ genüber dem Kollektor-Kontaktbereich ebenso eine Wand-Emitter-Struktur bilden kann.

Die Kontaktöffnung 20 kann so ausgebildet werden, daß sie die Bauelement-Isolationsbereiche nicht überlappt. Das heißt, sie kann in einem Bereich gebildet werden, in dem ein Bau­ element hergestellt werden soll, wie die Kontaktöffnung 18 in Fig. 12. Umgekehrt kann die Kontaktöffnung 18 auf die­ selbe Weise wie die Kontaktöffnung 20 in Fig. 12 ausgebil­ det werden. Um den Integrationsgrad zu erhöhen, ist es we­ sentlich, diese Wand-Emitter-Struktur zu verwenden.

In der vorhergehenden Beschreibung wurde eine bipolare in­ tegrierte Schaltung dargestellt, die als Hintergrund für die Erfindung diente. Die vorliegende Erfindung ist jedoch nicht notwendigerweise darauf beschränkt, sondern kann bei­ spielsweise auch aufintegrierte MOS-Schaltungen Anwendung finden. Der Integrationsgrad kann dadurch erhöht werden, daß der Spielraum für die Maskenjustierung zwischen jeder Kon­ taktöffnung für die Verbindung einer Elektrode mit einem Source- oder Drain-Bereich und den mit Rinnen aufgebauten Bauelement-Isolationsbereichen eliminiert wird. Die vorlie­ gende Erfindung läßt sich weiterhin auf eine integrierte Halbleiterschaltung anwenden, in der sowohl Bipolar-Transi­ storen als auch MOSFETs verwendet werden. Die Erfindung kann weiterhin für eine integrierte Halbleiterschaltung ausgelegt werden, in der für einen Teil der Isolationsbereiche Rinnen ausgenutzt werden, während die anderen Isolationsbereiche eine andere Struktur aufweisen. Diese anderen Isolationsbe­ reiche können dicke Oxidfilme (Feldoxidfilme) sein, die man beispielsweise durch die lokale Oxidation der Hauptoberflä­ che des Halbleiterkörpers erhält. Wie oben beschrieben, läßt sich die vorliegende Erfindung damit wirkungsvoll an inte­ grierte Halbleiterschaltungen unterschiedlichen Typs anpas­ sen.

Claims (14)

1. Integrierte Halbleiterschaltung mit Isolationsbereichen zur gegenseitigen Isolierung von in einem Halbleiterkörper (10) gebildeten Bauelementen, unter Verwendung von durch Ät­ zen einer Hauptoberfläche des Halbleiterkörpers (10) erzeug­ ten Rinnen (2a, 2b), wobei die Isolationsbereiche folgende Schichten aufweisen:
einen mindestens in den Rinnen (2a, 2b) gebildeten Si­ liciumnitrid-Film (4),
ein die Rinnen (2a, 2b) füllendes polykristallines Si­ licium (5a), und
einen die Oberfläche des polykristallinen Siliciums (5a) bedeckenden ersten Siliciumdioxid-Film (6a),
dadurch gekennzeichnet, daß zwischen dem Siliciumnitrid- Film (4) und dem polykristallinen Silicium (5a) ein zweiter Siliciumdioxid-Film (7a) ausgebildet ist, der mit dem ersten Siliciumdioxid-Film (6a) eine einheitliche Struktur bildet.

2. Integrierte Halbleiterschaltung nach Anspruch 1, gekennzeichnet durch

• (a) ein Halbleitersubstrat (1) eines ersten Leitfähigkeitstyps, eine vergrabene Schicht (11) eines zweiten Leitfähigkeits­ typs und eine epitaxiale Schicht (12) des zweiten Leitfä­ higkeitstyps, die den Halbleiterkörper (10) aufbauen;
• (b) in diesem Halbleiterkörper (10) gebildete Bipolar-Transi­ storen, die jeweils einen Kollektorbereich, der aus der vergrabenen Schicht (11), der epitaxialen Schicht (12) und einem in einem Teil der epitaxialen Schicht (12) ge­ bildeten Kollektor-Kontaktbereich (23) des zweiten Leit­ fähigkeitstyps aufgebaut ist, einen in einem Teil der epitaxialen Schicht (12) gebildeten Basisbereich (21) des ersten Leitfähigkeitstyps und einen in einem Teil dieses Basisbereichs (21) gebildeten Emitterbereich (22) des zwei­ ten Leitfähigkeitstyps aufweisen; und
• (c) Elektroden zur Zuführung von elektrischem Strom an die ge­ nannten Bipolar-Transistoren, die jeweils eine in Kontakt mit dem Kollektor-Kontaktbereich (23) stehende erste Elek­ trode (25), eine in Kontakt mit dem Basisbereich (21) ste­ hende zweite Elektrode (25) und eine in Kontakt mit dem Emitterbereich (22) stehende dritte Elektrode (9) aufwei­ sen, wobei diese Elektroden durch entsprechende, in einem die Hauptoberfläche des Halbleiterkörpers (10) bedecken­ den Isolationsfilm (24, 8, 17) gebildete Kontaktöffnungen (16, 18, 19, 20) den Halbleiterkörper (10) kontaktieren;

wobei die genannten, in dem Halbleiterkörper (10) vorgesehenen Isolationsbereiche zumindest zum Teil tiefe Isolationsbereiche (2a) sind, die von der Hauptoberfläche des Halbleiterkörpers (10) bis zu dem Halbleitersubstrat (1) reichen und die ver­ grabene Schicht (11) sowie die epitaxiale Schicht (12) in eine Vielzahl von elektrisch isolierten Bereichen unterteilen, in denen jeweils einer der Bipolar-Transistoren gebildet ist.

3. Integrierte Halbleiterschaltung nach Anspruch 2, dadurch gekennzeichnet,
daß zwei gegenüberliegende Ränder des Emitterbereiches (22) in Kontakt mit tiefen Isolationsbereichen (2a) stehen, daß die Kontaktöffnung (16) für die dritte Elektrode (9) so aus­ gebildet ist, daß sie die tiefen Isolationsbereiche (2a) überlappt, und
daß die zwei Ränder der Kontaktöffnung (16), die den in Kontakt mit den tiefen Isolationsbereichen (2a) stehenden zwei Rän­ dern des Emitterbereiches (22) entsprechen, über den tiefen Isolationsbereichen (2a) liegen.

4. Integrierte Halbleiterschaltung nach Anspruch 3, dadurch gekennzeichnet, daß ein Teil der dritten Elektrode (9) in Kontakt mit dem ersten Siliziumdioxid-Film (6a) steht.

5. Integrierte Halbleiterschaltung nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß Bereiche der ersten Siliziumdioxid-Films (6a), in denen die Kontaktöffnung (16) für die dritte Elektrode (9) die tie­ fen Isolationsbereiche (2a) überlappt, dünner als die anderen Bereiche des ersten Siliziumdioxid-Films (6a) sind.

6. Integrierte Halbleiterschaltung nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß die dritte Elektrode (9) aus polykristallinem Silizium hergestellt ist.

7. Integrierte Halbleiterschaltung nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, daß die Kontaktöffnung (20) für die zweite Elektrode (25) derart ausgebildet ist, daß sie tiefe Isolationsbereiche (2a) überlappt und daß zumindest zwei Ränder der Kontaktöffnung (20) über den tiefen Isolationsbereichen liegen.

8. Integrierte Halbleiterschaltung nach einem der Ansprüche 2 bis 7, dadurch gekennzeichnet, daß ein Teil der Isolationsbereiche (2a, 2b) flacher als die genannten tiefen Isolationsbereiche (2a) ist, und daß durch jeden der flachen Isolationsbereiche in jedem der genannten isolierten Bereiche, in denen ein Bipolar-Transistor ausge­ bildet ist, eine Unterteilung der epitaxialen Schicht (12) in einen ersten Abschnitt und in einen zweiten Abschnitt er­ folgt, wobei der Kollektor-Kontaktbereich (23) in dem ersten Abschnitt und der Basisbereich (21) in dem zweiten Abschnitt ausgebildet ist, und die flachen Isolationsbereiche (2b) so­ wie die tiefen Isolationsbereiche (2a) denselben Aufbau auf­ weisen.

9. Integrierte Halbleiterschaltung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß der erste Siliziumdioxid-Film (6a) dicker als der zweite Siliziumdioxid-Film (7a) ist.

10. Integrierte Halbleiterschaltung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die Oberflächen des Halbleitersubstrats in den Rinnen (2a, 2b) mit einem dritten Siliziumdioxid-Film (3) bedeckt sind, und daß der Siliziumnitrid-Film (4) über diesem drit­ ten Siliziumdioxid-Film (3) ausgebildet ist.

11. Verfahren zur Herstellung einer integrierten Halbleiter­ schaltung, mit folgenden Schritten:
Ausbilden von Rinnen (2a, 2b) in einer Hauptoberfläche des Halbleiterkörpers (10) durch Ätzen desselben,
Ausbilden eines Siliciumnitrid-Films (4) auf der Haupt­ oberfläche sowie auf den in den Rinnen (2a, 2b) freiliegenden Oberflächen des Halbleiterkörpers (10),
Auffüllen der Rinnen (2a, 2b) mit polykristallinem Si­ licium (5a), und
Ausbilden eines ersten Siliciumdioxid-Films (6a) durch thermische Oxidation des polykristallinen Siliciums (5a), um die Oberfläche desselben zu bedecken,
dadurch gekennzeichnet, daß auf dem Siliciumnitrid-Film (4) vor dem Auffüllen der Rinnen (2a, 2b) mit dem polykri­ stallinen Silicium (5a) ein zweiter Siliciumdioxid-Film (7a) ausgebildet wird.

12. Verfahren zur Herstellung einer integrierten Halblei­ terschaltung nach Anspruch 11, dadurch gekennzeichnet, daß der zweite Siliziumdioxid-Film (7a) durch thermische Oxidation eines auf dem Siliziumnitrid-Film (4) gebildeten Films (7) aus polykristallinem Silizium gebildet wird.

13. Verfahren zur Herstellung einer integrierten Halblei­ terschaltung nach Anspruch 11 oder 12, dadurch gekennzeichnet, daß der erste Siliziumdioxid-Film (6a) nach dem Entfernen des zweiten Siliziumdioxid-Films (7a) von den Bereichen außerhalb der Rinnen (2a, 2b) durch thermische Oxidation des polykristallinen Siliziums (5a) unter Verwendung des Si­ liziumnitrid-Films (4) als einer Maske gebildet wird.