FR2553576A1 - Dispositif a circuits integres a semi-conducteurs et procede de fabrication d'un tel dispositif - Google Patents
Dispositif a circuits integres a semi-conducteurs et procede de fabrication d'un tel dispositif Download PDFInfo
- Publication number
- FR2553576A1 FR2553576A1 FR8414335A FR8414335A FR2553576A1 FR 2553576 A1 FR2553576 A1 FR 2553576A1 FR 8414335 A FR8414335 A FR 8414335A FR 8414335 A FR8414335 A FR 8414335A FR 2553576 A1 FR2553576 A1 FR 2553576A1
- Authority
- FR
- France
- Prior art keywords
- film
- silicon
- silicon dioxide
- dioxide film
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/763—Polycrystalline semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Element Separation (AREA)
- Bipolar Transistors (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
L'INVENTION CONCERNE UN DISPOSITIF A CIRCUITS INTEGRES A SEMI-CONDUCTEURS ET UN PROCEDE DE FABRICATION D'UN TEL DISPOSITIF. DANS CE DISPOSITIF COMPORTANT DES REGIONS ISOLANTES FORMEES DANS UN CORPS SEMI-CONDUCTEUR 10 DANS DES GORGES 2A, 2B PAR ATTAQUE CHIMIQUE LESDITES REGIONS COMPRENNENT UNE PELLICULE DE NITRURE DE SILICIUM FORMEE DANS LA GORGE ET RECOUVERTE PAR UNE PREMIERE PELLICULE DE BIOXYDE DE SILICIUM 7A QUI EST COMBLEE, AU NIVEAU DES GORGES, PAR DU SILICIUM POLYCRISTALLIN 5A, IL EST PREVU UNE SECONDE COUCHE DE BIOXYDE DE SILICIUM 6A RECOUVRANT LE SILICIUM POLYCRISTALLIN ET REALISEE D'UN SEUL TENANT AVEC LA PREMIERE PELLICULE DE BIOXYDE DE SILICIUM 7A. APPLICATION NOTAMMENT AUX CIRCUITS SEMI-CONDUCTEURS A TRANSISTORS BIPOLAIRES A HAUTE DENSITE D'INTEGRATION.
Description
La présente invention concerne des techniques relatives aux
semiconducteurs et en particulier une technique
d'isolation d'éléments, qui peut être utilisée de façon efficace pour la formation de régions isolant des éléments par 5 exemple dans un dispositif à circuits intégrés à semiconducteurs.
Habituellement les éléments situés dans un tel dispositif à circuits intégrés à semiconducteurs sont isolés au moyen d'un ",rocédé d'isolation à jonctions pn, qui utilise des couches de diffusion ou couches diffusées ou bien au moyen d'un procédé d'isolation au moyen d'une pellicule d'oxydation, utilisant une pellicule locale d'oxydation formée sur la surface du substrat Mais, dans le cadre de ces méthodes d'isolation, les largeurs des régions isolées sont relativement im15 portantes, si bien que lorsque les éléments prennent des tailles plus petites, les régions d'isolation occupent une surface proportiennellement plus étendue Ceci rend difficile d'accroitre la densité du dispositif LSI à haute densité d'intégration C'est pourquoi les auteurs à la base de la présente 20 demande ont proposé une technique d'isolation désignée sous le terme de procédé d'isolation à rainures ou gorges en U, selon laquelle les parties, qui agissent en tant que régions d'isolation entre les régions actives d'éléments, sont découpées de manière à former des gorges en forme de U, (à la ma25 nière de sillons ou de tranchees) désignées ci-après sous le terme de gorges en U On forme une pellicule de bioxyde de silicium à l'intérieur des gorges en U, que l'on remplit ensuite par du silicium polycristallin Ceci forme des régions
isolant les éléments.
Conformément à ce procédé d'isolation utilisant des gorges en U, il faut soumettre à une oxydation thermique les surfaces du silicium polycristallin remplissant chaque gorge
en U de manière à former une pellicule de bioxyde de silicium.
Ceci empêche un court-circuitage entre le silicium polycris35 tallin situé dans les gorges en U et le câblage formé à la
surface du substrat, ou bien des électrodes formées au voisinage du câblage.
Cependant l'oxydation de la surface du silicium polycristallin dans les gorges en forme de U entraîne un 5 accroissement de volume, et il apparait des contraintes, qui élargissent les ouvertures des gorges en U Ces contraintes provoquent des distorsions des limites entre chaque
région isolant les gorges en U et la région semiconductrice.
C'est pourquoi des dislocations se développent dans le sili10 cium monocristallin et se propagent à travers le cristal de
manière à détruire les jonctions pn des éléments.
C'est pour cette raison que les auteurs à la base de la présente invention ont développé la technique décrite ci-après Comme représenté sur la figure 1 annexée à la pré15 sente demande, on dépose une pellicule de nitrure de silicium (pellicule de Si 3 N 4) 4 possédant une dureté élevée sur la surface intérieure d'une pellicule de bioxyde de silicium 3 formée à l'intérieur de la gorge isolante en forme de U 2, ménagée dans la surface d'un substrat semiconducteur 1 Lors20 que l'on forme une pellicule de bioxyde de silicium 6 sur la surface du silicium polycristallin 5 remplissant la gorge 2, la pellicule de nitrure de silicium 4 absorbe les contraintes produites par l'extension de la pellicule de bioxyde de silicium 6 Ceci empoche la transmission d'une contrainte au cristal de silicium extérieur et empêche le développement de dislocations. Cette technique a été décrite par exemple dans la revue "NIKKEI ELECTRONICS", 29 Mars 1982, NO 287, pp 90-101 Lors de la fabrication d'un dispositif à circuits 30 intégrés à semiconducteurs moyennant l'utilisation de cette technique, les auteurs à la base de la présente invention
ont découvert qu'il se pose le problème suivant.
Avec la pellicule de nitrure de silicium 4 formée
sur la pellicule de bioxyde de silicium 3 à l'intérieur de la 35 gorge en U 2, lorsque l'on oxyde la surface du silicium po-
lycristallin 5, la vitesse de croissance des parties de la pellicule de bioxyde de silicium en contact avec la pellicule de nitrure de silicium 4, est inférieure à la vitesse de croissance de la partie centrale de la pellicule de bi5 oxyde de silicium C'est pourquoi, lorsque l'on soumet une pellicule de nitrure de silicium 4 a située à la surface du substrat 1 à une attaque chimique lors d'une phase opératoire ultérieure, l'épaisseur de la pellicule de bioxyde de silicium 6 sur les limites de la gorge en U 2 devient extrê10 mement faible, comme représenté sur la figure 1 Par conséquent un court-circuit peut aisément se produire entre le silicium polycristallin 5 situé dans la gorge en U et une électrode formée à la surface du substrat au voisinage de la gorge en U Il faut former un masaue permettant de former une 15 électrode telle qu'une électrode d'émetteur, de manière qu'il subsiste pour l'alignement du masque une marge autour de la gorge en U Cependant ceci réduit la densité d'intégration
du circuit.
D'autre part il est difficile de réaliser une atta20 que chimique suffisante de la pellicule de nitrure de silicium 4 ou de la pellicule de bioxyde de silicium 6, si l'on
empêche un court-circuitage de se produire.
C'est pour ces raisons que le fait de prévoir la pellicule de nitrure de silicium 4 rend difficile le maintien 25 d'une isolation électrique entre l'électrode de câblage et
le silicium polycristallin situé dans la gorge en U, c'està-dire que cela rend difficile d'accroître le degré d'intégration ou d'aplanir la surface du substrat.
Lorsque l'on considère un dispositif à circuits in30 tégrés à semiconducteurs lors de l'adaptation de ce procédé d'isolation mis en oeuvre sur la base de gorges, le but de
la présente invention est d'empêcher un court-circuitage entre les électrodes ou le câblage formé sur la surface du substrat et un semiconducteur formé dans une gorge de ce dernier, 35 et de contrôler le développement des défauts cristallins pro-
voqués par la formation de régions isolantes situées sur
des gorges.
Un autre but de la présente invention est d'accroitre le degré d'intégration d'un dispositif à circuits inté5 grés à semiconducteurs qui met en oeuvre ce procédé d'isolation basé sur la présence de gorges.
Un autre but de la présente invention consiste à permettre l'aplatissement de la surface du substrat après que
les régions isolantes ont été formées au moyen de gorges.
Ces objectifs, ainsi que d'autres buts et nouvelles caractéristiques de la présente invention ressortiront à l'évidence de la description qui va suivre en référence aux
dessins annexés.
On va décrire ci-après brièvement un exemple re15 présentatif de l'invention décrite ci-après.
On forme une première pellicule de bioxyde de silicium à l'intérieur d'une gorge entre des régions dans lesquelles des éléments seront formés, et on forme une pellicule nitrure de silicium et une seconde pellicule de bioxyde 20 de silicium dans cet ordre sur la première pellicule de bioxyde de silicium La pellicule de nitrure de silicium supprime le développement de défauts cristallins, qui résultent de l'accroissement de la surface du silicium polycristallin lorsqu'il est oxydé dans les gorges, dans la région semicon25 ductrice environnante Lors de l'oxydation de la surface du silicium polycristallin, l'oxydation se propage le long de la seconde pellicule d'oxyde de silicium, si bien que l'on forme l'ensemble de la pellicule de bioxyde de silicium de manière qu'elle soit épaisse Ceci facilite l'accroissement de la mar30 ge de la pellicule de nitrure de silicium ou de la pellicule
de bioxyde de silicium pour l'attaque chimique.
De façon plus précise, la présente invention concerne,selon un premer de ses aspects, un dispositif à circuits intégrés à semiconducteurs comportant des régions iso35 lantes servant à isoler des éléments formés dans un corps se-
l miconducteur moyennant l'utilisation de gorges, qui sont réalisées par attaque chimique d'une surface principale dudit corps semiconducteur, ce dispositif étant caractérisé en ce que lesdites régions isolantes comportent une pellicule de 5 nitrure de silicium formée au moins à l'intérieur desdites gorges, une première pellicule de bioxyde de silicium formée au moins dans lesdites gorges, sur ladite pellicule de nitrure de silicium, du silicium polycristallin formé sur ladite première pellicule de bioxyde de silicium de manière 10 à remplir lesdites gorges et une seconde pellicule de bioxyde de silicium qui recouvre la surface dudit silicium polycristallin, tandis que ladite seconde pellicule de bioxyde de silicium est réalisée sous la forme d'une structure
unitaire avec ladite première pellicule de bioxyde de sili15 cium.
En outre, selon un second aspect de l'invention, l'invention porte sur un dispositif à circuits intégrés à semiconducteurs caractérisé en ce qu'il comprend un corps semiconducteur qui possède une surface principale et qui com20 porte un substrat semiconducteur possédant un premier type de conductivité, une couche ensevelie possédant un second type de conductivité et une couche épitaxiale possédant ledit second type de conductivité, des régions isolantes définies par des gorges formées par attaque chimique dudit corps semiconducteur et dont chacune comprend une pellicule de nitrure de silicium formée au moins à l'intérieur de la gorge correspondante, une première pellicule de bioxyde de silicium formée au moins à l'intérieur de ladite gorge sur ladite pellicule de nitrure de silicium, du silicium poly30 cristallin formé dans ladite gorge au-dessus de ladite première pellicule de bioxyde de silicium de manière à remplir ladite gorge, une seconde pellicule de bioxyde de silicium
qui recouvre la surface dudit silicium polycristallin et qui est réalisée sous la forme d'une structure unitaire avec la35 dite première pellicule de bioxyde de silicium, des transis-
tors bipolaires formés dans ledit corps semiconducteur et dont chacun comprend une région de collecteur constituée par ladite couche ensevelie, ladite couche épitaxiale et une région de contact de collecteur possédant ledit second type de conductivité et formée dans une partie de ladite couche épitaxiale, une réaion de base ayant ledit premier type de conductivité et formée dans une partie de ladite couche épitaxiale, et une région d'émetteur possédant le dit second type de conductivité et formée dans une partie de ladite région de base, et des électrodes servant à envoyer un courant électrique auxdits transistors bipolaires dont chacun est pourvu d'une première électrode en contact avec ladite région de contact de collecteur, une seconde électrode en contact avec ladite région de base et une troisième 15 électrode en contact avec ladite région d'émetteur, tandis que lesdites électrodes sont en contact avec ledit substrat semiconducteur par l'intermédiaire de trous de contact correspondant formés dans une pellicule isolante qui recouvre la surface principale dudit substrat semiconducteur, et qu'au 20 moins une partie desdites régions isolantes sont des régions isolantes profondes qui s'étendent jusqu'audit substrat semiconducteur à partir de ladite surface principale du corps semiconducteur, lesdites régions isolantes profondes subdi visant ladite couche ensevelie et ladite couche épitaxiale 25 en une pluralité de régions qui sont isolées électriquement,
et l'un desdits transistors bipolaires étant formé dans chacune desdites régions isolées.
La présente invention concerne en outre un procédé de fabrication d'un dispositif à circuits intégrés à semiconducteurs du type indiqué plus haut, caractérisé en ce qu'il comprend: a) une phase opératoire de formation de gorges dans une surface principale d'un corps semiconducteur par attaque chimique dudit corps semiconducteur,
b) une phase opératoire de formation d'une pelli-
cule de nitrure de silicium sur la surface principale dudit corps semiconducteur ou sur les surfaces dudit corps
semiconducteur dégagées à l'intérieur desdites gorges.
c) une phase opératoire de formation d'une pre5 mière pellicule de bioxyde de silicium sur ladite pellicule de nitrure de silicium, d) une phase opératoire de remplissage desdites gorges avec le silicium polycristallin, et e) une phase opératoire de formation d'une secon10 de pellicule de bioxyde de silicium afin de recouvrir la
surface dudit silicium polycristallin, grâce à une oxydation thermique dudit silicium polycristallin.
D'autres caractéristiques et avantages de la présente invention ressortiront de la description donnée ci15 après prises en référence aux dessins annexes sur lesquels:
la figure 1, dont il a déjà été fait mention, est une vue en coupe de la structure d'une gorge en U; la figure 2 est une vue en plan de gorges en U formée dans un substrat semiconducteur; la figure 3 est une vue en coupe du dispositif de la figure 2; les figures 4 à 8 sont des vues en coupe partielle à plus grande échelle, d'états obtenus lors des phases opératoires de remplissage de la gorge en U de la figure 3; la figure 9 est une vue en plan montrant la manière dont les électrodes d'émetteur sont formées; les figures 9 et 10 sont des vues en coupe du dispositif de la figure 9; la figure 12 est une vue en plan montrant la ma30 nière dont on forme lesdits trous de contact de manière à réaliser le raccordement d'un câblage en aluminium; les figures 13 et 14 sont des vues en coupe des dispositifs de la figure 12; et la figure 15 est une vue en coupe d'un dispositif 35 à circuits intégrés à semiconducteurs conforme à la présente invention. On va décrire ci-après la forme de réalisation
préférée de l'invention.
Les figures 2 à 15 illustrent la séquence de fa5 brication d'une forme de réalisation dans laquelle la présente invention est appliquée à un dispositif à circuits intégrés à semiconducteurs du type bipolaire, dans lequel les élements sont isolés grâce au procédé d'isolation utilisant des gorges en U. Dans cette forme de réalisation, on prépare tout d'abord un corps semiconducteur en utilisant le même procédé que celui utilisé pour réaliser un dispositif à circuits intégrés ordinaire de type bipolaire On forme des trous pour la réalisation des couches ensevelies, en des emplacements appropriés dans une pellicule de bioxyde de silicium que l'on forme sur la surface principale d'un substrat semiconducteur 1 constitué par du silicium monocristallin de type p En utilisant la pellicule de bioxyde de silicium en tant que masque, on dope fortement le substrat 1 avec des impuretés 20 de type N afin de former une couche ensevelie locale 11 de
type n+ Une fois que la pellicule de bioxyde de silicium a été retirée, on fait croître une couche épitaxiale 12 de type n sur le substrat 1 en utilisant le procédé de croissance en phase vapeur Ceci fournit le corps semiconducteur 2510.
On forme une pellicule de bioxyde de silicium (Si O 2) 14 et une pellicule de nitrure de silicium (Si 354) 15 sur la surface principale du corps semiconducteur 10 en utilisant respectivement l'oxydation thermique et le dépôt chimique en 30 phase vapeur CVD On élimine la pellicule de nitrure de silicium 15 et la pellicule de bioxyde de silicium 14 en réalisant une attaque chimique sélective, dans les parties dans lesquelles les régionsisolantes seront formées, c'est-à-dire qu'on élimine lesdites pellicules du pourtour de transistors 35 bipolaires et au niveau des limites entre les régions de base
et les régions de contact de collecteur.
En utilisant en tant que masque principal la pellicule de nitrure de silicium 15, on réalise une attaque chimique du corps semiconducteur 10 de manière à former des 5 gorges en U 2 a,2 b Ceci est représenté sur les figures 2 et 3 La figure 3 est une vue en coupe prise selon la ligne A-A de la figure 2 La pellicule de bioxyde de silicium 14 n'est
pas représentée sur la figure 2.
Tout d'abord, en utilisant la pellicule de nitrure 10 de silicium 15 en tant que masque, on attaque chimiquement la surface du corps semiconducteur 10 d'une manière sélective et sur une faible profondeur en utilisant une attaque chimique anisotrope avec de l'hydrazine On forme ensuite une pellicule de résine photorésistante 13 servant à recouvrir 15 au moins les parties limitrophes situées entre les régions de base et les régions de contact du collecteur On met en oeuvre une attaque chimique initiale à sec en utilisant la pellicule de nitrure de silicium 15 et la pellicule de résine photorésistante 13 en tant que masques Ceci permet de réa20 liser une gorge en U 2 a possédant une profondeur relativement faible, sur le pourtour de chaque transistor bipolaire On élimine la pellicule de résine photorésistante 13 et on met en oeuvre une seconde phase d'attaque chimique à sec Ceci garantit la formation d'une gorge en U 2 b relativement pro25 fonde dans chaque partie limite entre les régions de base et les régions de contact de collecteur, et la profondeur de la gorge en U 2 a est accrue sur son pourtour périphérique Les gorges en U 2 a sont réalisées de manière à s'étendre jusqu'au niveau du substrat 1 de type p, à travers la couche ensevelie 30 de type n+ 11, et les gorges en U 2 b sont réaliséerde manière à s'étendre jusqu'à un niveau situé juste avant la couche
ensevelie de type n+ 11.
On forme ensuite les régions isolantes des gorges en
U conformément aux phases opératoires illustrées sur les fi35 gures 4 et 8, qui représentent des vues en coupe prises sui-
vant la ligne B-B du dispositif de la figure 2 Bien que les figures 4 à 8 représentent uniquement une gorge en U 2 b, on réalise les gorges en U 2 a exactement en utilisant
les mêmes phases opératoires.
En utilisant la pellicule de nitrure de silicium en tant que masque, on réalise une oxydation thermique du corps semiconducteur à nu de manière à former une pellicule de bioxyde de silicium 3 à l'intérieur de chaque gorge en
U 2 a, comme représenté sur la figure 4.
Une fois que le pellicule de nitrure de silicium est éliminée, on forme une pellicule de nitrure de silicium 4 sur la pellicule de bioxyde de silicium 3 en utilisant
un procédé de dépôt chimique en phase vapeur, puis on forme une couche de silicium polycristallin mince 7 sur la pelli15 cule de nitrure de silicium 4 en utilisant le dépôt chimique en phase vapeur CVD.
On oxyde thermiquement la couche de silicium polycristallin 7 de manière à réaliser une pellicule de bioxyde
de silicium (pellicule de Si O 2) 7 a.
Conformément à ce procédé, on peut former la pellicule d'oxyde de silicium 7 a de manière qu'elle soit épaisse, et on peut aisément régler ou contrôler l'épaisseur de la pellicule. A la place de la pellicule 7 a obtenue par oxydation 25 thermique, on peut utiliser une pellicule de bioxyde de silicium formée au moyen du dépôt chimique en phase vapeur Une fois que les trous de contact prévus pour le raccordement des régions de base d'émtteur et de base et de leurs électrodes ont été réalisées par attaque chimique, il faut de préférence 30 former une pellicule obtenue par oxyde thermique de manière
à conserver une bonne isolation électrique entre chaque électrode et le silicium polycristallin.
Comme représenté sur la figure 6, on dépose la couche de silicium polycristallin 5 sur une grande épaisseur, sur l'ensemble de la surface du corps semiconducteur 10 de manière à remplir les gorges recouvertes par la pellicule
de bioxyde de silicium 7 a.
On élimine la surface du silicium polycristallin en mettant en oeuvre une attaque chimique à sec, tout en laissant subsister du silicium polycristallin 5 a dans les gorges en U 2 a, 2 b, comme représenté sur la figure 7. On élimine par attaque chimique humide la pellicule de bioxyde de silicium 7 a qui est à nu sur les surfaces autres que celles des gorges en U 2 a, 2 b, et l'on oxyde thermiquement les surfaces du silicium polycristallin 5 a situées dans les gorges en U 2 a, 2 b, de manière à former des pellicules de bioxyde de silicium 6 a Etant donné que la pellicule de bioxyde de silicium 7 a est formée à l'intérieur des gorges en U, l'oxydation se poursuit dans la pellicule 15 de bioxyde de silicium 7 a, en utilisant le même mécanisme que lors du développement des "becs d'oiseau" C'est pourquoi, comme représenté sur la figure 8, les deux bords de la pellicule de silicium proche de la surface possèdent une surface plus importante que dans le cas de la figure 1 La pellicule de 20 bioxyde de silicium 7 a située au-dessus des régions autres que celle des gorges en U 2 a, 2 b peut -être éliminée une fois
que la pellicule de bioxyde de silicium 6 a a été formée.
La pellicule de nitrure de silicium 4, qui est mise à nu sur les surfaces autres que celle des gorges en U, est 25 éliminée par attaque chimique On réalise ensuite une introduction dense d'impuretés de type N, telles que des ions de phosphore, par diffusion par implantation dans la surface de parties au niveau desquelles les régions de contact de collecteur seront formées, et on implante des impuretés de type p, 30 telles que des ions de bore, dans la surface de parties au
niveau desquelles les régions de base seront formées.
On forme ensuite des régions d'émetteur et des électrodes d'émetteur en silicium polycristallin, comme représenté sur les figures 9, 10 et 11 Les figures 10 et 11 sont des 35 vues en coupe prises respectivement suivant les lignes C-C D-D de la figure 9 La figure 9 ne montre aucune des pellicules isolantes 24 et 8 La figure 10 estla vue en coupe d'un seul transistor bipolaire et ne montre aucun autre de ces transistors Ceci est également vrai pour les figures 11, 13,14 et 15. On forme à nouveau une pellicule de bioxyde de silicium 24 et une pellicule de nitrure de silicium 8 sur l'ensemble de la surface du corps semiconducteur 10 en utilisant le procédé de dépôt chimique en phase vapeur On peut former 10 une pellicule de PSG (verre au phosphosilicate) à la place de la pellicule de nitrure de silicium 8 On élimine de façon sélective la pellicule de bioxyde de silicium 24 et la pellicule de nitrure de silicium 8 de la partie dans laquelle la région d'émetteur sera formée, de telle sorte que l'on forme un trou 7 pour la région d'émetteur On forme une électrode en silicium polycristallin 9 à la surface de la partie dans laquelle la région d'émetteur se raccorde, si bien que la région d'émetteur possédera une faible profondeur On implante des impuretés de type N telles que des ions d'arsenic 20 dans l'électrode en silicium polycristallin 9 Ensuite on fait diffuser thermiquement les impuretés en même temps que l'on met en oeuvre un traitement thermique, qui permet de former une région semiconductrice de type p+ 21 qui agit en tant que région de base, une région semiconductrice de type n+ 22 25 qui agit en tant que région d'émetteur et une région semiconductrice de type n+ 23 qui agit en tant que région de contact
de collecteur.
Conformément à cette forme de réalisation telle que représentée sur la figure 11, deux bords de la région d'émet30 teur du type n+ 22 sont amenés en contact avec les régions isolantes de la gorge en U (ceci sera désigné ci-après sous le terme d'émetteur équipé de parois) L'émetteur équipé de parois est approprié pour accroître le degré d'intégration étant donné qu'il supprime la nécessité d'une marge pour l'a35 lignement d'un masque entre la région isolante et le trou 16 pour la région d'émetteur Conformément à cette forme de réalisation, on peut empêcher un court-circuit entre l'électrode en silicium polycristallin 9 et le silicium polycristallin 5 a situé dans la gorge en forme de U, même si l'on utilise un émetteur équipé de parois. Lorsque l'on utilise un émetteur équipé de parois il faut former le trou 16 de manière qu'il soit en chevauchement sur les régions isolantes, comme représenté sur les figures 9 et 11 Par conséquent on soumet à une attaque chimi10 que la pellicule de nitrure de silicium 4, la pellicule de bioxyde de silicium 6 et la pellicule de nitrure de silicium 8 au-dessus des région isolantes Par conséquent l'électrode d'émetteur 9 est également formée sur la pellicule de bioxyde de silicium dont l'épaisseur est rédiote par attaque chi15 mique Il faut effectuer une attaque chimique en excès pour éliminer complètement la pellicule de nitrure de silicium 8 de la région dans laquelle la région d'émetteur doit être formée, de telle que la pellicule de bioxyde de silicium 6 est également soumise inévitablement à une attaque chimique. 20 Si le bord périphérique de la pellicule de bioxyde de silicium 6 est mince, comme représenté sur la figure 1, le
silicium policristallin 6 a et l'électrode en silicium polycristallin 9 peuvent faire l'objet d'un court-circuit au niveau du bord périphérique de la pellicule de bioxyde de sili25 cium 6, lors de la phase opératoire lors de laquelle la pellicule de bioxyde de silicium est soumise à une attaque chimique.
Cependant, conformément à cette forme de réalisation, on forme
la pellicule d'oxyde 7 a à l'intérieur de la gorge en U de manière que les parties périphériques de la pellicule de bioxyde 30 de silicium 6 possèdent une épaisseur suffisamment importante.
Ceci contribue à empêcher le court-circuitage entre l'électrode en silicium polycristallin 9 et le silicium polycristallin 5 a C'est pourquoi, dans le cas de l'utilisation de cette structure d'émetteur munie de parois, il est possible de
réduire les dimensions des transistors, il est possible d'ac-
croitre le degré d'intégration de dispositifs-à haute densité d'intégration et les transistors peuvent fonctionner
à des vitesses accrues.
On forme ensuite une pellicule isolante intermé5 diaire 17 et les trous de contact 18, 19 et 20, comme cela est représenté sur les figures 12, 13 et 14 Les figures 13 et 14 sont des vues en coupe prises suivant la ligne E-E et
suivant la ligne F-F respectivement sur la figure 12.
On forme tout d'abord la pellicule isolante inter10 médiaire 17, telle qu'une pellicule de PSG, en utilisant un procédé de dépôt chimique en phase vapeur sur l'ensemble de la surface du corps semiconducteur 10 Puis on forme des trous de contact 18, 19 et 20 pour la base, l'émetteur et le
collecteur en utilisant une résine photorésistante en tant 15 que masque.
On forme le trou de contact 19 pour le raccordement du câblage en aluminium à la région de base de manière qu'il soit en chevauchement audessus des régions isolantes Aucune marge pour l'alignement du masque n'est nécessaire entre le 20 trou de contact 19 et la région isolante Même si cette marge pour l'alignement du masque est éliminée, de manière à accroitre le degré d'intégration, tout court-circuitage entre le silicium policristallin situé dans les gorges en U et 1 'é
lectrode de base est empêché.
Ensuite, comme représenté sur la figure 15, on dépose par évaporation un matériau de câblage tel que de l'aluminium sur l'ensemble de la surface du corps semiconducteur 10, et on forme des;électrodes en aluminium et un câblage en aluminium 25 par photolitographie, et on forme par-dessus l'en30 semble une pellicule finale de passivation 26.
Conformément à la présente invention, selon laquelle la marge prévue pour l'alignement d'un masque est supprimée afin d'accroitre le degré d'intégration, tout court-circuitage entre les électrodes individuelles et le silicium polycris35 tallin dans les gorges en U est empêché et lerendement de production peut être amélioré La marge vis-à-vis d'une attaque chimique excessive due à un lavage et à une attaque chimique de la pellicule de bioxyde de silicium 6 est également accrue Conformément à la présente invention, la pellicule de nitrure de silicium 4 est à peine soumise à l'attaque chimique lors de la phase opératoire d'élimination du silicium polycristallin 5 étant donné que la pelliculé d'oxyde 7 a été formée sur la surface de la pellicule de nitrure de
silicium 4 Par conséquent l'épaisseur de la pellicule de ni10 trure de silicium 4 peut être réduite à un dégré tel qu'aucun défaut cristallin (dislocation) ne se développe Cela signifie qu'une attaque chimique excessive peut être réduite lorsque l'on soumet la pellicule de nitrure de silicium 4 à une attaque chimique en vue d'en aplanir la surface, c'est15 à-dire que la surface peut être parfaitement bien aplanie.
Comne cela a été décrit ci-dessus, on forme des gorges en U dans des régions qui deviendront des régions isolantes entre des régions dans lesquelles des éléments sont formes, on fôrme une pellicule obtenue par oxydation thermi20 que à l'intérieur de la gorge en U, et on forme en outre sur
l'ensemble une pellicule de nitrure et une pellicule d'oxyde.
La pellicule de nitrure de silicium possédant une dureté élevée supprime le développement de tout défaut cristallin dans la région périphérique, lesdits défauts cristal25 lins étant dus à l'extension de la surface du silicium polycristallin lorsqu'il est oxydé dans les gorges en U. En outre, dans cette réalisation, l'oxydation se développe le long de la pellicule de bioxyde de silicium formée sur la surface intérieure de la pellicule de nitrure de 30 silicium, lorsque la surface du silicium polycristallin est oxydée C'est pourquoi on peut former une pellicule de bioxyde de silicium épaisse sur l'ensemble de la surface du silicium polycristallin dans les gorges en U Ceci facilite l'accroissement de la marge de la pellicule de nitrure de si35 licium et de la pellicule de bioxyde de silicium, fournissant une protection contre l'attaque chimique Par conséquent, en raison de la présence de la structure d'émetteur munie de parois, un court-circuit est empêché entre le silicium polycristallin situé dans les gorges en U et l'électrode en silicium policristallin formé entre l'émetteur et les parties supérieures des régions isolantes des gorges en U. Conformément à cette réalisation, la pellicule de nitrure de silicium et la pellicule d'oxyde de silicium présentent une marge accrue pour l'attaque chimique et il 10 est possible de réaliser une attaque chimique excessive de la pellicule d'oxyde au-dessus des régions isolantes des gorges en U Par conséquent la surface du substrat peut être
aisément rendue plane.
La présente invention a été décrite de façon spé15 cifique ci-dessus en référence à l'une de ses formes de réalisation Cependant il faut noter que la présente invention n'est en aucune manière limitée à cette forme de réalisation unique et peut être modifiée de différentes manières, sans
pour autant sortir du cadre de l'invention.
La présente forme de réalisation concerne le cas o la présente invention est appliquée à un dispositif à circuits intégrés à semiconducteurs, dans lequel les éléments ont été isolés en utilisant le procédé d'isolation mettant en oeuvre des gorges en U Cependant la présente invention n'est pas limitée au cas dans lequel des éléments sont isolés en utilisant le procédé d'isolation mettant en jeu des gorges en U Par exemple l'invention peut être appliquée à n'importe quelle technique d'isolation au moyen desquels on forme des gorges et on dépose un matériau semiconducteur à l'inté30 rieur de ces gorges de manière à réaliser des régions isolantes, à la manière d'un procédé d'isolation utilisant des gorges en V Bien que l'on utilise habituellement du silicium polycristallin en tant que matériau semiconducteur, on peut utiliser n'importe quel matériau pourvu qu'il possède une 35 conductivité électrique telle que des courants de fuite ne
puissent pas circuler, à un degré ne pouvant pas être ignoré, entre les éléments.
Le masque utilisé pour réaliser l'attaque chimique des gorges peut être une pellicule de bioxyde de sili5 cium ou une pellicule à deux couches obtenue en formant une pellicule de bioxyde de silicium sur la pellicule de nitrure
de silicium 15.
Le trou 16 servant à former l'émetteur peut être réalisé de manière que ses bords soient en chevauchement 10 ou en recouvrement par rapport aux régions isolantes des éléments C'est-à-dire que sur la figure 9, le bord de ce trou, situé vis-à-vis de la région de contact de collecteur, peut également posséder la forme d'une structure d'émetteur
munie de parois.
Le trou de contact 20 peut être réalisé de manière qu'il ne soit pas en recouvrement sur les régions isolant des éléments C'est-à-dire que l'on peut le former dans une région dans laquelle un élément sera formé, tout comme le trou de contact 18 de la figure 12 Inversement le trou de contact 20 18 peut être formé de la même manière que le trou de contact de la figure 12 Afin d'accroitre le degré d'intégration, il
est essentiel d'utiliser la structure d'émetteur munie de parois La discussion précédente a porté principalement sur un dispositif à circuits intégrés à semiconducteurs du type bi25 polaire, qui a été utilisé en tant que base de l'invention.
Mais la présente invention n'est pas nécessairement limitée à un tel dispositif et peut être appliquée par exemple à des dispositifs à circuits intégrés MOS On peut accroitre le degré d'intégration en éliminant la marge prévue pour l'ali30 gnement du masque entre les différents trous de contact servant au raccordement d'une électrode à une région de source ou de drain, et les régions isolant des éléments et situées dans les gorges La présente invention peut être également
appliquée à un dispositif à circuits intégrés à semiconduc35 teurs du type dans lequel on utilise à la fois des transis-
tors bipolaires et des transistors MOSFET En outre la présente invention peut être appliquée à un dispositif à circuits intégrés à semiconducteurs du type qui comporte des premières régions isolantes utilisant des gorges et des se5 condes régions isolantes possédant n'importe quelle autre structure Les secondes régions isolantes peuvent être des pellicules d'oxyde épaisses, pellicules d'oxyde de champ) obtenues par exemple au moyen d'une oxydation locale de la surface du corps semiconducteur Comme décrit ci-dessus, la 10 présente invention peut être appliquée de façon efficace à des dispositifs à circuits intégrés à semiconducteurs de
différents types.
Claims (12)
1 Dispositif à circuits intégrés à semiconducteurs comportant des régions isolantes servant à isoler des éléments formes dans un corps semiconducteur ( 10) moyennant l'utilisation de gorges ( 2 a, 2 b) qui sont formées par attaque chimique dans une surface principale dudit corps semiconducteur, caractérisé en ce que lesdites régions isolantes comprennent une pellicule de nitrure de silicium ( 4) formée au moins à l'intérieur desdites gorges 10 ( 2 a, 2 b), une première pellicule de bioxyde de silicium ( 7 a) formé au moins dans lesdites gorges sur ladite pellicule de nitrure de silicium, du silicium polycristallin ( 5) formée sur ladite première pellicule de bioxyde de silicium de manière à remplir lesdites gorges ( 2 a,2 b), et une se15 conde pellicule de bioxyde de silicium ( 6 a) qui recouvre la surface dudit silicium polycristallin, cette seconde pellicule de bioxyde de silicium ( 6 a) étant réalisée de manière à
former une structure unitaire de manière à former ladite première pellicule de bioxyde de silicium ( 7 a).
2 Dispositif à circuits intégrés à semiconducteurs selon la revendication 1, caractérisé en ce que ladite seconde pellicule de bioxyde de silicium ( 6 a) plus épaisse
que la première pellicule de bioxyde de silicium ( 7 a).
3 Dispositif à circuits intégrés à semiconduc25 teurs selon la revendication 2, caractérisé en ce que les surfaces dudit substrat semiconducteur ( 1) situées dans les gorges ( 2 a) sont recouvertes par une troisième pellicule de bioxyde de silicium ( 7) et que ladite pellicule de nitrure de
silicium ( 4) est formée sur cette dernière pellicule.
4 Dispositif à circuits intégrés à semiconducteurs, caractérisé en ce qu'il comporte un corps semiconducteur ( 10) qui possède une surface principale et qui comporte un substrat semiconducteur ( 1) possédant un premier type de conductivité, une couche ensevelie ( 11) possédant un second 35 type de conductivité et une couche épitaxiale ( 12) possédant le second type de conductivité, des régions isolantes définies par des gorges ( 2 a,2 b) formées par attaque chimique dudit corps semiconducteur ( 10) et dont chacune comprend une pellicule de nitrure de silicium ( 15) formée au moins à l'intérieur de la gorge correspondante, une première pellicule de bioxyde de silicium ( 7 a) formée au moins à l'intérieur de la gorge sur ladite pellicule de nitrure de silicium, du silicium polycristallin ( 5) formé dans ladite gorge au-dessus de ladite première pellicule de bioxyde de silicium 10 ( 7 a) de manière à remplir ladite gorge et une seconde pellicule de bioxyde de silicium ( 6 a), qui recouvre la surface dudit silicium polycristallin ( 5) et qui est réalisée sous la forme d'une structure unitaire en association avec ladite première pellicule de bioxyde de silicium ( 7 a), des transis15 tors bipolaires formés dans ledit corps semiconducteur ( 10) et comportant chacun une région de collecteur constituée par ladite couche ensevelie ( 11), par ladite couche êpitaxiale ( 12) et par une région de contact de collecteur ( 23) possédant le second type de conductivité et formée dans une partie 20 de ladite couche épitaxiale, une région de base ( 21) possédant ledit premier type de conductivité et formée dans une partie de ladite couche épitaxiale, et une région d'émetteur ( 22) possédant ledit second type de conductivité et formée dans une partie de ladite région de base, ainsi que des électrodes 25 servant à appliquer un courant électrique auxditstransistors bipolaires dont chacun est muni d'une première électrode en contact avec ladite région de contact de collecteur ( 23), d'une seconde électrode en contact avec ladite région de base ( 21) et d'une troisième électrode en contact avec ladite ré30 gion d'émetteur ( 22), ces électrodes étant en contact avec ledit substrat semiconducteur ( 1) par l'intermédiaire de trous de contact correspondant ( 18-20) formés dans une pellicule isolante qui recouvre la surface principale dudit corps semiconducteur, et qu'au moins une partie desdites régions isolantes 35 sont des régions isolantes profondes qui s'étendent jusqu'audit substrat semiconducteur ( 1) à partir de ladite surface principale dudit corps semiconducteur ( 10) et divisent ladite couche ensevelie ( 11) et ladite couche épitaxiale ( 12) en une pluralité de régions qui sont électriquement isolées, et que l'un desdits transistors bipolaires est formé dans chaque région isolée. Dispositif à circuits intégrés à semiconducteurs selon la revendication 4, caractérisé en ce que deux bords opposes de ladite région d'émetteur ( 22) sont en con10 tact avec lesdites régions isolantes profondes, que le trou de contact ( 16) pour ladite troisième électrode est formé de manière à recouvrir lesdites région Isolantes profondes et que les deux bords dudit trou de contact correspondant aux deux bords de ladite région d'émetteur ( 22) en contact avec
lesdites régions isolantes profondes sont situés sur ces dernières.
6 Dispositif à circuits intégrés à semiconducteurs selon la revendication 5, caractérisé en ce qu'une partie de la troisième électrode est en contact avec ladite se20 conde pellicule de bioxyde de silicium ( 6 a).
7 Dispositif à circuits intégrés selon la revendication 6, caractérisé en ce que des parties de ladite seconde pellicule de bioxyde de silicium ( 6 a), au niveau de laquelle le trou de contact ( 16) pour ladite troisisème électrode re25 couvre lesdites régions isolantes profondes, sont plus minces
que lesdites autres parties de ladite seconde pellicule de bioxyde de silicium.
8 Dispositif à circuits intégrés à semiconducteurs selon la revendication 5, caractérisé en ce que ladite 30 troisième électrode est constituée par du silicium polycristallin.
9 Dispositif à circuits intégrés à semiconducteurs selon la revendication 5, caractérisé en ce que le trou de contact pour ladite seconde électrode est formé en recouvre35 ment desdites régions Isolantes de telle sorte qu'au moins deux bords dudit trou de contact ( 16) sont situés sur lesdites
régions isolantes.
Dispositif à circuits intégrés à semiconducteurs selon la revendication 4, caractérisé en ce que cer5 taines desdites régions isolantes sont d'une profondeur plus faible que lesdites régions isolantes profondes et que chacune de ces régions isolantes profondes subdivise essentiellement la couche épitaxiale ( 11) située dans chacune desdites régions isolantes, dans laquelle un transistor bipolaire est 10 formé avec une première région et une seconde région, ladite
région de contact de collecteur étant formée dans ladite prémière région, et ladite région ee base étant formée dans ladite seconde région et lesdites régions isolantes peu profondes et lesdites régions isolantes profondes étant réali15 sées sous la forme d'une structure unitaire.
11 Dispositif à circuits intégrés à semiconducteurs selon la revendication 4, caractérisé en ce que ladite seconde pellicule de bioxyde de silicium ( 6 d) est plus épaisse que
ladite première pellicule de bioxyde de silicium ( 7 a).
12 Dispositif à circuits intégrés à semiconducteurs selon la revendication 4, caractérisé en ce que les surfaces dudit substrat semiconducteur ( 10) situées dans lesdites gorges ( 2 a,2 b) sont recouvertes par une troisième pellicule d'oxyde de silicium et que ladite pellicule de nitrure
de silicium est formée au-dessus de ladite troisième pellicule de bioxyde de silicium.
13 Procédé de fabrication d'un dispositif à circuits intégrés à semiconducteurs caractérisé en ce qu'il inclut: a) une phase opératoire de formation de gorges ( 2 a, 30 2 b) dans une surface principale d'un corps semiconducteur ( 10) au moyen d'une attaque chimique dudit corps semiconducteur, b) une phase opératoire de formation d'une pellicule de nitrure de silicium ( 15) au-dessus de la surface principale dudit corps semiconducteur et au-dessus des surfaces dudit corps semiconducteur qui sont à nu à l'intérieur desdites gorges ( 2 a,2 b), c) une phase opératoire de formation d'une première pellicule de bioxyde de silicium ( 7 a) sur ladite pellicule de nitrure de silicium, d) une phase opératoire de remplissage desdites gorges ( 2 a,2 b) par du silicium polycristallin ( 5), et e) une phase opératoire de formation d'une seconde
pellicule de bioxyde de silicium ( 6 a) de manière à recouvrir la surface dudit silicium polycristallin, au moyen d'une oxy10 dation thermique dudit silicium polycristallin.
14 procédé de fabrication d'un dispositif à circuits intégrés à semiconducteurs selon la revendication 13, caractérisé en ce que ladite première pellicule de bioxyde de silicium ( 7 a) est formée par oxydation thermique d'une pelli15 cule de silicium polycirstallin ( 7) qui est formée sur ladite
pellicule de nitrure de silicium.
Procédé de fabrication d'un dispositif à circuits intégrés à semiconducteurs selon la revendication 13, caractérisé en ce que ladite seconde pellicule de bioxyde de slicium ( 6 a) est formée par oxydation thermique dudit silicium polycristallin moyennant l'utilisation de ladite pellicule de nitrure de silicium en tant que masque après que
ladite première pellicule de bioxyde de silicium ( 7 a) a été éliminée sur la partie située en dehors desdites gorges ( 2 a, 25 2 b).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58190779A JPS6083346A (ja) | 1983-10-14 | 1983-10-14 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2553576A1 true FR2553576A1 (fr) | 1985-04-19 |
| FR2553576B1 FR2553576B1 (fr) | 1986-06-27 |
Family
ID=16263588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8414335A Expired FR2553576B1 (fr) | 1983-10-14 | 1984-09-19 | Dispositif a circuits integres a semi-conducteurs et procede de fabrication d'un tel dispositif |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US4700464A (fr) |
| JP (1) | JPS6083346A (fr) |
| KR (1) | KR920006851B1 (fr) |
| DE (1) | DE3437512C2 (fr) |
| FR (1) | FR2553576B1 (fr) |
| GB (1) | GB2148591B (fr) |
| IT (1) | IT1176957B (fr) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4666556A (en) * | 1986-05-12 | 1987-05-19 | International Business Machines Corporation | Trench sidewall isolation by polysilicon oxidation |
| JPH07105436B2 (ja) * | 1986-07-18 | 1995-11-13 | 株式会社東芝 | 半導体装置の製造方法 |
| GB2200794A (en) * | 1986-11-19 | 1988-08-10 | Plessey Co Plc | Semiconductor device manufacture |
| JPS63236343A (ja) * | 1987-03-25 | 1988-10-03 | Toshiba Corp | 半導体装置及びその製造方法 |
| US5189501A (en) * | 1988-10-05 | 1993-02-23 | Sharp Kabushiki Kaisha | Isolator for electrically isolating semiconductor devices in an integrated circuit |
| US5059550A (en) * | 1988-10-25 | 1991-10-22 | Sharp Kabushiki Kaisha | Method of forming an element isolating portion in a semiconductor device |
| US5250836A (en) * | 1989-12-20 | 1993-10-05 | Fujitsu Limited | Semiconductor device having silicon-on-insulator structure |
| US5148257A (en) * | 1989-12-20 | 1992-09-15 | Nec Corporation | Semiconductor device having u-groove |
| US5413966A (en) * | 1990-12-20 | 1995-05-09 | Lsi Logic Corporation | Shallow trench etch |
| US5290396A (en) * | 1991-06-06 | 1994-03-01 | Lsi Logic Corporation | Trench planarization techniques |
| KR920020676A (ko) * | 1991-04-09 | 1992-11-21 | 김광호 | 반도체 장치의 소자분리 방법 |
| US5225358A (en) * | 1991-06-06 | 1993-07-06 | Lsi Logic Corporation | Method of forming late isolation with polishing |
| US5252503A (en) * | 1991-06-06 | 1993-10-12 | Lsi Logic Corporation | Techniques for forming isolation structures |
| US5248625A (en) * | 1991-06-06 | 1993-09-28 | Lsi Logic Corporation | Techniques for forming isolation structures |
| US5644157A (en) * | 1992-12-25 | 1997-07-01 | Nippondenso Co., Ltd. | High withstand voltage type semiconductor device having an isolation region |
| JPH07254640A (ja) * | 1993-12-30 | 1995-10-03 | Texas Instr Inc <Ti> | スタック・トレンチ・コンデンサ形成工程におけるトレンチ分離構造形成方法 |
| KR0131723B1 (ko) * | 1994-06-08 | 1998-04-14 | 김주용 | 반도체소자 및 그 제조방법 |
| WO1996002070A2 (fr) * | 1994-07-12 | 1996-01-25 | National Semiconductor Corporation | Procede de formation d'un circuit integre comprenant une tranchee d'isolation et une couche-barriere d'oxygene |
| JP3304621B2 (ja) * | 1994-07-29 | 2002-07-22 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP3180599B2 (ja) * | 1995-01-24 | 2001-06-25 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US6242792B1 (en) | 1996-07-02 | 2001-06-05 | Denso Corporation | Semiconductor device having oblique portion as reflection |
| JPH10284591A (ja) * | 1997-02-28 | 1998-10-23 | Internatl Rectifier Corp | 半導体装置及びその製造方法 |
| SE512813C2 (sv) * | 1997-05-23 | 2000-05-15 | Ericsson Telefon Ab L M | Förfarande för framställning av en integrerad krets innefattande en dislokationsfri kollektorplugg förbunden med en begravd kollektor i en halvledarkomponent, som är omgiven av en dislokationsfri trench samt integrerad krets framställd enligt förfarandet |
| KR100492790B1 (ko) * | 1997-06-28 | 2005-08-24 | 주식회사 하이닉스반도체 | 반도체소자의소자분리절연막형성방법 |
| US6022788A (en) * | 1997-12-23 | 2000-02-08 | Stmicroelectronics, Inc. | Method of forming an integrated circuit having spacer after shallow trench fill and integrated circuit formed thereby |
| KR100459332B1 (ko) * | 1997-12-30 | 2005-04-06 | 주식회사 하이닉스반도체 | 반도체소자의금속배선형성방법 |
| US6140208A (en) * | 1999-02-05 | 2000-10-31 | International Business Machines Corporation | Shallow trench isolation (STI) with bilayer of oxide-nitride for VLSI applications |
| US6335247B1 (en) * | 2000-06-19 | 2002-01-01 | Infineon Technologies Ag | Integrated circuit vertical trench device and method of forming thereof |
| EP1220312A1 (fr) * | 2000-12-29 | 2002-07-03 | STMicroelectronics S.r.l. | Procédé d'intégration d'un dispositif semiconducteur dans un substrat du type SOI comprenant au moins un puits diélectriquement isolé |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0020994A1 (fr) * | 1979-06-14 | 1981-01-07 | International Business Machines Corporation | Procédé pour la formation de rainures d'isolation |
| JPS57204144A (en) * | 1981-06-10 | 1982-12-14 | Hitachi Ltd | Insulating and isolating method for semiconductor integrated circuit |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US104102A (en) * | 1870-06-14 | Improvement in elevating apparatus | ||
| US3969168A (en) * | 1974-02-28 | 1976-07-13 | Motorola, Inc. | Method for filling grooves and moats used on semiconductor devices |
| JPS5642367A (en) * | 1979-09-14 | 1981-04-20 | Toshiba Corp | Manufacture of bipolar integrated circuit |
| US4353086A (en) * | 1980-05-07 | 1982-10-05 | Bell Telephone Laboratories, Incorporated | Silicon integrated circuits |
| EP0048175B1 (fr) * | 1980-09-17 | 1986-04-23 | Hitachi, Ltd. | Dispositif semi-conducteur et procédé pour sa fabrication |
| JPS57204133A (en) * | 1981-06-10 | 1982-12-14 | Hitachi Ltd | Manufacture of semiconductor integrated circuit |
| CA1188418A (fr) * | 1982-01-04 | 1985-06-04 | Jay A. Shideler | Procede d'isolement par oxyde pour memoires vives ou memoires mortes programmables standard avec memoire vive comprenant un transistor pnp lateral |
| US4661832A (en) * | 1982-06-30 | 1987-04-28 | International Business Machines Corporation | Total dielectric isolation for integrated circuits |
| JPS5961045A (ja) * | 1982-09-29 | 1984-04-07 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS5992546A (ja) * | 1982-11-19 | 1984-05-28 | Hitachi Ltd | バイポ−ラ集積回路装置 |
| US4538343A (en) * | 1984-06-15 | 1985-09-03 | Texas Instruments Incorporated | Channel stop isolation technology utilizing two-step etching and selective oxidation with sidewall masking |
| US4528047A (en) * | 1984-06-25 | 1985-07-09 | International Business Machines Corporation | Method for forming a void free isolation structure utilizing etch and refill techniques |
| US4663832A (en) * | 1984-06-29 | 1987-05-12 | International Business Machines Corporation | Method for improving the planarity and passivation in a semiconductor isolation trench arrangement |
-
1983
- 1983-10-14 JP JP58190779A patent/JPS6083346A/ja active Pending
-
1984
- 1984-07-03 GB GB08416885A patent/GB2148591B/en not_active Expired
- 1984-09-19 FR FR8414335A patent/FR2553576B1/fr not_active Expired
- 1984-10-10 KR KR1019840006250A patent/KR920006851B1/ko not_active IP Right Cessation
- 1984-10-12 IT IT23138/84A patent/IT1176957B/it active
- 1984-10-12 DE DE3437512A patent/DE3437512C2/de not_active Expired - Fee Related
- 1984-10-15 US US06/661,116 patent/US4700464A/en not_active Expired - Fee Related
-
1987
- 1987-05-20 US US07/051,699 patent/US4907063A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0020994A1 (fr) * | 1979-06-14 | 1981-01-07 | International Business Machines Corporation | Procédé pour la formation de rainures d'isolation |
| JPS57204144A (en) * | 1981-06-10 | 1982-12-14 | Hitachi Ltd | Insulating and isolating method for semiconductor integrated circuit |
Non-Patent Citations (1)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN, vol. 7, no. 58, 10 mars 1983, page (E-163) (1203); & JP-A-57-204144 (HITACHI) 14-12-1982 * |
Also Published As
| Publication number | Publication date |
|---|---|
| GB8416885D0 (en) | 1984-08-08 |
| US4700464A (en) | 1987-10-20 |
| KR850003068A (ko) | 1985-05-28 |
| GB2148591A (en) | 1985-05-30 |
| KR920006851B1 (ko) | 1992-08-20 |
| JPS6083346A (ja) | 1985-05-11 |
| IT8423138A0 (it) | 1984-10-12 |
| FR2553576B1 (fr) | 1986-06-27 |
| US4907063A (en) | 1990-03-06 |
| DE3437512A1 (de) | 1985-04-25 |
| IT1176957B (it) | 1987-08-26 |
| DE3437512C2 (de) | 1996-01-25 |
| GB2148591B (en) | 1987-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2553576A1 (fr) | Dispositif a circuits integres a semi-conducteurs et procede de fabrication d'un tel dispositif | |
| EP0038238B1 (fr) | Procédé de fabrication d'un dispositif semiconducteur à grille profonde accessible par la surface | |
| EP0071494B1 (fr) | Procédé de fabrication de transistors bipolaires intégrés de très petites dimensions | |
| EP0057126B1 (fr) | Procédé de fabrication d'une structure de transistors | |
| EP1145300B1 (fr) | Procede de fabrication d'un transistor mis sur un substrat semi-conducteur | |
| FR2532784A1 (fr) | Dispositif a circuits integres a semiconducteurs comprenant une gorge profonde remplie d'un materiau isolant et procede de fabrication d'un tel dispositif | |
| FR2799304A1 (fr) | Structure de tranchee sensiblement remplie de matiere a haute conductivite | |
| EP0005721A1 (fr) | Procédé de fabrication d'un transistor bipolaire comportant un contact de base en silicium polycristallin et un contact d'émetteur en silicium polycristallin ou en métal | |
| EP0159931B1 (fr) | Procédé de fabrication de zones d'isolation électrique des composants d'un circuit intégré | |
| FR2869457A1 (fr) | Dispositif a semiconducteur du type a separation dielectrique | |
| EP0007005B1 (fr) | Procédé de fabrication de transistors à effet de champ du type métal-oxyde-semiconducteur à grille et trous de contact auto-alignés | |
| EP0022388B1 (fr) | Procédé de fabrication d'un transistor à effet de champ du type DMOS à fonctionnement vertical | |
| EP1406307A1 (fr) | Circuit intégré à couche enterrée fortement conductrice | |
| EP0463972A1 (fr) | Procédé de fabrication d'un contact électrique sur un élément actif d'un circuit intégré MIS | |
| EP0172772A2 (fr) | Circuit intégré CMOS et procédé de fabrication de zones d'isolation électrique dans ce circuit intégré | |
| EP0461967A2 (fr) | Composant semiconducteur à jonction Schottky pour amplification hyperfréquence et circuits logiques rapides, et procédé de réalisation d'un tel composant | |
| FR2598259A1 (fr) | Diode zener enterree et procede de fabrication. | |
| EP0825641B1 (fr) | Procédé de réalistation d'un transistor à contacts auto-alignés | |
| FR2813993A1 (fr) | Dispositif de semi-conducteur | |
| EP0990266B1 (fr) | Transistor hyperfrequence a structure quasi-autoalignee et son procede de fabrication | |
| EP0414618B1 (fr) | Transistor MOS en couche mince avec la zone de canal reliée à la source et son procédé de fabrication | |
| EP0190243B1 (fr) | Procede de fabrication d'un circuit integre de type mis | |
| FR2485261A1 (fr) | Fabrication mos auto-alignee | |
| EP0002087A1 (fr) | Dispositif semiconducteur monolithique comprenant deux transistors complémentaires et son procédé de fabrication | |
| EP1058302A1 (fr) | Procédé de fabrication de dispositifs bipolaires à jonction base-émetteur autoalignée |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse | ||
| ST | Notification of lapse |