JP3304621B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3304621B2 JP3304621B2 JP17840894A JP17840894A JP3304621B2 JP 3304621 B2 JP3304621 B2 JP 3304621B2 JP 17840894 A JP17840894 A JP 17840894A JP 17840894 A JP17840894 A JP 17840894A JP 3304621 B2 JP3304621 B2 JP 3304621B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- semiconductor device
- semiconductor substrate
- manufacturing
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 162
- 238000004519 manufacturing process Methods 0.000 title claims description 59
- 238000000034 method Methods 0.000 title claims description 51
- 239000000758 substrate Substances 0.000 claims description 78
- 238000002955 isolation Methods 0.000 claims description 56
- 150000004767 nitrides Chemical class 0.000 claims description 50
- 238000010438 heat treatment Methods 0.000 claims description 49
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 18
- 239000012298 atmosphere Substances 0.000 claims description 13
- 239000007789 gas Substances 0.000 claims description 11
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims 2
- 238000002161 passivation Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 162
- 239000010410 layer Substances 0.000 description 56
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 35
- 230000007547 defect Effects 0.000 description 32
- 229910052710 silicon Inorganic materials 0.000 description 21
- 239000010703 silicon Substances 0.000 description 17
- 230000008569 process Effects 0.000 description 16
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 16
- 239000012535 impurity Substances 0.000 description 12
- 230000035882 stress Effects 0.000 description 12
- 238000007796 conventional method Methods 0.000 description 10
- 125000004430 oxygen atom Chemical group O* 0.000 description 10
- 241000293849 Cordylanthus Species 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- 238000003949 trap density measurement Methods 0.000 description 9
- 229910004298 SiO 2 Inorganic materials 0.000 description 8
- 230000005684 electric field Effects 0.000 description 7
- 238000005247 gettering Methods 0.000 description 7
- 125000004433 nitrogen atom Chemical group N* 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 239000002344 surface layer Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000007935 neutral effect Effects 0.000 description 3
- 239000002244 precipitate Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 229910008045 Si-Si Inorganic materials 0.000 description 2
- 229910006411 Si—Si Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 125000001153 fluoro group Chemical group F* 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 241000894007 species Species 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002829 nitrogen Chemical class 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Local Oxidation Of Silicon (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、一般に半導体装置の
製造方法に関するものであり、より特定的には、信頼性
を向上させるように改良された半導体装置の製造方法に
関する。
製造方法に関するものであり、より特定的には、信頼性
を向上させるように改良された半導体装置の製造方法に
関する。
【０００２】
【従来の技術】大規模集積回路（ＵＬＳＩ）において
は、素子領域を他の素子領域から分離する素子分離酸化
膜を形成する技術が重要である。微細化に伴い、集積度
を下げることなく、素子分離酸化膜を形成する技術が要
求される。
は、素子領域を他の素子領域から分離する素子分離酸化
膜を形成する技術が重要である。微細化に伴い、集積度
を下げることなく、素子分離酸化膜を形成する技術が要
求される。
【０００３】従来の素子分離酸化膜を形成する方法を、
従来の電界効果トランジスタ（ＭＯＳＦＥＴ）を製造す
る方法を例に挙げて、説明する。
従来の電界効果トランジスタ（ＭＯＳＦＥＴ）を製造す
る方法を例に挙げて、説明する。
【０００４】図２１〜図２６は、従来のＭＯＳＦＥＴの
製造方法の概要を断面図で示す、工程図である。
製造方法の概要を断面図で示す、工程図である。
【０００５】図２１を参照して、半導体基板１の上に下
敷酸化膜２と窒化膜３を順次形成する。
敷酸化膜２と窒化膜３を順次形成する。
【０００６】図２２を参照して、素子分離酸化膜を形成
すべき部分の上に開口部４ができるように、下敷酸化膜
２および窒化膜３をパターニングする。
すべき部分の上に開口部４ができるように、下敷酸化膜
２および窒化膜３をパターニングする。
【０００７】図２３を参照して、半導体基板１の表面
に、チャネルカット層５を形成するための不純物イオン
６を注入する。
に、チャネルカット層５を形成するための不純物イオン
６を注入する。
【０００８】図２４を参照して、窒化膜３をマスクにし
て、半導体基板１の表面を酸化し、それによって、半導
体基板１の表面中に素子分離酸化膜７を形成する。図２
４と図２５を参照して、下敷酸化膜２と窒化膜３を除去
する。この方法は、ＬＯＣＯＳ法と呼ばれている。
て、半導体基板１の表面を酸化し、それによって、半導
体基板１の表面中に素子分離酸化膜７を形成する。図２
４と図２５を参照して、下敷酸化膜２と窒化膜３を除去
する。この方法は、ＬＯＣＯＳ法と呼ばれている。
【０００９】図２６を参照して、素子領域に電界効果ト
ランジスタ（ＭＯＳＦＥＴ）８を形成する。
ランジスタ（ＭＯＳＦＥＴ）８を形成する。
【００１０】次に、ＬＯＣＯＳ法を用いる従来の半導体
装置の製造方法の問題点を説明する。
装置の製造方法の問題点を説明する。
【００１１】図２７を参照して、半導体基板１の上に、
下敷酸化膜２と窒化膜３のパターンを形成する。
下敷酸化膜２と窒化膜３のパターンを形成する。
【００１２】図２８を参照して、窒化膜３をマスクにし
て、半導体基板１の表面を熱酸化して、素子分離酸化膜
７を形成する。素子分離酸化膜７が形成された領域をフ
ィールド領域１０５といい、ＭＯＳＦＥＴの素子が形成
される領域を素子領域１０６という。フィールド領域１
０５から素子領域１０６に向かってバーズビーク９が延
びている。素子分離膜７の下に形成されているチャネル
カット層５は、素子間の電気的分離を行なうためのもの
である。フィールド領域１０５には、寄生ＭＯＳＦＥＴ
が存在する。素子間の電気的な分離を行なうためには、
この寄生ＭＯＳＦＥＴが動作しないように、そのしきい
値電圧を上げてやる必要がある。この目的のために、チ
ャネルカット層５が設けられる。
て、半導体基板１の表面を熱酸化して、素子分離酸化膜
７を形成する。素子分離酸化膜７が形成された領域をフ
ィールド領域１０５といい、ＭＯＳＦＥＴの素子が形成
される領域を素子領域１０６という。フィールド領域１
０５から素子領域１０６に向かってバーズビーク９が延
びている。素子分離膜７の下に形成されているチャネル
カット層５は、素子間の電気的分離を行なうためのもの
である。フィールド領域１０５には、寄生ＭＯＳＦＥＴ
が存在する。素子間の電気的な分離を行なうためには、
この寄生ＭＯＳＦＥＴが動作しないように、そのしきい
値電圧を上げてやる必要がある。この目的のために、チ
ャネルカット層５が設けられる。
【００１３】さて、集積度を上げるには、フィールド領
域１０５の横方向の長さを小さくする必要がある。フィ
ールド領域１０５を小さくするには、バーズビーク９の
横方向の長さを小さくする必要がある。バーズビーク９
は、酸化温度が高いほど、長くなり、また、窒化膜３の
膜厚が薄くなるほど長くなる。バーズビーク９の長さを
短くする目的で、酸化温度を低温にしたり、あるいは窒
化膜３の膜厚を厚くする試みがなされているが、バーズ
ビーク９を極端に短くするには至っていない。
域１０５の横方向の長さを小さくする必要がある。フィ
ールド領域１０５を小さくするには、バーズビーク９の
横方向の長さを小さくする必要がある。バーズビーク９
は、酸化温度が高いほど、長くなり、また、窒化膜３の
膜厚が薄くなるほど長くなる。バーズビーク９の長さを
短くする目的で、酸化温度を低温にしたり、あるいは窒
化膜３の膜厚を厚くする試みがなされているが、バーズ
ビーク９を極端に短くするには至っていない。
【００１４】また、図２８を参照して、窒化膜３の膜厚
を厚くして、低温で酸化すると、素子分離酸化膜７と半
導体基板１との境界に、ＳｉＯX 層１０が形成される。
ＳｉＯX 層１０中には、図２９に示すように、酸化反応
時に、未反応のまま残った、過剰の、格子間シリコン
（Ｓｉ+ ）が存在する。ＳｉＯX 層１０中に、過剰の格
子間シリコンが高密度に存在すると、半導体基板１の表
面に応力が集中し、格子欠陥が形成される。また、Ｓｉ
ＯX 層１０中には、シリコン原子の不飽和結合手（Ｓｉ
−Ｓｉボンド）が多数存在し、これが、トラップの原因
となる。このような格子欠陥とシリコン原子の不飽和結
合手がリーク電流の原因となって、素子間の電気的な分
離を妨げている。また、素子分離酸化膜７の端部には、
特に大きな応力がかかるため、この部分において、微細
な格子欠陥が多く形成される。
を厚くして、低温で酸化すると、素子分離酸化膜７と半
導体基板１との境界に、ＳｉＯX 層１０が形成される。
ＳｉＯX 層１０中には、図２９に示すように、酸化反応
時に、未反応のまま残った、過剰の、格子間シリコン
（Ｓｉ+ ）が存在する。ＳｉＯX 層１０中に、過剰の格
子間シリコンが高密度に存在すると、半導体基板１の表
面に応力が集中し、格子欠陥が形成される。また、Ｓｉ
ＯX 層１０中には、シリコン原子の不飽和結合手（Ｓｉ
−Ｓｉボンド）が多数存在し、これが、トラップの原因
となる。このような格子欠陥とシリコン原子の不飽和結
合手がリーク電流の原因となって、素子間の電気的な分
離を妨げている。また、素子分離酸化膜７の端部には、
特に大きな応力がかかるため、この部分において、微細
な格子欠陥が多く形成される。
【００１５】ＭＯＳＦＥＴの素子の微細化に伴って、素
子間の分離幅が減少しているので、素子の印加電圧の条
件によっては、数百ｋＶ／ｃｍ程度の電界がフィールド
領域１０５にかかり、従来よりもリーク電流が生じやす
い状況にあるため、上述の問題は、深刻となっている。
子間の分離幅が減少しているので、素子の印加電圧の条
件によっては、数百ｋＶ／ｃｍ程度の電界がフィールド
領域１０５にかかり、従来よりもリーク電流が生じやす
い状況にあるため、上述の問題は、深刻となっている。
【００１６】リーク電流の原因としては、上述の格子欠
陥、シリコンの不飽和結合手の存在の他に、微小欠陥が
ある。この微小欠陥の形成過程を説明する。ＵＬＳＩの
材料としては、チョクラルスキ引上げ法によって形成さ
れたシリコン単結晶から得られた半導体基板が用いられ
る。半導体基板の機械的強度は、基板中の酸素濃度が高
いほど強くなるため、基板中に１０18／ｃｍ3 以上の酸
素原子が含まれるように、シリコン単結晶は形成され
る。しかし、ＵＬＳＩを製造するための熱処理工程で、
基板中に高濃度に存在する酸素が析出し、この酸素がシ
リコンと反応してＳｉＯ2 を形成する。このとき、析出
物の体積はほぼ２倍になるため、析出物が発生した場所
では、その部分におけるシリコン原子が放出され、ひい
ては格子間シリコンが過剰に存在するようになる。この
格子間シリコン原子が集合して、積層欠陥や、転移等の
微小欠陥を形成する。
陥、シリコンの不飽和結合手の存在の他に、微小欠陥が
ある。この微小欠陥の形成過程を説明する。ＵＬＳＩの
材料としては、チョクラルスキ引上げ法によって形成さ
れたシリコン単結晶から得られた半導体基板が用いられ
る。半導体基板の機械的強度は、基板中の酸素濃度が高
いほど強くなるため、基板中に１０18／ｃｍ3 以上の酸
素原子が含まれるように、シリコン単結晶は形成され
る。しかし、ＵＬＳＩを製造するための熱処理工程で、
基板中に高濃度に存在する酸素が析出し、この酸素がシ
リコンと反応してＳｉＯ2 を形成する。このとき、析出
物の体積はほぼ２倍になるため、析出物が発生した場所
では、その部分におけるシリコン原子が放出され、ひい
ては格子間シリコンが過剰に存在するようになる。この
格子間シリコン原子が集合して、積層欠陥や、転移等の
微小欠陥を形成する。
【００１７】上述の問題は、図３０〜図３５に示され
る、ＳＷＡＭＩ（Side Wall Masked Isolation）構造を
用いる、素子分離酸化膜の形成方法においても現れる。
ＬＯＣＯＳによる分離方法では、バーズビーク９が極端
に短くならず、このバーズビーク９が集積化を妨げる要
因となっていた。この対策として、ＳＷＡＭＩ構造が提
案されている。ＳＷＡＭＩ構造の形成プロセスを、次に
説明する。
る、ＳＷＡＭＩ（Side Wall Masked Isolation）構造を
用いる、素子分離酸化膜の形成方法においても現れる。
ＬＯＣＯＳによる分離方法では、バーズビーク９が極端
に短くならず、このバーズビーク９が集積化を妨げる要
因となっていた。この対策として、ＳＷＡＭＩ構造が提
案されている。ＳＷＡＭＩ構造の形成プロセスを、次に
説明する。
【００１８】図３０を参照して、半導体基板１の表面上
に下敷酸化膜２を形成する。下敷酸化膜２の上であっ
て、素子領域を形成する部分の上に、窒化膜３を形成す
る。
に下敷酸化膜２を形成する。下敷酸化膜２の上であっ
て、素子領域を形成する部分の上に、窒化膜３を形成す
る。
【００１９】図３０と図３１を参照して、窒化膜３をマ
スクにして、下敷酸化膜２を選択的エッチングし、その
後、窒化膜３をマスクに用いて、半導体基板１の表面を
異方性エッチングする。次に、窒化膜３を覆うように、
半導体基板１の上に酸化膜１１、窒化膜１２、酸化膜１
３を順次形成する。
スクにして、下敷酸化膜２を選択的エッチングし、その
後、窒化膜３をマスクに用いて、半導体基板１の表面を
異方性エッチングする。次に、窒化膜３を覆うように、
半導体基板１の上に酸化膜１１、窒化膜１２、酸化膜１
３を順次形成する。
【００２０】図３１と図３２を参照して、酸化膜１３と
窒化膜１２を異方性エッチングする。
窒化膜１２を異方性エッチングする。
【００２１】図３１と図３２を参照して、酸化膜１３を
部分的にエッチング除去する。その後、図３２と図３３
を参照して、酸化膜１１を部分的にエッチング除去す
る。その後、半導体基板１の表面を酸化すると、図３３
に示すような素子分離酸化膜７が形成される。窒化膜３
の側壁にも窒化膜１２が存在するため、バーズビーク９
の長さが、通常のＬＯＣＯＳ法により形成されたものに
比べて、著しく小さくなる。図３４と図３５を参照し
て、窒化膜３、窒化膜１２、下敷酸化膜２を除去する
と、素子領域１０６とフィールド領域１０５が形成され
る。
部分的にエッチング除去する。その後、図３２と図３３
を参照して、酸化膜１１を部分的にエッチング除去す
る。その後、半導体基板１の表面を酸化すると、図３３
に示すような素子分離酸化膜７が形成される。窒化膜３
の側壁にも窒化膜１２が存在するため、バーズビーク９
の長さが、通常のＬＯＣＯＳ法により形成されたものに
比べて、著しく小さくなる。図３４と図３５を参照し
て、窒化膜３、窒化膜１２、下敷酸化膜２を除去する
と、素子領域１０６とフィールド領域１０５が形成され
る。
【００２２】ＳＷＡＭＩ構造は、バーズビーク９の長さ
が抑えられるという利点がある一方、側壁の窒化膜１２
が素子分離酸化膜の端部を抑えるために、素子分離酸化
膜７の端部で応力が集中し、格子欠陥や微小欠陥が、素
子分離酸化膜７と半導体基板１の境界に形成される。こ
の格子欠陥や微小欠陥がリーク電流を引起こす。
が抑えられるという利点がある一方、側壁の窒化膜１２
が素子分離酸化膜の端部を抑えるために、素子分離酸化
膜７の端部で応力が集中し、格子欠陥や微小欠陥が、素
子分離酸化膜７と半導体基板１の境界に形成される。こ
の格子欠陥や微小欠陥がリーク電流を引起こす。
【００２３】図３６は、トレンチ分離法で、素子領域１
０６と素子分離領域１０５とを形成した、半導体装置の
断面図である。
０６と素子分離領域１０５とを形成した、半導体装置の
断面図である。
【００２４】図３６を参照して、半導体基板１の表面中
に、第１の溝１１３と、第２の溝１１５が形成されてい
る。第２の溝１１５の内壁面中には、不純物層１１８と
不純物層１２０が形成されている。第２の溝１１５の側
壁面を被覆するように酸化膜１１６が設けられている。
第２の溝１１５の底面に、酸化膜１１６と連なるよう
に、酸化膜１１９が設けられている。第２の溝１１５の
内部はポリシリコン１１７で埋込まれている。第１の溝
１１３の側壁には酸化膜１１４が設けられている。半導
体基板１の表面上であって、第１の溝１１３を取囲むよ
うに酸化膜１１２が設けられている。このようなトレン
チ分離法によって、半導体基板１は、素子分離領域１０
５と素子領域１０６に区分される。素子領域１０６の上
には、ＭＯＳＦＥＴ等の素子が形成される。トレンチ分
離法によると、バーズビークが存在しないので、素子間
分離幅を小さくすることができるという利点がある。し
かし、第２の溝１１５の内壁面を被覆する酸化膜１１６
と半導体基板１との境界に、格子欠陥が形成され、ひい
てはリーク電流の原因となる、という問題点がある。
に、第１の溝１１３と、第２の溝１１５が形成されてい
る。第２の溝１１５の内壁面中には、不純物層１１８と
不純物層１２０が形成されている。第２の溝１１５の側
壁面を被覆するように酸化膜１１６が設けられている。
第２の溝１１５の底面に、酸化膜１１６と連なるよう
に、酸化膜１１９が設けられている。第２の溝１１５の
内部はポリシリコン１１７で埋込まれている。第１の溝
１１３の側壁には酸化膜１１４が設けられている。半導
体基板１の表面上であって、第１の溝１１３を取囲むよ
うに酸化膜１１２が設けられている。このようなトレン
チ分離法によって、半導体基板１は、素子分離領域１０
５と素子領域１０６に区分される。素子領域１０６の上
には、ＭＯＳＦＥＴ等の素子が形成される。トレンチ分
離法によると、バーズビークが存在しないので、素子間
分離幅を小さくすることができるという利点がある。し
かし、第２の溝１１５の内壁面を被覆する酸化膜１１６
と半導体基板１との境界に、格子欠陥が形成され、ひい
てはリーク電流の原因となる、という問題点がある。
【００２５】次に、格子欠陥が存在すると、どうして、
リーク電流が発生するかについて、説明する。
リーク電流が発生するかについて、説明する。
【００２６】ｐｎ接合に逆バイアスがかかると、接合付
近に空乏層が形成される。空乏層中では、バイアス条件
によっては、高電界がかかる。空乏層の幅Ｗは、式
（１）で示すように不純物分布に依存する。
近に空乏層が形成される。空乏層中では、バイアス条件
によっては、高電界がかかる。空乏層の幅Ｗは、式
（１）で示すように不純物分布に依存する。
【００２７】
【数１】
【００２８】式１中、εS は比誘電率、εO は真空の誘
電率、ｑは単位電荷、ＮA はアクセプタ濃度、ＮD はド
ナー濃度、Ｖbiはビルトインポテンシャル、ＶR は逆バ
イアスの電圧を表している。
電率、ｑは単位電荷、ＮA はアクセプタ濃度、ＮD はド
ナー濃度、Ｖbiはビルトインポテンシャル、ＶR は逆バ
イアスの電圧を表している。
【００２９】格子欠陥によるリーク電流は、Shockley-R
ead-Hall過程（以下、ＳＲＨ過程という）で生ずる。Ｓ
ＲＨ過程は、図３７に示すように、４つの現象を基本と
している。
ead-Hall過程（以下、ＳＲＨ過程という）で生ずる。Ｓ
ＲＨ過程は、図３７に示すように、４つの現象を基本と
している。
【００３０】図３７中、参照符号１３２は伝導帯の端、
参照番号１３３は価電子帯の端、参照番号１３４は伝導
帯の電子、参照番号１３５は捕獲中心（トラップ）、参
照番号１３６は価電子帯の正孔を表している。捕獲中心
（トラップ）とは、シリコン基板や酸化膜中の、シリコ
ン原子の不飽和結合手等をいう。
参照番号１３３は価電子帯の端、参照番号１３４は伝導
帯の電子、参照番号１３５は捕獲中心（トラップ）、参
照番号１３６は価電子帯の正孔を表している。捕獲中心
（トラップ）とは、シリコン基板や酸化膜中の、シリコ
ン原子の不飽和結合手等をいう。
【００３１】図３７（ａ）の過程は、伝導帯の電子がト
ラップに捕獲される過程であり、図３７（ｂ）の過程
は、トラップに捕獲された電子が放出されて伝導帯に遷
移する過程であり、図３７（ｃ）は、価電子帯の正孔が
遷移して、負に帯電したトラップに捕獲され、トラップ
が中性となる過程であり、図３７（ｄ）の過程は、トラ
ップに捕獲された正孔が放出されて価電子帯に遷移する
過程である。正味の再結合速度Ｕは、式２で表される。
ラップに捕獲される過程であり、図３７（ｂ）の過程
は、トラップに捕獲された電子が放出されて伝導帯に遷
移する過程であり、図３７（ｃ）は、価電子帯の正孔が
遷移して、負に帯電したトラップに捕獲され、トラップ
が中性となる過程であり、図３７（ｄ）の過程は、トラ
ップに捕獲された正孔が放出されて価電子帯に遷移する
過程である。正味の再結合速度Ｕは、式２で表される。
【００３２】
【数２】
【００３３】式２中、ｎは電子濃度、ｐは正孔濃度、ｎ
i は真正キャリア濃度、τpoはトラップ密度とトラップ
が正孔を捕獲する速度の積の逆数、τnoはトラップ密度
とトラップが電子を捕獲する速度の積の逆数である。
i は真正キャリア濃度、τpoはトラップ密度とトラップ
が正孔を捕獲する速度の積の逆数、τnoはトラップ密度
とトラップが電子を捕獲する速度の積の逆数である。
【００３４】ｎo とｐo は、それぞれ、式３および式４
で表される。
で表される。
【００３５】
【数３】
【００３６】
【数４】
【００３７】式３および式４中、εt とεi はそれぞれ
トラップ準位、真正フェルミ順位、ｋB はボルツマン定
数、Ｔは絶対温度を表している。
トラップ準位、真正フェルミ順位、ｋB はボルツマン定
数、Ｔは絶対温度を表している。
【００３８】ｐｎ接合に逆バイアスを印加して形成され
る空乏層中で生成される電流Ｉgenは、式５で与えられ
る。
る空乏層中で生成される電流Ｉgenは、式５で与えられ
る。
【００３９】
【数５】
【００４０】式５中、Ａは、ｐｎ接合の断面積である。
逆バイアス印加時には、空乏層の両端の中間電荷領域、
すなわち、中性ｐ型不純物層と中性ｎ型不純物層では、
拡散電流が生じる。ｐ領域における電子の拡散電流Ｉｄ
ｉｆｆ，ｎは、式６で表される。
逆バイアス印加時には、空乏層の両端の中間電荷領域、
すなわち、中性ｐ型不純物層と中性ｎ型不純物層では、
拡散電流が生じる。ｐ領域における電子の拡散電流Ｉｄ
ｉｆｆ，ｎは、式６で表される。
【００４１】
【数６】
【００４２】また、ｎ領域における正孔の拡散電流Ｉ
diff，ｐは、式７で与えられる。
diff，ｐは、式７で与えられる。
【００４３】
【数７】
【００４４】式７中、Ｄｎ，Ｄｐは電子と正孔の拡散係
数であり、Ｌn ，Ｌp は電子と正孔の拡散長である。し
たがって、逆バイアス印加時の電流ＩR は、式８で与え
られる。
数であり、Ｌn ，Ｌp は電子と正孔の拡散長である。し
たがって、逆バイアス印加時の電流ＩR は、式８で与え
られる。
【００４５】
【数８】
【００４６】式８がリーク電流を表わす式である。空乏
層中では、ｎｐ＜＜ｎi 2 であるので、Ｕは次のように
近似できる。
層中では、ｎｐ＜＜ｎi 2 であるので、Ｕは次のように
近似できる。
【００４７】
【数９】
【００４８】式９中で、σc は捕獲断面積であり、Ｖth
はキャリアの速度であり、Ｎt は捕獲中心の密度であ
る。式８および式９より、捕獲中心の密度や空乏層幅が
大きいほどリーク電流が大きくなることがわかる。さら
に大きい高電界が空乏層にかかると、空乏層中で発生し
たキャリアが電界に加速されてインパクトイオン化を引
き起こし、新たに伝導帯に電子を生成するために、リー
ク電流が増加する。ＳＲＨ過程によるリーク電流を抑制
する方法としては、ｐｎ接合付近のトラップ密度を減少
させること、またはｐｎ接合の濃度を濃くし、空乏層の
延びを小さくすることが考えられる。
はキャリアの速度であり、Ｎt は捕獲中心の密度であ
る。式８および式９より、捕獲中心の密度や空乏層幅が
大きいほどリーク電流が大きくなることがわかる。さら
に大きい高電界が空乏層にかかると、空乏層中で発生し
たキャリアが電界に加速されてインパクトイオン化を引
き起こし、新たに伝導帯に電子を生成するために、リー
ク電流が増加する。ＳＲＨ過程によるリーク電流を抑制
する方法としては、ｐｎ接合付近のトラップ密度を減少
させること、またはｐｎ接合の濃度を濃くし、空乏層の
延びを小さくすることが考えられる。
【００４９】また、この他にもリーク電流の原因とし
て、素子間分離のために形成されたＬＯＣＯＳ酸化膜の
劣化が挙げられる。すなわち、ＵＬＳＩの微細化に伴
い、素子間分離幅が小さくなり、ＬＯＣＯＳ酸化膜に強
い電界がかかりやすくなっている。そのため、ＬＯＣＯ
Ｓ酸化膜の上に堆積された膜から、水素原子が電界に引
かれて、ＬＯＣＯＳ酸化膜と基板との界面にドリフト
し、トラップを形成し、寄生トランジスタのしきい値電
圧を下げる。ひいてはリーク電流が生じる。そのため、
ＬＯＣＯＳ酸化膜やトレンチの酸化膜を形成するとき
に、酸化膜中の水素原子の数をなるべく減らすこと、ま
た、トラップの原因となる酸化膜中のシリコン原子の不
飽和結合手の数をなるべく減らすことが、素子分離酸化
膜の信頼性向上には不可欠となる。
て、素子間分離のために形成されたＬＯＣＯＳ酸化膜の
劣化が挙げられる。すなわち、ＵＬＳＩの微細化に伴
い、素子間分離幅が小さくなり、ＬＯＣＯＳ酸化膜に強
い電界がかかりやすくなっている。そのため、ＬＯＣＯ
Ｓ酸化膜の上に堆積された膜から、水素原子が電界に引
かれて、ＬＯＣＯＳ酸化膜と基板との界面にドリフト
し、トラップを形成し、寄生トランジスタのしきい値電
圧を下げる。ひいてはリーク電流が生じる。そのため、
ＬＯＣＯＳ酸化膜やトレンチの酸化膜を形成するとき
に、酸化膜中の水素原子の数をなるべく減らすこと、ま
た、トラップの原因となる酸化膜中のシリコン原子の不
飽和結合手の数をなるべく減らすことが、素子分離酸化
膜の信頼性向上には不可欠となる。
【００５０】
【発明が解決しようとする課題】以上説明したとおり、
素子間分離をＬＯＣＯＳ、ＳＷＡＭＩ構造あるいはトレ
ンチ構造で行なう場合のいずれの方法においても、シリ
コン酸化膜間の熱応力によって生じた格子欠陥がリーク
の原因となり、電気的な分離を完全に行なえないという
問題点があった。
素子間分離をＬＯＣＯＳ、ＳＷＡＭＩ構造あるいはトレ
ンチ構造で行なう場合のいずれの方法においても、シリ
コン酸化膜間の熱応力によって生じた格子欠陥がリーク
の原因となり、電気的な分離を完全に行なえないという
問題点があった。
【００５１】また、従来のＬＯＣＯＳ構造でも、ドレイ
ン不純物層とＬＯＣＯＳ酸化膜直下のチャネルカット不
純物層と間のｐｎ接合付近に存在する、微小な密度の格
子欠陥に起因するリーク電流が問題になっていた。
ン不純物層とＬＯＣＯＳ酸化膜直下のチャネルカット不
純物層と間のｐｎ接合付近に存在する、微小な密度の格
子欠陥に起因するリーク電流が問題になっていた。
【００５２】また、素子間の分離のためのＬＯＣＯＳ酸
化膜の素子間分離幅は、ＵＬＳＩの微細化に伴い小さく
なるため、ＬＯＣＯＳ酸化膜に印加される電界が大きく
なり、ひいてはＬＯＣＯＳ酸化膜の上に堆積された膜か
ら、ＬＯＣＯＳ酸化膜／シリコン基板界面への水素原子
のドリフトにより、トラップが生成しやすくなってい
る。このトラップが、寄生ＭＯＳＦＥＴのしきい値電圧
を下げ、ひいてはリーク電流を発生させる。
化膜の素子間分離幅は、ＵＬＳＩの微細化に伴い小さく
なるため、ＬＯＣＯＳ酸化膜に印加される電界が大きく
なり、ひいてはＬＯＣＯＳ酸化膜の上に堆積された膜か
ら、ＬＯＣＯＳ酸化膜／シリコン基板界面への水素原子
のドリフトにより、トラップが生成しやすくなってい
る。このトラップが、寄生ＭＯＳＦＥＴのしきい値電圧
を下げ、ひいてはリーク電流を発生させる。
【００５３】
【００５４】
【００５５】
【００５６】この発明の目的は、リーク電流が少ないト
レンチ分離構造を含む半導体装置の製造方法を提供する
ことにある。
レンチ分離構造を含む半導体装置の製造方法を提供する
ことにある。
【００５７】
【課題を解決するための手段】この発明の第１の局面に
従う半導体装置の製造方法においては、半導体基板の表
面上に下敷き酸化膜と窒化膜を順次形成する。素子領域
を他の素子領域から分離するトレンチ分離構造を形成す
べき部分の上に開口部分ができるように、上記下敷き酸
化膜および上記窒化膜をパターニングする。上記窒化膜
をマスクにして、上記半導体基板の主表面に溝を形成す
る。上記溝の表面を覆う第１の絶縁膜を形成する。上記
溝内の上記第１の絶縁膜表面上に第２の絶縁膜を充填す
る。上記下敷き酸化膜および上記窒化膜を除去する。露
出する上記半導体基板、上記第１および第２の絶縁膜の
表面を、Ｎ 2 Ｏ雰囲気中で熱処理する。上記素子領域に
素子を形成する。この発明の第２の局面に従う半導体装
置の製造方法は、上記第１の局面に従う半導体装置の製
造方法において、上記熱処理する工程の後、窒素雰囲気
中、８００℃以下の温度で２回目の熱処理を行なうこと
を特徴とする。この発明の第３の局面に従う半導体装置
の製造方法は、上記第１の局面に従う半導体装置の製造
方法において、上記熱処理は、９５０℃で行なうことを
特徴とする。この発明の第４の局面に従う半導体装置の
製造方法においては、まず、半導体基板の表面上に下敷
き酸化膜と窒化膜を順次形成する。素子領域を他の素子
領域から分離するトレンチ分離構造を形成すべき部分の
上に開口部ができるように、上記下敷き酸化膜および窒
化膜をパターニングする。上記窒化膜をマスクにして、
上記半導体基板主表面に溝を形成する。濃度が３００ｐ
ｐｍ以下にされたＮＦ3と、Ｏ2との混合ガス雰囲気中
で、上記溝の内壁を酸化して第１の絶縁膜を形成する。
上記溝内の上記第１の絶縁膜表面上に第２の絶縁膜を充
填する。上記下敷き酸化膜および上記窒化膜を除去す
る。上記素子領域に素子を形成する。この発明の第５の
局面に従う半導体装置の製造方法は、上記第４の局面に
従う半導体装置の製造方法において、上記第１の絶縁膜
を形成する工程の後、上記第２の絶縁膜を形成する工程
の前に、上記ＮＦ3と、Ｏ2との混合ガス雰囲気中で、さ
らに熱処理を加える。この発明の第６の局面に従う半導
体装置の製造方法は、上記第４の局面に従う半導体装置
の製造方法において、上記熱処理は、９５０℃で行なう
ことを特徴とする。
従う半導体装置の製造方法においては、半導体基板の表
面上に下敷き酸化膜と窒化膜を順次形成する。素子領域
を他の素子領域から分離するトレンチ分離構造を形成す
べき部分の上に開口部分ができるように、上記下敷き酸
化膜および上記窒化膜をパターニングする。上記窒化膜
をマスクにして、上記半導体基板の主表面に溝を形成す
る。上記溝の表面を覆う第１の絶縁膜を形成する。上記
溝内の上記第１の絶縁膜表面上に第２の絶縁膜を充填す
る。上記下敷き酸化膜および上記窒化膜を除去する。露
出する上記半導体基板、上記第１および第２の絶縁膜の
表面を、Ｎ 2 Ｏ雰囲気中で熱処理する。上記素子領域に
素子を形成する。この発明の第２の局面に従う半導体装
置の製造方法は、上記第１の局面に従う半導体装置の製
造方法において、上記熱処理する工程の後、窒素雰囲気
中、８００℃以下の温度で２回目の熱処理を行なうこと
を特徴とする。この発明の第３の局面に従う半導体装置
の製造方法は、上記第１の局面に従う半導体装置の製造
方法において、上記熱処理は、９５０℃で行なうことを
特徴とする。この発明の第４の局面に従う半導体装置の
製造方法においては、まず、半導体基板の表面上に下敷
き酸化膜と窒化膜を順次形成する。素子領域を他の素子
領域から分離するトレンチ分離構造を形成すべき部分の
上に開口部ができるように、上記下敷き酸化膜および窒
化膜をパターニングする。上記窒化膜をマスクにして、
上記半導体基板主表面に溝を形成する。濃度が３００ｐ
ｐｍ以下にされたＮＦ3と、Ｏ2との混合ガス雰囲気中
で、上記溝の内壁を酸化して第１の絶縁膜を形成する。
上記溝内の上記第１の絶縁膜表面上に第２の絶縁膜を充
填する。上記下敷き酸化膜および上記窒化膜を除去す
る。上記素子領域に素子を形成する。この発明の第５の
局面に従う半導体装置の製造方法は、上記第４の局面に
従う半導体装置の製造方法において、上記第１の絶縁膜
を形成する工程の後、上記第２の絶縁膜を形成する工程
の前に、上記ＮＦ3と、Ｏ2との混合ガス雰囲気中で、さ
らに熱処理を加える。この発明の第６の局面に従う半導
体装置の製造方法は、上記第４の局面に従う半導体装置
の製造方法において、上記熱処理は、９５０℃で行なう
ことを特徴とする。
【００５８】
【００５９】
【００６０】
【００６１】
【００６２】
【００６３】
【００６４】
【００６５】
【実施例】以下、この発明の実施例を図について説明す
る。
る。
【００６６】参考例１ 図１〜図７は、この発明の参考例１に係る半導体装置の
製造方法の概要を断面図で示したものである。
製造方法の概要を断面図で示したものである。
【００６７】半導体基板１の上に、下敷酸化膜２と窒化
膜３を順次形成する。図２を参照して、素子分離酸化膜
を形成すべき部分の上に開口部４ができるように、下敷
酸化膜２および窒化膜３をパターニングする。
膜３を順次形成する。図２を参照して、素子分離酸化膜
を形成すべき部分の上に開口部４ができるように、下敷
酸化膜２および窒化膜３をパターニングする。
【００６８】図３を参照して、窒化膜３をマスクにし
て、半導体基板１の表面を酸化し、それによって、半導
体基板１の表面中に素子分離酸化膜７を形成する。
て、半導体基板１の表面を酸化し、それによって、半導
体基板１の表面中に素子分離酸化膜７を形成する。
【００６９】図３と図４を参照して、下敷酸化膜２と窒
化膜３を除去する。これによって、素子領域１０６と素
子分離領域１０５が形成される。
化膜３を除去する。これによって、素子領域１０６と素
子分離領域１０５が形成される。
【００７０】図５を参照して、半導体基板を、９５０℃
以上の温度で、窒素またはＮ2 Ｏ雰囲気中で、熱処理す
る。この熱処理の効果については、後に詳述する。
以上の温度で、窒素またはＮ2 Ｏ雰囲気中で、熱処理す
る。この熱処理の効果については、後に詳述する。
【００７１】図６を参照して、半導体基板１の表面に、
チャネルカット層５を形成するための不純物イオン６を
注入する。
チャネルカット層５を形成するための不純物イオン６を
注入する。
【００７２】図７を参照して、素子領域１０６に、ＭＯ
ＳＦＥＴ８を形成する。次に、図５に示す熱処理の効果
について、説明する。
ＳＦＥＴ８を形成する。次に、図５に示す熱処理の効果
について、説明する。
【００７３】図８は、図４におけるＶＩＩＩ−ＶＩＩＩ
間の拡大図であり、素子分離酸化膜７とシリコン基板１
との界面の様子を詳細に図示した図である。素子分離酸
化膜７は、ＳｉＯ2 の網目構造を持った酸化膜で、格子
間シリコンを含んでいない層である。素子分離酸化膜７
と半導体基板１との間には、酸化反応時に未反応のまま
残された、過剰の格子間シリコンが存在する、ＳｉＯX
層１０（０＜Ｘ＜２）が存在する。ＳｉＯX 層１０中に
過剰の格子間シリコンが高密度に存在すると、半導体基
板１の表面に応力が集中し、ひいては格子欠陥を生じ
る。また、ＳｉＯ X 層１０中には、シリコン原子の不飽
和結合手（Ｓｉ−Ｓｉボンド）が多数存在し、トラップ
の原因となっている。
間の拡大図であり、素子分離酸化膜７とシリコン基板１
との界面の様子を詳細に図示した図である。素子分離酸
化膜７は、ＳｉＯ2 の網目構造を持った酸化膜で、格子
間シリコンを含んでいない層である。素子分離酸化膜７
と半導体基板１との間には、酸化反応時に未反応のまま
残された、過剰の格子間シリコンが存在する、ＳｉＯX
層１０（０＜Ｘ＜２）が存在する。ＳｉＯX 層１０中に
過剰の格子間シリコンが高密度に存在すると、半導体基
板１の表面に応力が集中し、ひいては格子欠陥を生じ
る。また、ＳｉＯ X 層１０中には、シリコン原子の不飽
和結合手（Ｓｉ−Ｓｉボンド）が多数存在し、トラップ
の原因となっている。
【００７４】図９は、図５に示す熱処理を行なった後
の、半導体装置の断面図であり、図５におけるＩＸ−Ｉ
Ｘ間の拡大図である。
の、半導体装置の断面図であり、図５におけるＩＸ−Ｉ
Ｘ間の拡大図である。
【００７５】図８と図９を参照して、熱処理後、ＳｉＯ
X 層１０の膜厚が減少している。すなわち、ＳｉＯX 層
１０中の過剰の格子間シリコンは、９５０°以上の窒素
雰囲気で熱処理によって、次に示す反応を与える。
X 層１０の膜厚が減少している。すなわち、ＳｉＯX 層
１０中の過剰の格子間シリコンは、９５０°以上の窒素
雰囲気で熱処理によって、次に示す反応を与える。
【００７６】ＳｉＯX →ＳｉＯ2 ＋Ｓｉ すなわち、９５０°以上の窒素雰囲気中で、ＳｉＯX 層
１０が熱処理されると、ＳｉＯX はＳｉＯ2 とＳｉとに
分解する。このとき生成したＳｉＯ2 は素子分離酸化膜
７に向かって移動し、また生成したＳｉはシリコン基板
１に向かって移動する。すなわち、９５０°以上の窒素
雰囲気中の熱処理によって、ＳｉＯX １０の膜厚は減少
し、ＳｉＯ2 の膜厚、すなわち素子分離酸化膜７の膜厚
が増加する。９５０℃以上の熱処理が必要である理由
は、シリコン原子−シリコン原子の結合エネルギが約２
ｅＶと比較的高いためである。この９５０℃以上の熱処
理を行なうと、ＳｉＯX 層１０中の格子間シリコンの密
度が少なくなるので、Ｓｉ／ＳｉＯ2 界面における応力
が緩和され、ひいては半導体基板１中において、格子欠
陥の形成は抑制される。
１０が熱処理されると、ＳｉＯX はＳｉＯ2 とＳｉとに
分解する。このとき生成したＳｉＯ2 は素子分離酸化膜
７に向かって移動し、また生成したＳｉはシリコン基板
１に向かって移動する。すなわち、９５０°以上の窒素
雰囲気中の熱処理によって、ＳｉＯX １０の膜厚は減少
し、ＳｉＯ2 の膜厚、すなわち素子分離酸化膜７の膜厚
が増加する。９５０℃以上の熱処理が必要である理由
は、シリコン原子−シリコン原子の結合エネルギが約２
ｅＶと比較的高いためである。この９５０℃以上の熱処
理を行なうと、ＳｉＯX 層１０中の格子間シリコンの密
度が少なくなるので、Ｓｉ／ＳｉＯ2 界面における応力
が緩和され、ひいては半導体基板１中において、格子欠
陥の形成は抑制される。
【００７７】なお、図８および図９で説明した概念は、
後述のトレンチ素子分離構造にもあてはまる。これにつ
いては後述する。
後述のトレンチ素子分離構造にもあてはまる。これにつ
いては後述する。
【００７８】図１０を参照して、素子分離酸化膜７が、
ＬＯＣＯＳ膜の場合には、応力は、特にフィールド酸化
膜の端部（Ａで示す部分）に集中する。しかし、ＬＯＣ
ＯＳ酸化膜を形成し、窒化膜等のマスク層を除去した
後、引続き、窒素雰囲気でたとえば、１１００℃、１２
０分間熱処理すれば、応力の緩和は、特に、素子分離酸
化膜７の端部（Ａで示す部分）で有効に行なわれる。
ＬＯＣＯＳ膜の場合には、応力は、特にフィールド酸化
膜の端部（Ａで示す部分）に集中する。しかし、ＬＯＣ
ＯＳ酸化膜を形成し、窒化膜等のマスク層を除去した
後、引続き、窒素雰囲気でたとえば、１１００℃、１２
０分間熱処理すれば、応力の緩和は、特に、素子分離酸
化膜７の端部（Ａで示す部分）で有効に行なわれる。
【００７９】図７に戻って、素子領域１０６に、ｎ型Ｍ
ＯＳＦＥＴを形成した場合には、ドレイン不純物層１４
とチャネルカット層５とがｐｎ接合を、素子分離酸化膜
７の端部付近に形成するので、この部分の応力を緩和す
ることが、格子欠陥密度の低減、さらにはリーク電流の
低減に有効である。
ＯＳＦＥＴを形成した場合には、ドレイン不純物層１４
とチャネルカット層５とがｐｎ接合を、素子分離酸化膜
７の端部付近に形成するので、この部分の応力を緩和す
ることが、格子欠陥密度の低減、さらにはリーク電流の
低減に有効である。
【００８０】また、本実施例では、図４と図５と図６を
参照して、窒化膜等のマスク層を除去した後、連続し
て、窒素雰囲気中で熱処理し、その後、チャネルカット
層５を形成している。図５に示す熱処理を、チャネルカ
ット層５を形成する前に行なっているので、狭チャネル
効果が防止される。順序を逆にして、チャネルカット層
５を形成した後に、９５０℃の熱処理を行なうと、チャ
ネルカット層から硼素が素子領域１０６へ拡散するた
め、狭チャネル効果が生じる。本実施例では、この狭チ
ャネル効果を防ぐために、ＬＯＣＯＳ酸化膜を形成した
後に、連続して、窒素雰囲気中で熱処理している。
参照して、窒化膜等のマスク層を除去した後、連続し
て、窒素雰囲気中で熱処理し、その後、チャネルカット
層５を形成している。図５に示す熱処理を、チャネルカ
ット層５を形成する前に行なっているので、狭チャネル
効果が防止される。順序を逆にして、チャネルカット層
５を形成した後に、９５０℃の熱処理を行なうと、チャ
ネルカット層から硼素が素子領域１０６へ拡散するた
め、狭チャネル効果が生じる。本実施例では、この狭チ
ャネル効果を防ぐために、ＬＯＣＯＳ酸化膜を形成した
後に、連続して、窒素雰囲気中で熱処理している。
【００８１】なお、本実施例においては、図５の工程に
おいて、９５０℃の熱処理を行なった後に、さらに８０
０℃以下の温度で熱処理するのが好ましい。この処理に
よって、応力は一層緩和される。
おいて、９５０℃の熱処理を行なった後に、さらに８０
０℃以下の温度で熱処理するのが好ましい。この処理に
よって、応力は一層緩和される。
【００８２】参考例２ 本参考例 は、本発明を、トレンチ素子分離構造の半導体
装置に適用することに関する。図１１を参照して、当該
半導体装置は、半導体基板２０１を備える。半導体基板
２０１の表面に、第１の溝２１３が形成されている。半
導体基板２０１中に、第２の溝２１５が形成されてい
る。第１の溝２１５の内壁面中には、不純物層２２０が
設けられ、第２の溝２１５の底面中には不純物層２１８
が設けられている。第２の溝２１５の側壁面を覆うよう
に、酸化膜２１６が設けられている。第２の溝２１５の
底面を被覆するように酸化膜２１９が設けられている。
第２の溝２１５の内部には、ポリシリコン２１７が埋込
まれている。第１の溝２１３の側壁には酸化膜２１４が
設けられている。半導体基板２０１の表面上に、第１の
溝２１３を取囲むように酸化膜２１２が設けられてい
る。
装置に適用することに関する。図１１を参照して、当該
半導体装置は、半導体基板２０１を備える。半導体基板
２０１の表面に、第１の溝２１３が形成されている。半
導体基板２０１中に、第２の溝２１５が形成されてい
る。第１の溝２１５の内壁面中には、不純物層２２０が
設けられ、第２の溝２１５の底面中には不純物層２１８
が設けられている。第２の溝２１５の側壁面を覆うよう
に、酸化膜２１６が設けられている。第２の溝２１５の
底面を被覆するように酸化膜２１９が設けられている。
第２の溝２１５の内部には、ポリシリコン２１７が埋込
まれている。第１の溝２１３の側壁には酸化膜２１４が
設けられている。半導体基板２０１の表面上に、第１の
溝２１３を取囲むように酸化膜２１２が設けられてい
る。
【００８３】第２の溝２１５の壁面に形成された酸化膜
２１６は１０ｎｍ程度の薄膜である。酸化膜２１６を第
２の溝の側壁面に形成した後に、引続き、１０２０℃で
９６分間、窒素雰囲気中で熱処理することによって、酸
化膜２１６，２１９と半導体基板２０１間の応力緩和が
実現でき、ひいてはリーク電流が低減する。
２１６は１０ｎｍ程度の薄膜である。酸化膜２１６を第
２の溝の側壁面に形成した後に、引続き、１０２０℃で
９６分間、窒素雰囲気中で熱処理することによって、酸
化膜２１６，２１９と半導体基板２０１間の応力緩和が
実現でき、ひいてはリーク電流が低減する。
【００８４】なお、後述するように、上記熱処理を、Ｎ
2 Ｏ雰囲気中で行なうと、第２の溝２１５の内壁面と半
導体基板２０１との境界に、窒素原子を含む境界層が形
成される（図示せず）。
2 Ｏ雰囲気中で行なうと、第２の溝２１５の内壁面と半
導体基板２０１との境界に、窒素原子を含む境界層が形
成される（図示せず）。
【００８５】このように、トレンチ分離構造の半導体装
置に本発明を適用しても、応力緩和が実現でき、ひいて
はリーク電流の低減を図ることができる。
置に本発明を適用しても、応力緩和が実現でき、ひいて
はリーク電流の低減を図ることができる。
【００８６】参考例３ 参考例３ は、半導体基板の主表面中に素子分離酸化膜を
形成するに先立って、半導体基板の表面を前処理するこ
とを特徴とする。図１２（ａ）を参照して、まず、半導
体基板を、窒素雰囲気中で、９５０℃以上の温度で熱処
理する。この９５０℃の熱処理により、半導体基板１の
表面に高濃度に存在する酸素原子が蒸発し、かつ、半導
体基板１の内部に酸素原子が析出し、低密度の微小欠陥
が生成する。その後、８００℃以下でさらに熱処理する
ことにより、半導体基板１の内部に酸素原子がさらに析
出し、微小欠陥がさらに形成され、ゲッタリング層１５
が形成される。ゲッタリング層１５は、後の工程で、表
面層１６に新たに生成する微小欠陥を取込む働きをす
る。ゲッタリング層１５中の微小欠陥の密度は、８００
℃以下の窒素雰囲気中での熱処理を、９５０℃の熱処理
と連続して行なわないと、高くならない。
形成するに先立って、半導体基板の表面を前処理するこ
とを特徴とする。図１２（ａ）を参照して、まず、半導
体基板を、窒素雰囲気中で、９５０℃以上の温度で熱処
理する。この９５０℃の熱処理により、半導体基板１の
表面に高濃度に存在する酸素原子が蒸発し、かつ、半導
体基板１の内部に酸素原子が析出し、低密度の微小欠陥
が生成する。その後、８００℃以下でさらに熱処理する
ことにより、半導体基板１の内部に酸素原子がさらに析
出し、微小欠陥がさらに形成され、ゲッタリング層１５
が形成される。ゲッタリング層１５は、後の工程で、表
面層１６に新たに生成する微小欠陥を取込む働きをす
る。ゲッタリング層１５中の微小欠陥の密度は、８００
℃以下の窒素雰囲気中での熱処理を、９５０℃の熱処理
と連続して行なわないと、高くならない。
【００８７】その後、図１２（ｂ）を参照して、半導体
基板１の表面上に下敷酸化膜、窒化膜を順次形成する
（図示せず）。そして分離酸化膜を形成すべき部分の上
に開口部ができるように、下敷酸化膜および窒化膜をパ
ターニングする（図示せず）。窒化膜をマスクにして、
半導体基板の表面を酸化し、それによって、半導体基板
の表面中に素子分離酸化膜７を形成する。このとき、Ｓ
ｉＯX 層１０も形成される。また、表面層１６中に形成
される格子欠陥は、ゲッタリング層７に取込まれる。そ
の結果、リーク電流の低減を図ることができる。下敷酸
化膜および窒化膜を除去した後、半導体基板１を９５０
℃以上の温度で熱処理することにより、ＳｉＯX 層１０
中の応力は緩和され、信頼性が向上する。
基板１の表面上に下敷酸化膜、窒化膜を順次形成する
（図示せず）。そして分離酸化膜を形成すべき部分の上
に開口部ができるように、下敷酸化膜および窒化膜をパ
ターニングする（図示せず）。窒化膜をマスクにして、
半導体基板の表面を酸化し、それによって、半導体基板
の表面中に素子分離酸化膜７を形成する。このとき、Ｓ
ｉＯX 層１０も形成される。また、表面層１６中に形成
される格子欠陥は、ゲッタリング層７に取込まれる。そ
の結果、リーク電流の低減を図ることができる。下敷酸
化膜および窒化膜を除去した後、半導体基板１を９５０
℃以上の温度で熱処理することにより、ＳｉＯX 層１０
中の応力は緩和され、信頼性が向上する。
【００８８】実施例１ 参考例１ では、ＬＯＣＯＳ酸化膜を形成した後に、窒素
雰囲気で高温熱処理することを説明した。この高温熱処
理により、ＳｉＯX層中のシリコン原子の不飽和結合手
が、他のシリコン原子の不飽和結合手と結合し、ひいて
は網目構造を持つＳｉＯ2層が形成される。しかしなが
ら、窒素雰囲気での熱処理だけでは、トラップの原因と
なるシリコン原子の不飽和結合手がまだ多く残ってしま
う。窒素雰囲気に用いる窒素分子（Ｎ2）は結合エネル
ギーが大きく、１１００℃程度の温度では、分解しない
からである。
雰囲気で高温熱処理することを説明した。この高温熱処
理により、ＳｉＯX層中のシリコン原子の不飽和結合手
が、他のシリコン原子の不飽和結合手と結合し、ひいて
は網目構造を持つＳｉＯ2層が形成される。しかしなが
ら、窒素雰囲気での熱処理だけでは、トラップの原因と
なるシリコン原子の不飽和結合手がまだ多く残ってしま
う。窒素雰囲気に用いる窒素分子（Ｎ2）は結合エネル
ギーが大きく、１１００℃程度の温度では、分解しない
からである。
【００８９】実施例１は、窒素雰囲気の代わりにＮ2Ｏ
雰囲気中で、９５０℃、１２５分間熱処理することを特
徴とする。図１３を参照して、９５０℃以上の温度で熱
処理することによって、ＳｉＯX層中のシリコン原子の
不飽和結合手は、他のシリコン原子の不飽和結合手と結
合する。また、Ｎ2Ｏは、高温で分解して窒素原子にな
る。この窒素原子が図１３のように、シリコン原子の不
飽和結合手を終端する。その結果、窒素雰囲気中での熱
処理に比べて、トラップ密度が著しく減少する（窒素原
子の濃度は、１０18〜１０21ａｔｍｓ／ｃｍ3であ
る）。それゆえに、フィールド領域にある寄生ＭＯＳト
ランジスタのしきい値電圧が低下しにくくなり、ひいて
はリーク電流の低減につながる。
雰囲気中で、９５０℃、１２５分間熱処理することを特
徴とする。図１３を参照して、９５０℃以上の温度で熱
処理することによって、ＳｉＯX層中のシリコン原子の
不飽和結合手は、他のシリコン原子の不飽和結合手と結
合する。また、Ｎ2Ｏは、高温で分解して窒素原子にな
る。この窒素原子が図１３のように、シリコン原子の不
飽和結合手を終端する。その結果、窒素雰囲気中での熱
処理に比べて、トラップ密度が著しく減少する（窒素原
子の濃度は、１０18〜１０21ａｔｍｓ／ｃｍ3であ
る）。それゆえに、フィールド領域にある寄生ＭＯＳト
ランジスタのしきい値電圧が低下しにくくなり、ひいて
はリーク電流の低減につながる。
【００９０】なお、本実施例においては、上記９５０℃
の熱処理の後、さらに続けて８００℃以下の温度で熱処
理するのが好ましい。８００℃以下の温度の熱処理は、
シリコン原子の不飽和結合手を窒素原子で終端させるた
めに効果的である。
の熱処理の後、さらに続けて８００℃以下の温度で熱処
理するのが好ましい。８００℃以下の温度の熱処理は、
シリコン原子の不飽和結合手を窒素原子で終端させるた
めに効果的である。
【００９１】実施例２ 本実施例では、参考例１における、ＬＯＣＯＳ酸化膜の
形成を、９５０℃で、Ｏ2とＮＦ3の混合ガス中で選択的
に酸化することによって行なう。このようにすることに
よって、シリコン基板／ＬＯＣＯＳ酸化膜界面でのシリ
コン原子の不飽和結合手を、ＬＯＣＯＳ酸化膜の形成時
に、減少させることができる。すなわち、酸化中、ＮＦ
3が分解して窒素原子とフッ素原子になり、これらの原
子が、シリコン原子の不飽和結合手を終端する。また、
結果として、トラップの密度が著しく減少する。
形成を、９５０℃で、Ｏ2とＮＦ3の混合ガス中で選択的
に酸化することによって行なう。このようにすることに
よって、シリコン基板／ＬＯＣＯＳ酸化膜界面でのシリ
コン原子の不飽和結合手を、ＬＯＣＯＳ酸化膜の形成時
に、減少させることができる。すなわち、酸化中、ＮＦ
3が分解して窒素原子とフッ素原子になり、これらの原
子が、シリコン原子の不飽和結合手を終端する。また、
結果として、トラップの密度が著しく減少する。
【００９２】なお、混合ガス中のＮＦ3 の濃度が濃すぎ
ると、図３８に示すように、フッ素原子が、Ｓｉ−Ｏ−
Ｓｉ結合を切断し、新たなＳｉ−Ｓｉ結合１００をつく
り、新たな不飽和結合手ができる。これによって、トラ
ップ密度が却って増加する。そこで、混合ガス中のＮＦ
3 の量は３００ｐｐｍ程度以下にするのが好ましい。
ると、図３８に示すように、フッ素原子が、Ｓｉ−Ｏ−
Ｓｉ結合を切断し、新たなＳｉ−Ｓｉ結合１００をつく
り、新たな不飽和結合手ができる。これによって、トラ
ップ密度が却って増加する。そこで、混合ガス中のＮＦ
3 の量は３００ｐｐｍ程度以下にするのが好ましい。
【００９３】その後、すなわち、ＬＯＣＯＳ酸化膜を形
成した後、さらに、Ｎ2 Ｏ雰囲気中で９５０℃で熱処理
することにより、Ｓｉ−Ｆ−Ｓｉの不飽和結合手を窒素
原子や酸素原子で終端させる。これによって、酸化膜の
トラップ密度を減少させることができるとともに、半導
体基板中のトラップ密度をより一層減少させることがで
きる。
成した後、さらに、Ｎ2 Ｏ雰囲気中で９５０℃で熱処理
することにより、Ｓｉ−Ｆ−Ｓｉの不飽和結合手を窒素
原子や酸素原子で終端させる。これによって、酸化膜の
トラップ密度を減少させることができるとともに、半導
体基板中のトラップ密度をより一層減少させることがで
きる。
【００９４】トレンチ分離構造の場合も、本実施例は同
様に適用適用される。すなわち、図１１を再び参照し
て、第２の溝２１５の内壁に酸化膜２１６および酸化膜
２１９を形成する。この酸化膜２１６，２１９は、９５
０℃で、Ｏ2 とＮＦ3 の混合ガスを用いて、第２の溝２
１５の内壁を１５ｎｍ程度酸化することによって形成さ
れる。なお、混合ガス中のＮＦ3 の濃度は３００ｐｐｍ
以下にするのが好ましい。酸化膜２１６，２１９を形成
した後、連続して、Ｎ2 Ｏ雰囲気中で、９５０℃の熱処
理を行なう。これによって、図示しないがＳｉＯX 層の
膜厚が減少する。結果として、酸化膜２１６，２１９中
のトラップ密度を減少させることができるとともに、半
導体基板２０１中のトラップ密度を、より一層減少させ
ることができる。
様に適用適用される。すなわち、図１１を再び参照し
て、第２の溝２１５の内壁に酸化膜２１６および酸化膜
２１９を形成する。この酸化膜２１６，２１９は、９５
０℃で、Ｏ2 とＮＦ3 の混合ガスを用いて、第２の溝２
１５の内壁を１５ｎｍ程度酸化することによって形成さ
れる。なお、混合ガス中のＮＦ3 の濃度は３００ｐｐｍ
以下にするのが好ましい。酸化膜２１６，２１９を形成
した後、連続して、Ｎ2 Ｏ雰囲気中で、９５０℃の熱処
理を行なう。これによって、図示しないがＳｉＯX 層の
膜厚が減少する。結果として、酸化膜２１６，２１９中
のトラップ密度を減少させることができるとともに、半
導体基板２０１中のトラップ密度を、より一層減少させ
ることができる。
【００９５】参考例４ 図１４〜図１７は、参考例４に係る工程を、断面図で示
したものである。図１４を参照して、半導体基板１の表
面を１０００℃以上で熱酸化し、酸化膜１７を形成す
る。得られた酸化膜１７は犠牲酸化膜と呼ばれる。図１
４と図１５を参照して、酸化膜１７を半導体基板１の表
面から除去する。このような工程を、犠牲酸化という。
この犠牲酸化により、半導体基板１の内部に高濃度に含
まれていた酸素原子のうち、表面部分に存在していた酸
素が除去される。そのため、表面付近に、酸素原子が析
出することはなく、ひいては微小欠陥が形成されること
はない。その後、図１６を参照して、半導体基板１の上
に下敷酸化膜２と窒化膜３を選択的に形成する。図１７
を参照して、窒化膜３をマスクにして、半導体基板１の
表面を酸化することによって、素子分離酸化膜７を形成
する。半導体基板の、表面付近には、微小欠陥がほとん
どないため、ＬＯＣＯＳ端のｐｎ接合付近において、リ
ーク電流は減少する。
したものである。図１４を参照して、半導体基板１の表
面を１０００℃以上で熱酸化し、酸化膜１７を形成す
る。得られた酸化膜１７は犠牲酸化膜と呼ばれる。図１
４と図１５を参照して、酸化膜１７を半導体基板１の表
面から除去する。このような工程を、犠牲酸化という。
この犠牲酸化により、半導体基板１の内部に高濃度に含
まれていた酸素原子のうち、表面部分に存在していた酸
素が除去される。そのため、表面付近に、酸素原子が析
出することはなく、ひいては微小欠陥が形成されること
はない。その後、図１６を参照して、半導体基板１の上
に下敷酸化膜２と窒化膜３を選択的に形成する。図１７
を参照して、窒化膜３をマスクにして、半導体基板１の
表面を酸化することによって、素子分離酸化膜７を形成
する。半導体基板の、表面付近には、微小欠陥がほとん
どないため、ＬＯＣＯＳ端のｐｎ接合付近において、リ
ーク電流は減少する。
【００９６】参考例５ 参考例５ に係る方法を、図１８〜図２０を用いて説明す
る。
る。
【００９７】図１８を参照して、半導体基板１を、１０
００℃以上で、窒素雰囲気中で熱処理する。この熱処理
によって、半導体基板１の表面層に含まれている酸素原
子は、基板の表面から外部へ蒸発する。また、この熱処
理によって、図１８に示すように、ウエハ内部に酸素原
子が析出し、ひいてはゲッタリング層１５が形成され
る。その後、連続して、さらに窒素雰囲気中で、８００
℃以下の温度で熱処理をすると、ゲッタリング層１５中
の微小欠陥の濃度が高くなり、ひいては表面層１６中に
微小欠陥がほとんど存在しない、半導体基板１が得られ
る。
００℃以上で、窒素雰囲気中で熱処理する。この熱処理
によって、半導体基板１の表面層に含まれている酸素原
子は、基板の表面から外部へ蒸発する。また、この熱処
理によって、図１８に示すように、ウエハ内部に酸素原
子が析出し、ひいてはゲッタリング層１５が形成され
る。その後、連続して、さらに窒素雰囲気中で、８００
℃以下の温度で熱処理をすると、ゲッタリング層１５中
の微小欠陥の濃度が高くなり、ひいては表面層１６中に
微小欠陥がほとんど存在しない、半導体基板１が得られ
る。
【００９８】図１９を参照して、半導体基板１の上に、
下敷酸化膜２と窒化膜３を選択的に形成する。図２０を
参照して、窒化膜３をマスクにして、半導体基板１の表
面を熱酸化し、素子分離酸化膜７を形成する。表面層１
６に微小欠陥があると、素子分離酸化膜の形成のための
酸化工程で、積層欠陥が形成されるが、本実施例のよう
に、ゲッタリング層１５が存在すると、表面付近の微小
欠陥はほとんどすべてゲッタリング層１５中に取込まれ
る。ひいては、リーク電流の原因となる格子欠陥は、表
面付近には形成されない。本実施例によると、特にｐｎ
接合が形成されるＬＯＣＯＳの端部付近での格子欠陥が
減少するので、この付近におけるリーク電流が減少す
る。
下敷酸化膜２と窒化膜３を選択的に形成する。図２０を
参照して、窒化膜３をマスクにして、半導体基板１の表
面を熱酸化し、素子分離酸化膜７を形成する。表面層１
６に微小欠陥があると、素子分離酸化膜の形成のための
酸化工程で、積層欠陥が形成されるが、本実施例のよう
に、ゲッタリング層１５が存在すると、表面付近の微小
欠陥はほとんどすべてゲッタリング層１５中に取込まれ
る。ひいては、リーク電流の原因となる格子欠陥は、表
面付近には形成されない。本実施例によると、特にｐｎ
接合が形成されるＬＯＣＯＳの端部付近での格子欠陥が
減少するので、この付近におけるリーク電流が減少す
る。
【００９９】
【発明の効果】この発明の第１の局面に従う半導体装置
の製造方法によれば、Ｎ 2 Ｏ雰囲気中で熱処理を加えて
いるため、低い温度で、窒素原子と酸素原子が分解され
て、トレンチ表面のシリコン原子の不飽和結合種を終端
することができ、リーク電流を低減することができる。
この発明の第２の局面に従う半導体装置の製造方法によ
れば、３００ｐｐｍ以下のＮＦ3と、Ｏ2との混合ガス雰
囲気で熱酸化するので、トレンチ内壁のシリコン原子の
不飽和結合種を終端することができ、ひいては、リーク
電流を低減することができるという効果を奏する。
の製造方法によれば、Ｎ 2 Ｏ雰囲気中で熱処理を加えて
いるため、低い温度で、窒素原子と酸素原子が分解され
て、トレンチ表面のシリコン原子の不飽和結合種を終端
することができ、リーク電流を低減することができる。
この発明の第２の局面に従う半導体装置の製造方法によ
れば、３００ｐｐｍ以下のＮＦ3と、Ｏ2との混合ガス雰
囲気で熱酸化するので、トレンチ内壁のシリコン原子の
不飽和結合種を終端することができ、ひいては、リーク
電流を低減することができるという効果を奏する。
【０１００】
【０１０１】
【図１】 参考例１に係る半導体装置の製造方法の順序
の第１の工程における半導体装置の断面図である。
の第１の工程における半導体装置の断面図である。
【図２】 参考例１に係る半導体装置の製造方法の順序
の第２の工程における半導体装置の断面図である。
の第２の工程における半導体装置の断面図である。
【図３】 参考例１に係る半導体装置の製造方法の順序
の第３の工程における半導体装置の断面図である。
の第３の工程における半導体装置の断面図である。
【図４】 参考例１に係る半導体装置の製造方法の順序
の第４の工程における半導体装置の断面図である。
の第４の工程における半導体装置の断面図である。
【図５】 参考例１に係る半導体装置の製造方法の順序
の第５の工程における半導体装置の断面図である。
の第５の工程における半導体装置の断面図である。
【図６】 参考例１に係る半導体装置の製造方法の順序
の第６の工程における半導体装置の断面図である。
の第６の工程における半導体装置の断面図である。
【図７】 参考例１に係る半導体装置の製造方法の順序
の第７の工程における半導体装置の断面図である。
の第７の工程における半導体装置の断面図である。
【図８】 参考例１に係る半導体装置の製造方法の要部
の第１の工程における半導体装置の拡大断面図である。
の第１の工程における半導体装置の拡大断面図である。
【図９】 参考例１に係る半導体装置の製造方法の要部
の第２の工程における半導体装置の拡大断面図である。
の第２の工程における半導体装置の拡大断面図である。
【図１０】 参考例１に係る半導体装置の製造方法の要
部の第３の工程における半導体装置の拡大断面図であ
る。
部の第３の工程における半導体装置の拡大断面図であ
る。
【図１１】 参考例２に係る半導体装置の断面図であ
る。
る。
【図１２】 参考例３に係る半導体装置の製造方法の断
面図である。
面図である。
【図１３】 実施例１に係る半導体装置の製造方法の特
徴を、化学反応式で示した図である。
徴を、化学反応式で示した図である。
【図１４】 参考例４に係る半導体装置の製造方法の順
序の第１の工程における半導体装置の断面図である。
序の第１の工程における半導体装置の断面図である。
【図１５】 参考例４に係る半導体装置の製造方法の順
序の第２の工程における半導体装置の断面図である。
序の第２の工程における半導体装置の断面図である。
【図１６】 参考例４に係る半導体装置の製造方法の順
序の第３の工程における半導体装置の断面図である。
序の第３の工程における半導体装置の断面図である。
【図１７】 参考例４に係る半導体装置の製造方法の順
序の第４の工程における半導体装置の断面図である。
序の第４の工程における半導体装置の断面図である。
【図１８】 参考例５に係る半導体装置の製造方法の順
序の第１の工程における半導体装置の断面図である。
序の第１の工程における半導体装置の断面図である。
【図１９】 参考例５に係る半導体装置の製造方法の順
序の第２の工程における半導体装置の断面図である。
序の第２の工程における半導体装置の断面図である。
【図２０】 参考例５に係る半導体装置の製造方法の順
序の第３の工程における半導体装置の断面図である。
序の第３の工程における半導体装置の断面図である。
【図２１】 従来の半導体装置の製造方法の順序の第１
の工程における半導体装置の断面図である。
の工程における半導体装置の断面図である。
【図２２】 従来の半導体装置の製造方法の順序の第２
の工程における半導体装置の断面図である。
の工程における半導体装置の断面図である。
【図２３】 従来の半導体装置の製造方法の順序の第３
の工程における半導体装置の断面図である。
の工程における半導体装置の断面図である。
【図２４】 従来の半導体装置の製造方法の順序の第４
の工程における半導体装置の断面図である。
の工程における半導体装置の断面図である。
【図２５】 従来の半導体装置の製造方法の順序の第５
の工程における半導体装置の断面図である。
の工程における半導体装置の断面図である。
【図２６】 従来の半導体装置の製造方法の順序の第６
の工程における半導体装置の断面図である。
の工程における半導体装置の断面図である。
【図２７】 従来の半導体装置の製造方法の要部の第１
の工程における半導体装置の拡大断面図である。
の工程における半導体装置の拡大断面図である。
【図２８】 従来の半導体装置の製造方法の要部の第２
の工程における半導体装置の拡大断面図である。
の工程における半導体装置の拡大断面図である。
【図２９】 従来のＳｉＯX層の化学構造を示した図で
ある。
ある。
【図３０】 従来のＳＷＡＭＩ法を用いる半導体装置の
製造方法の順序の第１の工程における半導体装置の断面
図である。
製造方法の順序の第１の工程における半導体装置の断面
図である。
【図３１】 従来のＳＷＡＭＩ法を用いる半導体装置の
製造方法の順序の第２の工程における半導体装置の断面
図である。
製造方法の順序の第２の工程における半導体装置の断面
図である。
【図３２】 従来のＳＷＡＭＩ法を用いる半導体装置の
製造方法の順序の第３の工程における半導体装置の断面
図である。
製造方法の順序の第３の工程における半導体装置の断面
図である。
【図３３】 従来のＳＷＡＭＩ法を用いる半導体装置の
製造方法の順序の第４の工程における半導体装置の断面
図である。
製造方法の順序の第４の工程における半導体装置の断面
図である。
【図３４】 従来のＳＷＡＭＩ法を用いる半導体装置の
製造方法の順序の第５の工程における半導体装置の断面
図である。
製造方法の順序の第５の工程における半導体装置の断面
図である。
【図３５】 従来のＳＷＡＭＩ法を用いる半導体装置の
製造方法の順序の第６の工程における半導体装置の断面
図である。
製造方法の順序の第６の工程における半導体装置の断面
図である。
【図３６】 従来のトレンチ分離構造を有する半導体装
置の断面図である。
置の断面図である。
【図３７】 Ｓｈｏｃｋｌｅｙ−Ｒｅａｄ−Ｈａｌｌ過
程を説明する図である。
程を説明する図である。
【図３８】 混合ガス中のＮＦ3濃度が濃すぎる場合の
問題点を示す図である。
問題点を示す図である。
１ 半導体基板、２ 下敷酸化膜、３ 窒化膜、７ 素
子分離酸化膜。
子分離酸化膜。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 29/78 ３０１Ｒ (56)参考文献 特開 平３−154346（ＪＰ，Ａ) 特開 平６−69499（ＪＰ，Ａ) 特開 平５−144805（ＪＰ，Ａ) 特開 平４−74425（ＪＰ，Ａ) 特開 昭60−184670（ＪＰ，Ａ) 特開 昭61−252645（ＪＰ，Ａ) 特開 平４−249324（ＪＰ，Ａ) 特開 平４−361528（ＪＰ，Ａ) 特開 昭59−16338（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/76 H01L 21/31 - 21/316 H01L 27/08 331 H01L 29/78
Claims (6)
- 【請求項１】 半導体基板の表面上に下敷き酸化膜と窒
化膜を順次形成する工程と、 素子領域を他の素子領域から分離するトレンチ分離構造
を形成すべき部分の上に開口部ができるように、前記下
敷き酸化膜および窒化膜をパターニングする工程と、 前記窒化膜をマスクにして、前記半導体基板主表面に溝
を形成する工程と、 前記溝の表面を覆う第１の絶縁膜を形成する工程と、 前記溝内の前記第１の絶縁膜表面上に第２の絶縁膜を充
填する工程と、 前記下敷き酸化膜および前記窒化膜を除去する工程と、 露出する前記半導体基板、前記第１および第２の絶縁膜
の表面を、Ｎ 2 Ｏ雰囲気中で熱処理する工程と、 前記素子領域に素子を形成する工程と、を備えた半導体
装置の製造方法。 - 【請求項２】 前記熱処理する工程の後、窒素雰囲気
中、８００℃以下の温度で２回目の熱処理を行なう工程
を備えたことを特徴とする、請求項１に記載の半導体装
置の製造方法。 - 【請求項３】 前記熱処理は、９５０℃以上で行なうこ
とを特徴とする、請求項１に記載の半導体装置の製造方
法。 - 【請求項４】 半導体基板の表面上に下敷き酸化膜と窒
化膜を順次形成する工程と、 素子領域を他の素子領域から分離するトレンチ分離構造
を形成すべき部分の上に開口部ができるように、前記下
敷き酸化膜および窒化膜をパターニングする工程と、 前記窒化膜をマスクにして、前記半導体基板主表面に溝
を形成する工程と、 濃度が３００ｐｐｍ以下にされたＮＦ 3 と、Ｏ 2 との混合
ガス雰囲気中で、前記溝の内壁を酸化して第１の絶縁膜
を形成する工程と、 前記溝内の前記第１の絶縁膜表面上に第２の絶縁膜を充
填する工程と、 前記下敷き酸化膜および前記窒化膜を除去する工程と、 前記素子領域に素子を形成する工程と、を備えた半導体
装置の製造方法。 - 【請求項５】 前記第１の絶縁膜を形成する工程の後、
前記第２の絶縁膜を形成する工程の前に、 前記ＮＦ 3 と、Ｏ 2 との混合ガス雰囲気中で、さらに熱処
理を加える工程を備えたことを特徴とする、請求項４に
記載の半導体装置の製造方法。 - 【請求項６】 前記熱処理は、９５０℃以上で行なうこ
とを特徴とする、請求項４に記載の半導体装置の製造方
法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17840894A JP3304621B2 (ja) | 1994-07-29 | 1994-07-29 | 半導体装置の製造方法 |
| DE19507816A DE19507816C2 (de) | 1994-07-29 | 1995-03-06 | Halbleitervorrichtungen mit einem Elementisolationsoxidfilm und einer Stickstoffatome beinhaltenden Grenzschicht und ein Verfahren zur Herstellung einer solchen Halbleitervorrichtung |
| KR1019950022951A KR100199269B1 (ko) | 1994-07-29 | 1995-07-28 | 반도체 장치 및 그 제조방법 |
| US08/706,966 US5668403A (en) | 1994-07-29 | 1996-09-03 | Semiconductor device with reduced leakage current |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17840894A JP3304621B2 (ja) | 1994-07-29 | 1994-07-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0846025A JPH0846025A (ja) | 1996-02-16 |
| JP3304621B2 true JP3304621B2 (ja) | 2002-07-22 |
Family
ID=16047973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17840894A Expired - Lifetime JP3304621B2 (ja) | 1994-07-29 | 1994-07-29 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5668403A (ja) |
| JP (1) | JP3304621B2 (ja) |
| KR (1) | KR100199269B1 (ja) |
| DE (1) | DE19507816C2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3542189B2 (ja) * | 1995-03-08 | 2004-07-14 | 株式会社ルネサステクノロジ | 半導体装置の製造方法及び半導体装置 |
| KR100237630B1 (ko) * | 1997-03-24 | 2000-01-15 | 김영환 | 반도체 소자의 격리 구조 제조 방법 |
| US6002160A (en) | 1997-12-12 | 1999-12-14 | Advanced Micro Devices, Inc. | Semiconductor isolation process to minimize weak oxide problems |
| JPH11214384A (ja) * | 1998-01-28 | 1999-08-06 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2000133700A (ja) | 1998-10-22 | 2000-05-12 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6472270B1 (en) * | 2001-03-06 | 2002-10-29 | Advanced Micro Devices, Inc. | Elimination of voids at the oxide/silicon interface in trench-based structures |
| US20060079046A1 (en) * | 2004-10-12 | 2006-04-13 | International Business Machines Corporation | Method and structure for improving cmos device reliability using combinations of insulating materials |
| US7288451B2 (en) * | 2005-03-01 | 2007-10-30 | International Business Machines Corporation | Method and structure for forming self-aligned, dual stress liner for CMOS devices |
| US7101744B1 (en) | 2005-03-01 | 2006-09-05 | International Business Machines Corporation | Method for forming self-aligned, dual silicon nitride liner for CMOS devices |
| JP2006310350A (ja) * | 2005-04-26 | 2006-11-09 | Ishikawajima Harima Heavy Ind Co Ltd | 素子間分離領域の形成方法 |
| US7244644B2 (en) * | 2005-07-21 | 2007-07-17 | International Business Machines Corporation | Undercut and residual spacer prevention for dual stressed layers |
| US20090309163A1 (en) * | 2008-06-11 | 2009-12-17 | International Business Machines Corporation | Method and structure for enhancing both nmosfet and pmosfet performance with a stressed film and discontinuity extending to underlying layer |
| JP5629450B2 (ja) | 2009-10-16 | 2014-11-19 | キヤノン株式会社 | 半導体素子及び半導体素子の形成方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4462847A (en) * | 1982-06-21 | 1984-07-31 | Texas Instruments Incorporated | Fabrication of dielectrically isolated microelectronic semiconductor circuits utilizing selective growth by low pressure vapor deposition |
| DE3329074A1 (de) * | 1983-08-11 | 1985-02-28 | Siemens AG, 1000 Berlin und 8000 München | Verhinderung der oxidationsmitteldiffusion bei der herstellung von halbleiterschichtanordnungen |
| JPS6083346A (ja) * | 1983-10-14 | 1985-05-11 | Hitachi Ltd | 半導体集積回路装置 |
| US5242860A (en) * | 1991-07-24 | 1993-09-07 | Applied Materials, Inc. | Method for the formation of tin barrier layer with preferential (111) crystallographic orientation |
| US5192707A (en) * | 1991-07-31 | 1993-03-09 | Sgs-Thomson Microelectronics, Inc. | Method of forming isolated regions of oxide |
| JPH05102136A (ja) * | 1991-10-03 | 1993-04-23 | Toshiba Corp | 半導体集積回路装置の製造方法 |
| JP3688726B2 (ja) * | 1992-07-17 | 2005-08-31 | 株式会社東芝 | 半導体装置の製造方法 |
| US5236862A (en) * | 1992-12-03 | 1993-08-17 | Motorola, Inc. | Method of forming oxide isolation |
| US5434109A (en) * | 1993-04-27 | 1995-07-18 | International Business Machines Corporation | Oxidation of silicon nitride in semiconductor devices |
| KR960011861B1 (ko) * | 1993-06-10 | 1996-09-03 | 삼성전자 주식회사 | 반도체장치의 소자 분리 방법 |
| US5316965A (en) * | 1993-07-29 | 1994-05-31 | Digital Equipment Corporation | Method of decreasing the field oxide etch rate in isolation technology |
| US5387540A (en) * | 1993-09-30 | 1995-02-07 | Motorola Inc. | Method of forming trench isolation structure in an integrated circuit |
-
1994
- 1994-07-29 JP JP17840894A patent/JP3304621B2/ja not_active Expired - Lifetime
-
1995
- 1995-03-06 DE DE19507816A patent/DE19507816C2/de not_active Expired - Lifetime
- 1995-07-28 KR KR1019950022951A patent/KR100199269B1/ko not_active IP Right Cessation
-
1996
- 1996-09-03 US US08/706,966 patent/US5668403A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR960005947A (ko) | 1996-02-23 |
| JPH0846025A (ja) | 1996-02-16 |
| DE19507816C2 (de) | 2001-04-12 |
| DE19507816A1 (de) | 1996-02-08 |
| KR100199269B1 (ko) | 1999-06-15 |
| US5668403A (en) | 1997-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4066574B2 (ja) | 半導体装置の製造方法 | |
| US6399460B1 (en) | Semiconductor device | |
| JPH0513566A (ja) | 半導体装置の製造方法 | |
| JP3304621B2 (ja) | 半導体装置の製造方法 | |
| JP2004311739A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2003158178A (ja) | 半導体装置およびその製造方法 | |
| JPH06120490A (ja) | 半導体装置及びその製造方法 | |
| JP3373618B2 (ja) | 半導体装置の素子分離法 | |
| JPH08264789A (ja) | 絶縁ゲート半導体装置および製造方法 | |
| JP2001085680A (ja) | 半導体装置の製造方法 | |
| JPH11145273A (ja) | 半導体装置の製造方法 | |
| JP4054557B2 (ja) | 半導体素子の製造方法 | |
| JP2889295B2 (ja) | 半導体装置及びその製造方法 | |
| US4054989A (en) | High reliability, low leakage, self-aligned silicon gate FET and method of fabricating same | |
| JP2010239044A (ja) | 集積化半導体装置及びその製造方法 | |
| JP2021153163A (ja) | 半導体装置の製造方法、および半導体装置 | |
| JP2006216815A (ja) | フィールド酸化膜形成法 | |
| JP3949211B2 (ja) | 半導体装置の製造方法 | |
| JP3060948B2 (ja) | 半導体装置の製造方法 | |
| JPH11168210A (ja) | 半導体装置の製造方法 | |
| JP3644682B2 (ja) | 半導体装置の製造方法 | |
| JPH07321102A (ja) | 半導体装置の製造方法 | |
| JP3478497B2 (ja) | 半導体装置の製造方法 | |
| JP2968548B2 (ja) | 半導体装置及びその製造方法 | |
| JP3092834B2 (ja) | 素子分離のための半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020416 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080510 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090510 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100510 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100510 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110510 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110510 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120510 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120510 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130510 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140510 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |