FR2598259A1 - Diode zener enterree et procede de fabrication. - Google Patents
Diode zener enterree et procede de fabrication. Download PDFInfo
- Publication number
- FR2598259A1 FR2598259A1 FR8701772A FR8701772A FR2598259A1 FR 2598259 A1 FR2598259 A1 FR 2598259A1 FR 8701772 A FR8701772 A FR 8701772A FR 8701772 A FR8701772 A FR 8701772A FR 2598259 A1 FR2598259 A1 FR 2598259A1
- Authority
- FR
- France
- Prior art keywords
- region
- type
- doped
- peripheral portion
- type region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 230000002093 peripheral effect Effects 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 239000012535 impurity Substances 0.000 claims description 27
- 238000009792 diffusion process Methods 0.000 claims description 25
- 238000002955 isolation Methods 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 10
- 230000000873 masking effect Effects 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 230000015556 catabolic process Effects 0.000 description 23
- 238000009413 insulation Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 230000008901 benefit Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000002131 composite material Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/866—Zener diodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/983—Zener diodes
Landscapes
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Bipolar Integrated Circuits (AREA)
- Element Separation (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Glass Compositions (AREA)
- Led Device Packages (AREA)
- Soft Magnetic Materials (AREA)
Abstract
L'INVENTION CONCERNE LA TECHNOLOGIE DES SEMI-CONDUCTEURS. UNE DIODE ZENER ENTERREE CONFORME A L'INVENTION COMPREND NOTAMMENT UNE REGION DE TYPE N FAIBLEMENT DOPEE3, DES MOYENS10 ISOLANT CETTE REGION PAR RAPPORT A TOUTE AUTRE REGION DE TYPE N FAIBLEMENT DOPEE SUR LE SUBSTRAT, UNE PREMIERE REGION DE TYPE P FORTEMENT DOPEE11 QUI COMPORTE UNE PARTIE INTERIEURE DOPEE DE FACON11 QUI COMPORTE UNE PARTIE PERIPHERIQUE DOPEE DE FACON RELATIVEMENT FAIBLE, UNE SECONDE REGION DE TYPE P12, 18 DONT UNE PARTIE AU MOINS CHEVAUCHE LA PARTIE PERIPHERIQUE DE LA PREMIERE REGION DE TYPE P, ET UNE REGION DE TYPE N FORTEMENT DOPEE21 QUI, EN ASSOCIATION AVEC LA PREMIERE REGION DE TYPE P, FORME UNE JONCTION PN ENTERREE30 QUI EST LA JONCTION ACTIVE DE LA DIODE ZENER. APPLICATION A LA FABRICATION DES CIRCUITS INTEGRES.
Description
La présente invention concerne des diodes zener enterrées perfectionnées
qui sont compatibles avec des procédés de fabrication classiques de tranches de circuits
intégrés bipolaires.
Dans certaines applications de circuits intégrés, il est essentiel de disposer de circuits capables de produire des tensions de référence avec une faible dérive thermique non compensée, un très faible niveau de bruit et une stabilité très élevée au cours du temps. Cette dernière caractéristique évite la nécessité de procédures de déverminage qui peuvent par ailleurs être nécessaires pour assurer un fonctionnement stable. Les diodes zener qui acheminent leur courant à la surface du semiconducteur ou très près de la surface présentent à la fois des valeurs élevées 15 de tension de bruit de basse fréquence et des performances de tension qui ne sont pas stables dans le temps. Des jonctions de diodes zener enterrées ne présentent pas de telles caractéristiques indésirables. On a recherché longtemps dans l'industrie des semiconducteurs des diodes zener en 20 circuit intégré qu'on puisse utiliser pour produire de telles tensions de référence. Jusqu'à présent, aucune diode zener antérieure pouvant être fabriquée en utilisant des procédés de fabrication classiques de tranches de circuits intégrés bipolaires, n'a été entièrement satisfaisante. 25 Dans le cas o des tensions de référence présentant une dérive thermique extrêmement faible sont nécessaires, les concepteurs de circuits ont dû recourir à des circuits de référence souvent complexes, connus sous le nom de circuits à bande interdite. Les brevets des E.U.A. n 4 325 017, 4 249 122, 4 339 707 et 4 064 448, ainsi que le brevet des E.U.A. n 4 524 318 (déposé par l'un des présents inventeurs) décrivent des exemples de circuits à bande interdite correspondant à l'état actuel de la technique, qui sont nécessaires pour produire des tensions de référence présen35 tant une stabilité appropriée dans certaines applications
de circuits.
L'état actuel de la technique en ce qui concerne les diodes zener enterrées, stables et à faible bruit, compatibles avec les procédés de fabrication de circuits inté5 grés, est représenté dans le brevet des E.U. A. n 4 127 859 (Nelson). D'autres diodes zener enterrées, moins stables et présentant un bruit plus élevé, sont décrites dans les brevets des E.U. A. n 3 881 179 (Howard, Jr.), 4 136 349 (Tsang) et 4 213 806 (Tsang). Le brevet de Nelson précité indique que la meilleure diode zener enterrée existante, compatible avec les procédés de fabrication de circuits intégrés, présente plusieurs défauts, bien qu'elle constitue un perfectionnement important par rapport à des diodes zener enterrées en circuit intégré antérieures. On 15 a découvert dans le dispositif représenté dans le brevet de Nelson un défaut important qui consiste en ce que, conformément à ce qu'indique le brevet, les bords de la région N+ doivent être disposés à l'intérieur de la région P centrale 22, de façon que les bords de la région d'émet20 teur 27 se terminent avant les bords des régions P+ extérieures 23. On a trouvé que cette caractéristique de la structure de diode zener enterrée représentée dans le brevet de Nelson conduit à une tension de claquage en surface pour la diode zener inférieure à ce qu'on désire, et con25 duit également à une résistance zener série supérieure à ce qui est souhaitable. Cette combinaison d'effets limite le niveau du courant qui peut traverser la diode zener du brevet de Nelson avant le début d'un claquage en surface, du fait que la tension qui est développée aux bornes de la 30 résistance zener sous l'effet du courant qui traverse la résistance zener, est appliquée à la partie de surface de la jonction zener, en plus de la tension de claquage en profondeur. Un autre défaut du dispositif de Nelson consiste en ce que la réalisation d'un contact N+N avec la région épitaxiale N dans laquelle est fabriquée la diode zener enterrée, dans le but de polariser en inverse la région épitaxiale N-, exige une aire plus grande que ce qui est souhaitable sur la surface de la puce de circuit intégré. Un autre défaut consiste en ce que l'utilisation de la structure et de la technique décrites dans le brevet de Nelson impose une tolérance de masquage stricteentre les diffusions "d'émetteur" N+ et les diffusions "d'isolation" P+, pendant la fabrication de circuits intégrés contenant la structure de diode zener considérée. Bien que ceci ne présente habituellement pas de grandes difficultés dans des installations de fabrication de tranches de semiconducteurs à faible capacité de production, prévues pour des applications techniques, l'homme de l'art sait que dans des installations de fabrication de circuits intégrés bipolaires actuelles prévues pour la fabrication de grandes quantités de circuits, toute tolérance de masquage (c'est-à-dire une tolérance d'alignement entre différentes couches de masquage de circuits intégrés) stricte abaisse immanquablement le rendement de fabrication des circutis intégrés que produit 20 cette installation. Il n'est pas habituel dans des procédés classiques de fabrication de circuits intégrés bipolaires, de devoir maintenir des tolérances d'alignement de masques précises entre des diffusions de type "émetteur" N+ et des
diffusions de type "isolation" P+.
Il serait souhaitable de disposer d'une diode zener enterrée en circuit intégré qui ait une tension de claquage en surface plus élevée, un plus faible bruit à des courants plus élevés, et une plus faible impédance série interne que la structure décrite dans le brevet de 30 Nelson, et qui en outre, exige une aire plus faible de la surface d'une puce pour fabriquer la diode zener, ne nécessite que des tolérances de masquage plus larges et procure
des rendements de fabrication plus élevés.
Un but de l'invention est donc de procurer une 35 structure de diode zener enterrée en circuit intégré, de type perfectionné, ayant une tension de claquage en surface plus élevée et une résistance interne série plus faible que
la structure décrite dans le brevet de Nelson précité.
L'invention a également pour but de procurer une diode zener enterrée en circuit intégré de type perfectionné qui exige une aire à la surface d'une puce de circuit intégré plus faible qu'une diode équivalente ayant la structure
décrite dans le brevet de Nelson précité.
Un autre but de l'invention est de procurer une diode zener enterrée en circuit intégré de type perfectionné qui ait des rendements de fabrication en grande quantité plus élevés que ceux de la diode zener enterrée qui est
décrite dans le brevet de Nelson.
Un autre but de l'invention est de procurer une 15 structure de diode zener enterrée en circuit intégré ayant une résistance interne plus faible que celle de la diode
zener enterrée du brevet de Nelson.
Un autre but de l'invention est de procurer une diode zener enterrée en circuit intégré de type perfection20 né, qui élimine ou minimise des variations de températures
associées à la résistance interne de la diode zener.
Brièvement, et conformément à un mode de réalisation, l'invention procure une diode zener enterrée en circuit intégré qui est formée au moyen d'un procédé de fabri25 cation classique de circuits intégrés bipolaires, dans laquelle la jonction enterrée est formée entre une région diffusée de type émetteur N+ et une région d'isolation P+ formée dans une région épitaxiale de type N isolée, sur une région de couche enterrée N+, dans laquelle une partie 30 du bord périphérique de la région d'émetteur N+ est alignée avec une partie dopée de façon relativement faible et ayant subi une forte diffusion latérale vers l'extérieur, de la région diffusée d'isolation de type P+, et une autre partie de la région de type émetteur N+ s'étend au-delà du bord
extérieur de la diffusion d'isolation de type P+, pour for-
mer un contact N+N avec la région épitaxiale N isolée. La
première région d'isolation de type P+ est légèrement chevauchée par deux régions d'isolation de type P+ adjacentes.
Des parties de bord périphériques de la région d'émetteur N+ sont centrées de façon précise à l'intérieur des régions en chevauchement de la première région d'isolation P+ et des deux régions d'isolation de type P+ adjacentes, ce qui conduit à une tension de claquage en surface minimale pour la jonction de diode zener, et conduit également à une résistance série interne minimale pour la structure de diode zener enterrée. Des régions de type "base" P+ sont formées aux centres des seconde et troisième régions d'isolation de type P+, afin de former dans l'oxyde mince des ouvertures à travers lesquelles on peut établir un contact électrique à 15 faible résistance, pour obtenir une faible résistance
interne dynamique pour la diode zener enterrée.
L'invention sera mieux comprise à la lecture de
la description qui va suivre d'un mode de réalisation et en
se référant aux dessins annexés sur lesquels: la figure 1 est une vue en perspective partielle illustrant la diffusion d'une couche enterrée dans un substrat, conformément au procédé de fabrication de la diode zener enterrée de l'invention; la figure 2 est une vue en perspective partielle 25 illustrant la formation d'une couche épitaxiale sur la structure de la figure 1; la figure 3 est une vue en perspective partielle illustrant la formation de diffusions "de type isolation" et de diffusions "de type base", et de certaines ouvertures 30 dans l'oxyde qui sont nécessaires pour ces diffusions; la figure 4 est une vue en perspective partielle de la structure représentée sur la figure 3, montrant la structure du dispositif à diode zener enterrée de l'ir.vention, la couche d'oxyde et les couches de métal étant omi35 ses dans un but de clarté;
15 20 25 30 35
la figure 5 est une représentation en coupe de la structure de diode zener enterrée achevée; la figure 6 est un schéma de circuit représentant un circuit équivalent, à éléments discrets, pour la diode zener enterrée de la figure 4 la figure 7 est une coupe selon la ligne 7-7 de la figure 4 la figure 8 est un graphique représentant la concentration composite en impuretés en direction latérale dans les régions P+ périphériques, faiblement dopées, en chevauchement, à l'intérieur desquelles sont centrés des bords de la région d'émetteur N+, pour plusieurs écartements différents entre les ouvertures dans l'oxyde qui définissent les régions d'isolation P+;
la figure 9 est un graphique de la résistance interne série de la structure de diode zener enterrée de l'invention, pour des écartements entre dispositifs identiques à ceux pour lesquels sont tracées les courbes de concentration composite en impuretés en direction latérale, représentées sur la figure 8.
On va maintenant considérer les dessins, mais avant de décrire la structure complète de la diode zener enterrée conforme à l'invention, et les caractéristiques qui la distinguent de l'art antérieur le plus proche, il sera intéressant de décrire sommairement comment on fabrique la diode zener enterrée en utilisant un procédé de fabrication de circuits intégrés bipolaires de type classique ou "standard".
On notera qu'on utilise ici et dans les revendications le terme "diode zener" pour désigner une diode qui a été polarisée en inverse avec une tension suffisante pour produire un claquage en inverse, conformément au phénomène de l Cp par avalanche ou au phénomène de claquaque zener. Les spécialistes utilisent couramment sans distinction les
termes "diode zener" et "diode à avalanche".
En considérant tout d'abord la figure 1, on note qu'après une opération de masquage appropriée, on diffuse une région de couche enterrée 2, de type N+ classique, dans la surface supérieure 1A d'un substrat 1 de type P. On enlève ensuite une couche d'oxyde (non représentée) qu'on a utilisée pour définir la région de couche enterrée 2, pour permettre la croissance d'une couche épitaxiale 3 de type N-, faiblement dopée, comme le montre la figure 2. (On notera que les vues en perspective partielles des figures 10 1-4 montrent une petite partie d'une zone d'une puce de circuit intégré qui contient de nombreux autres éléments intégrés tels que des transistors, des résistances, etc.) Après avoir formé la couche épitaxiale N, 3, et après avoir formé sur celle-ci une couche de dioxyde de silicium (SiO2), 4, on forme par photogravure une ouverture , en boucle fermée, dans la couche d'oxyde 4, pour définir la région d'isolation en boucle fermée P+ fortement dopée, , qui traverse la couche épitaxiale N-, 3, jusqu'au substrat de type P, 1. Simultanément, on forme des ouvertu20 res 6, 7 et 8 dans la couche d'oxyde 4 pour définir des régions P+ rectangulaires, portant respectivement les références 12, 11 et 13. En utilisant un dépôt d'impuretés initial approprié et une opération appropriée de pénétration ou de diffusion à haute température, on forme la région d'isolation P+ en boucle fermée, 10, simultanément à la formation des régions P+, 11, 12 et 13, comme le montre la figure 3. La région d'isolation 10 s'étend à partir de la surface supérieure de la couche épitaxiale 3, jusqu'à la surface supérieure du substrat de type P, 1. Les régions 30 P+ 11, 12 et 13 traversent la région épitaxiale N, 3, de façon à pénétrer dans la couche enterrée N+, 2, et elles
sont donc électriquement isolées du substrat de type P, 1.
Le contour de la région P+, 11, à la surface supérieure, est représenté pratiquement rectangulaire, bien qu'on puisse évidemment utiliser d'autres formes. Les régions P+ 12 et 13 sont également représentées avec des contours rectangulaires et sont de la même longueur que la région centrale 11 sur les dessins. Cependant, les régions P+ 12 et 13 pourraient avoir diverses autres longueurs et/ ou formes. Comme il est connu de l'homme de l'art, des diffusions profondes du type qu'on utilise de façon caractéristique pour former des régions d'isolation dans des circuits intégrés (qu'on appelle ici simplement des diffusions 10 de type isolation ou des régions diffusées de type isolation) donnent lieu à une diffusion latérale, ainsi que vers le bas, à partir de la partie de la surface de semiconducteur qui est définie par l'ouverture dans l'oxyde à travers laquelle on diffuse ou on implante initialement les impure15 tés dans la surface de semiconducteur à nu. Ainsi, de telles régions diffusées de type isolation sont plus fortement dopées dans leurs parties centrales, et la concentration en impureté (type P) diminue progressivement vers les parties diffusées latéralement. Pendant la réalisation des 20 diffusions d'isolation, les zones les plus extérieures des parties diffusées latéralement de la région P+ centrale 11 et des régions P+ 12 et 13 se chevauchent légèrement. Plus précisément, les lignes en pointillés 22 et 23 définissent une partie commune ou "périphérique" en chevauchement, fai25 blement dopée, des régions P+ 11 et 12. Les lignes en pointillés 24 et 25 sur les figures 3 et 4 définissent une région faiblement dopée dans laquelle les parties périphériques diffusées latéralement de la région centrale 11 et
de la région droite 13 se chevauchent légèrement.
Conformément à un aspect important de l'invention, les bords de jonction métallurgique 28-1 et 28-2 sont centrés de façon précise à l'intérieur des limites en surface des deux régions P+ en chevauchement, faiblement dopées, qui sont définies par les lignes en pointillés 22 et 23, et de la région en chevauchement qui est définie par les lignes en pointillés 24 et 25, respectivement (voir la figure 4). Les courbes représentées sur la figure 8 montrent la concentration composite en impuretés à la surface, en direction latérale, transversalement aux régions en chevau5 chement, comme celle qui se trouve entre les lignes en pointillés 24 et 25 ou celle qui se trouve entre les lignes
en pointillés 22 et 23.
La courbe supérieure sur la figure 8 correspond à la concentration en impuretés composite de la région de che10 vauchement, en surface et en direction latérale, dans le cas o la séparation entre les ouvertures dans l'oxyde (non représentées) qui définissent initialement les positions de la région P+ 11 et de la région P+ 13, est de 8,9 pm. La courbe du milieu correspond à la concentration en impuretés 15 composite en surface en direction latérale dans le cas o l'écartement entre les ouvertures dans l'oxyde définissant la position de la région P+ 11 et celle de la région P+ 13 est de 11,4 pm, et la courbe inférieure montre la concentration en impureté lorsque les ouvertures dans l'oxyde qui 20 ont été mentionnées sont écartées de 12,7 pm. La courbe supérieure correspond à la plus grande largeur de la région
de chevauchement P+, tandis que la courbe inférieure correspond à la région de chevauchement la plus étroite.
La concentration en impureté dans chaque cas est 25 minimale au centre géométrique de la région de chevauchement P+, ce qui fait que le centre géométrique de la région de chevauchement est l'emplacement idéal pour la jonction métallurgique de la région d'émetteur N+ 21. Les courbes représentées sur la figure 8 montrent que plus les régions 30 P+ 11 et 13 sont proches l'une de l'autre, plus la concentration minimale est élevée au centre de la région de chevauchement et, évidemment, la tension de claquage en surface est d'autant plus faible. Le fait d'augmenter l'écartement entre les régions P+ 11 et 13 diminue la valeur mini35 male de la concentration en impureté en surface dans la q région de chevauchement P+, et augmente également de façon notable la résistance zener série interne, comme le montre la figure 9. Il est nécessaire de choisir un compromis pour établir la combinaison d'écartement entre la région P+ 11 et la région P+ 13 qui donne le courant de fonctionnement
le plus élevé pour la diode zener, sans entraîner un claquage en surface, qui produit évidemment un bruit élevé.
Dans le dispositif de Nelson, la distribution de la concentration en impureté transversalement à la région - 10 de chevauchement P+ est de façon générale du type représenté sur la figure 8, mais Nelson n'utilise pas cette caractéristique pour obtenir des tensions de claquage en surface élevées. La seule action de la région de chevauchement dans la structure de Nelson est d'augmenter la résistance zener série interne par rapport à ce qu'on obtient par l'invention de la Demanderesse, pour une valeur particulière de la
tension de claquage en surface.
L'homme de l'art sait que lorsqu'on effectue des opérations de diffusion de type isolation, un oxyde se développe sur la surface supérieure de la couche épitaxiale 3, au-dessus de la surface de semiconducteur à nu. L'opération suivante dans le procédé de l'invention consiste à former par photogravure des ouvertures 15 et 16 (figure 3)
30 35
dans l'oxyde reformé, pour définir des régions dans lesquelles on diffuse des régions de "type P", 18 et 19. Il est évident que le fait de diffuser un plus grand nombre d'impuretés de type P dans les régions P+ 12 et 13 ne donne pas des régions 18 et 19 plus faiblement dopées que les régions P+ 12 et 13; il faut comprendre qu'on dit ici que les régions 18 et 19 sont de type P, simplement parce qu'elles sont formées pendant la diffusion de base, qui produit des régions de type P dopées de façon relativement faible. Les ouvertures 15 et 16 dans l'oxyde sont formées par photogravure en même temps que les ouvertures définissant des régions de base de transistors NPN sont formées l1 ailleurs dans le circuit intégré. Les régions de type P 18 et 19 sont formées simultanément à la formation des régions de base de type P de transistors bipolaires NPN ailleurs dans le circuit intégré. On appellera ci-après "diffusion de base" cette sorte de diffusion de type P. Une fois que les diffusions de "base" sont achevées, la vue en perspective partielle de la diode zener enterrée de la présente invention se présente de façon
générale de la manière indiquée sur la figure 3.
En considérant maintenant la figure 4, on note que les opérations suivantes du processus de fabrication font intervenir des opérations de photo-masquage destinées à définir les régions d'émetteur N+ des transistors bipolaires NPN qui sont formés ailleurs dans le circuit intégré. Dans 15 la structure de diode zener enterrée de la présente invention, la région N+ 21 est formée de manière centrée par rapport à la région P+ 11, comme le montre la figure 4. On notera que la couche d'oxyde n'a pas été représentée sur
la figure 4, dans un but de clarté.
Plus précisément, la région N+ 21 est formée de façon que son bord gauche 28-1 se trouve entre les lignes en pointillés 23 et 24 précitées, dans la partie de chevauchement de type P faiblement dopée des régions de type P 11 et 12. Le bord droit 28-2 de la région N+ 21 se trouve 25 entre les lignes en pointillés 24 et 25, qui définissent les parties périphériques en chevauchement, faiblement dopées, des régions de type P 11 et 13. Ceci diffère de ce
que propose le brevet de Nelson précité, dans lequel il est indiqué, dans la description et les revendications, que la 30 région P+ extérieure s'arrête avant le bord de la région
d'émetteur N+. Une partie centrale 21X de la région de type émetteur N+ 21 se trouve à l'intérieur de la "région de type P unitaire 11, 12, 13", et deux parties d'extrémité de la région N+ 21 (voir les figures 4 et 7) s'étendent au-delà de 35 la région de type P unitaire 11, 12, 13, pour pénétrer dans 1 1 la partie isolée de la couche épitaxiale N 3, entourée par la région d'isolation P+ 10. Ainsi, une jonction de surface N+N à l'extérieur de la région P+ 11 est définie par des parties 26 de la périphérie de la région N+, 21, et une 5 jonction de surface N+P- est formée à l'intérieur de la région P+ 11, par les parties périphériques 281 et 28-2 de
la région N+ 21.
La jonction N+N assure une connexion électrique à très faible résistance entre la région N+ 21 et la région 10 épitaxiale N isolée qui est entourée par la région d'isolation P 10. Ainsi, dans la structure représentée sur la figure 4, la totalité de la partie périphérique de la région N+ 21 est constituée soit par une jonction N+N-, qui ne peut évidemment subir aucune sorte de claquage en inver15 se, soit par une jonction de surface P N+, qui a une tension de claquage zener ou par avalanche notablement supérieure à celle de la partie enterrée 30 de la jonction PN
qui est formée entre la région N+ 21 et la région P+ 11.
Ainsi, le claquage zener ou par avalanche sera 20 confiné à la partie N+P+ enterrée 30 de la jonction PN formée entre la région P+ 11 et la région N+ 21, aussi longtemps que les chutes de tension latérales entre la borne 18A (ou 19A) sur la figure 5 et la jonction enterrée 30
ne seront pas trop grandes.
A titre d'exemple, la ligne en pointillés 39 sur la figure 4 désigne une "frontière" hypothétique qui définit une partie enterrée de la jonction PN entre les régions 11 et 21, dans laquelle la jonction 30 est du type N+ P+. La tension de claquage zener ou la tension de claquage par avalanche de la matière P+ fortement dopée de la jonction enterrée 30 est nécessairement inférieure à celle de la matière P périphérique, plus faiblement dopée, de la jonction enterrée, ce qui fait qu'on obtient une diode zener
très stable et à faible bruit.
Les étapes finales dans la fabrication de la diode
2D98259
zener enterrée de l'invention sont illustrées dans la coupe partielle de la figure 5, dans laquelle des ouvertures appropriées sont formées dans la couche d'oxyde 4, et un motif de métallisation est ensuite formé sur la surface du 5 circuit intégré. La couche de métal 18A établit un contact électrique avec la région P+ 12, en établissant un contact électrique avec la région de type P 18. La couche de métal 21A établit un contact électrique aveç la région N+ 21. La couche de métal 19A établit un contact électrique avec la
région P+, en venant en contact avec la région de type P 19.
Une caractéristique distinctive de la diode zener enterrée décrite cidessus, par rapport au brevet de Nelson précité, consiste dans l'existence d'au moins un prolongement 21Y de la région N+ 21, sur la figure 7, au-delà du bord de la région P+ 11, ce qui établit un contact électrique entre la région N+ 21 et la région épitaxiale N isolée dans laquelle la diode zener est formée. Dans le brevet de Nelson précité, qui indique clairement que la région de type émetteur N+ est formée à l'intérieur de la région de 20 type isolation P+ centrale, l'homme de l'art remarque immédiatement qu'une région de "contact" de type émetteur N+ supplémentaire doit être formée dans la couche épitaxiale N, et qu'un conducteur métallique supplémentaire doit être prévu pour appliquer une tension de polarisation à la 25 région épitaxiale N isolée dans laquelle la diode zener est formée, pour la polariser correctement. Ceci serait nécessaire du fait que la région épitaxiale N doit être polarisée positivement par rapport à toutes les régions de type P adjacentes, et ne peut pas être laissée électrique30 ment "flottante". La région de contact N+ supplémentaire et la métallisation de polarisation exigent une aire sur la puce notablement supérieure à celle qu'exige la structure
de l'invention.
Un avantage de la faible résistance série interne 35 de la structure de diode zener enterrée de l'invention con-
15 20 25 30 35
siste en ce que le coefficient de température relativement élevé de la résistance série interne a moins d'effet sur les tensions aux bornes de la diode zener qu'il n'en aurait si la résistance interne de la diode zener était élevée. Ceci atténue les problèmes de compensation de température qui devraient par ailleurs être résolus.
Un avantage de la structure de diode zener enterrée de l'invention consiste en ce que l'alignement de la région N+ 21 dans les directions indiquées par les flèches 40 sur la figure 4 n'est en rien critique. Cependant, dans la structure décrite dans le brevet de Nelson, une région diffusée extérieure de type isolation P+, qui chevauche légèrement la région diffusée intérieure de type isolation P+, entoure entièrement la région P+ intérieure. Un défaut d'alignement notable de la région N+ dans le brevet de Nelson, dans une direction quelconque par rapport aux régions d'isolation P+, pourrait faire qu'une partie périphérique de la région N+ s'étende jusque dans la matière de type P fortement dopée près de la surface, en faisant ainsi apparaître une tension de claquage en surface inférieure à la tension de claquage en profondeur, et conduisant ainsi à une diode zener bruyante, ceci entraînant à son tour la possibilité que le 'circuit intégré ne fonctionne pas dans les limites de spécifications prédéterminées.
Un autre avantage de la structure représentée sur les dessins consiste dans l'existence de deux connexions externes 18A et 19A dirigées vers l'anode de la structure de diode zener enterrée. Au contraire, une seule connexion d'anode dirigée vers une couche métallique sur la surface du circuit intégré est représentée dans le brevet de Nelson.
L'existence de connexions d'anode séparées permet d'utiliser la diode zener dans un mode de "forçage et détection". Autrement dit, on peutréaliser une "connexion de Kelvin" avec la diode zener. L'homme de l'art comprendra que ceci signifie que le courant d'avalanche ou de claquage qui traverse la diode zener enterrée, pendant le fonctionnement en diode zener normal, circule en quasi-totalité dans la connexion métallique de cathode (N+) 21A et dans 5 une seule des connexions métalliques d'anode, par exemple la connexion 18A. La tension de référence que produit la diode zener est appliquée à l'entrée d'un circuit à haute impédance, tel qu'un amplificateur opérationnel, au moyen de l'autre conducteur d'anode 19A, qui n'absorbe pratique10 ment aucun courant. Il n'existe donc pratiquement aucune chute de tension résistive entre le côté anode de la jonction métallurgique vraie 30 de la diode zener enterrée, et
la borne externe 19A.
On pourra mieux comprendre ceci en se référant à 15 la figure 6, sur laquelle les bornes 21A, 18A et 19A correspondent aux bornes désignées par les mêmes références sur la figure 5. La référence 32 désigne la résistance en volume de la région N+ 21, plus d'autres effets de résistance de la diode 30A dans son mode de claquage. La réfé20 rence 30A désigne une diode zener "idéale" qui est formée par la jonction PN enterrée 30 (figure 4). La résistance 33A désigne la résistance équivalente entre la couche de métal 18A sur la figure 4 et la jonction PN enterrée 30, et la résistance 33B désigne la résistance équivalente entre le conducteur métallique 19A et la jonction enterrée 30. Des valeurs caractéristiques des résistances 33A et 33B pour l'un des procédés de fabrication de circuits intégrés classiques de la Demanderesse sont d'environ
70 ohms pour chacune d'elles, et une valeur caractéristique de la résistance 32 est d'environ 10 ohms. La chute de tension nulle mentionnée ci-dessus serait la chute de ten'sion aux bornes de la résistance 33B sur la figure 6.
Cette chute de tension serait égale à zéro, du fait que la 35 tension de référence produite sur le conducteur 19A serait appliquée à un circuit amplificateur à impédance d'entrée élevée, et ne ferait donc circuler pratiquement aucun courant. Ceci est souhaitable du fait que les effets d'une variation thermique de la résistance d'anode n'apparaissent pas dans la tension de référence, et n'ont donc pas à être compensés. La chute de tension relativement élevée aux bornes de la résistance 33A n'affecterait pas la tension de
référence produite sur le conducteur 19A.
Dans la structure décrite ci-dessus pour le pro10 cédé de fabrication de circuits intégrés mentionné ci-dessus, les concentrations en surface peuvent être les suivantes. La concentration en impureté de la région N+ 21 peut être d'environ 3 x 1020 atomes par centimètre cube. La concentration en impureté en surface pour les régions dif15 fusées de type isolation 10, 11, 12 et 13 peut être d'environ 5 x 1019 atomes par centimètre cube. (La diffusion d'impuretés de type P supplémentaires dans la surface des régions P+ 12 et 13 pendant la diffusion des régions de base ailleurs dans le circuit intégré augmente légèrement 20 la concentration en impureté de type P dans les régions 12 et 13, mais pas de façon appréciable.) La concentration en 20 impureté de la couche enterrée est d'environ 102 atomes par centimètre cube. Aucun de ces niveaux de concentration en impureté n'est critique en ce qui concerne le fonction25 nement stable de la diode zener enterrée de l'invention, et aucun ne nécessite une modification par rapport aux valeurs du procédé de fabrication de circuits intégrés bipolaires classique ou "standard" particulier qui est employé. 35 Avec le procédé de fabrication décrit cidessus, on a obtenu des tensions de claquage zener très stables de 6,5 volts pour des courants de diode s'élevant jusqu'à 20 milliampères. On a trouvé pour les résistances 33A et 33B (figure 6) des valeurs d'environ 70 ohms. On a obtenu ces valeurs pour une structure dans laquelle la taille des ouvertures de masque définissant la région N+ était de 38 pm sur 24 um, l'ouverture de masque définissant la région P+ 11 mesurait 10 pm sur 11,5 pm, et la taille des ouvertures de masque définissant les régions P+ extérieures 12 et 5 13 était de 13 Pm sur 18 Pm. La taille réelle de la région N+ 21 finale diffusée latéralement vers l'extérieur (dont chaque bord subit une diffusion latérale vers l'extérieur sur une distance de 1,3 pm) est de 40 Mm sur 26,7 jupm, les régions P+ 12 et 13 (dont chaque bord subit une diffusion latérale vers l'extérieur sur une distance de 6,4 pm) mesurent 25 pm sur 30 Pm, et la région P+ 11 mesure 23 pm sur
24 pm.
La diode zener enterrée qui est décrite procure une tension de claquage en surface plus élevée, et des tensions de référence stables, à faible bruit, à des courants plus élevés, avec une résistance interne série plus faible que le dispositif de Nelson, et elle procure un contact de Kelvin. La diode zener enterrée décrite peut
également être fabriquée avec des rendements de fabrica20 tion plus élevés.
La combinaison d'avantages que procure la structure de diode zener décrite supprime dans de nombreuses applications la nécessité d'utiliser les circuits à bande interdite précités, qui sont coûteux, ce qui diminue nota25 blement le coût des circuits intégrés nécessitant une
référence de tension interne très stable et à faible bruit.
Bien qu'on ait décrit l'invention en considérant un mode de réalisation particulier, l'homme de l'art pourra apporter diverses modifications au mode de réalisation décrit, sans sortir du cadre de l'invention. On doit considérer que le cadre de l'invention englobe toutes les
variantes dans lesquelles on utilise des éléments ou des opérations qui remplissent pratiquement la même fonction, d'une manière pratiquement identique, pour obtenir prati35 quement le même résultat. A titre d'exemple, on peut obte-
nir certains des avantages de l'invention dans différents procédés de fabrication dans lesquels on réalise l'isolation de la région épitaxiale de type N autrement que par la formation de diffusions d'isolation P+, comme par exemple l'isolation par "sillon en V". En outre, il n'est pas essentiel que la région P+ 11 soit formée par une diffusion de type isolation, et il n'est pas essentiel non plus qu'elle s'étende sur toute la profondeur jusqu'au substrat de type P. La seule chose nécessaire est que la partie cen10 trale dans laquelle apparaît la jonction enterrée 30, soit très fortement dopée en comparaison avec les régions périphériques de chevauchement, faiblement dopées, dans lesquelles sont centrés les bords périphériques de la région N+ 21. De façon similaire, les régions de type P extérieures doivent seulement satisfaire la condition consistant en ce qu'elles comportent des parties périphériques faiblement dopées qui chevauchent les parties périphériques faiblement dopées de la région N+ 21. Si leurs parties centrales sont également faiblement dopées, ceci conduira à 20 une résistance latérale élevée, c'est-à-dire des valeurs élevées pour les résistances 33A et 33B sur la figure 6, ce qui entraînera un claquage en surface à bruit élevé pour des courants de diode élevés, mais le fonctionnement à faible courant sera le même que pour le mode de réalisa25 tion préféré de l'invention. A titre d'exemple d'un type différent d'isolation de la région N dans laquelle est diffusée la région P+ 11, on pourrait utiliser la technique d'isolation diélectrique bien connue. Si on utilise l'isolation diélectrique, la matière de départ pour le processus 30 de fabrication n'est pas constituée par l'une des structures représentées sur les figures 1 ou 2, mais par une tranche comportant un ensemble d'îlots N isolés de manière diélectrique, supportés sur une sous-structure en silicium polycristallin, comme il est bien connu de l'homme de l'art. Dans ce cas, les régions d'isolation 10 représentées
2S96259
sur la figure 3 ne sont évidemment pas nécessaires. Cependant, on peut diffuser une région P+ telle que la région 11 sur toute la profondeur, jusqu'à l'îlot N isolé de façon diélectrique par du SiO2, et les deux régions P+ extérieu5 res telles que les régions 12 et 13 peuvent être diffusées simultanément dans l'îlot N, exactement de la manière décrite ci-dessus. La région N+ 21 est formée exactement de la manière représentée sur la figure 4. Dans une structure CMOS, on pourrait utiliser les diffusions de caisson de type P dans le substrat de type N habituel pour former une région de chevauchement de type P. avec des concentrations relativement faibles, en association avec une région de
source de type N dont la jonction métallurgique est centrée dans la région de chevauchement, pour former une structure 15 de diode zener enterrée stable.
Il va de soi que de nombreuses modifications peuvent être apportées au dispositif et au procédé décrits
et représentés, sans sortir du cadre de l'invention.
Claims (7)
1. Diode zener enterrée, caractérisée en ce qu'elle comprend: (a) un substrat de type P (1); (b) une région de type N faiblement dopée (3) sur le substrat de type P (1); (c) des moyens (10) destinés à isoler électriquement la région de type N (3) par rapport à toute région de type N faiblement dopée sur le substrat de type P (1); (d) une première région de type P fortement dopée (11), disposée dans la région de type N faiblement dopée (3) et ayant une 10 partie intérieure dopée de façon relativement forte, et une partie périphérique qui a subi une diffusion latérale vers l'extérieur et qui est dopée de façon relativement faible; (e) une seconde région de type P (12, 18) disposée dans la région de type N faiblement dopée (3), et ayant une partie 15 périphérique faiblement dopée, dont une zone au moins chevauche une zone de la partie périphérique diffusée latéralement vers l'extérieur et faiblement dopée de la première région de type P (11); (f) une région de type N fortement dopée (21) disposée en partie dans la première région de 20 type P (11), et ayant une partie périphérique comprenant une première partie périphérique et une seconde partie périphérique, la première partie périphérique étant placée en position centrale entièrement dans la partie périphérique diffusée latéralement vers l'extérieur et faiblement 25 dopée de la première région de type P ((11), et dans la partie périphérique faiblement dopée de la seconde région de type P (12, 18), et la seconde partie périphérique étant placée dans la région de type N faiblement dopée (3) et formant un contact électrique à faible résistance 30 qui polarise la région de type N faiblement dopée (3) au même potentiel que la région N+ fortement dopée (21); grâce à quoi aucune partie périphérique de la région N+ fortement dopée (21) ne se trouve dans de la matière semiconductrice de type P plus fortement dopée qu'une partie
enterrée de la jonction PN (30), entre la région N+ forte-
ment dopée (21) et la première région de type P (11).
2. Diode zener enterrée selon la revendication 1, caractérisée en ce que les moyens d'isolation comprennent une région de diffusion d'isolation de type P fortement dopée (10) qui s'étend à partir d'une surface supérieure de la région de type N faiblement dopée (3), jusqu'au substrat
de type P (1).
3. Diode zener enterrée selon la revendication 2, caractérisée en ce qu'elle comprend une région de couche enterrée de type N fortement dopée (2) qui est placée entre une partie approximativement centrée de la région de type N faiblement dopée (3) et le substrat de type P (1), et en ce que la première région de type P fortement dopée (11) a un profil de dopage de type P fondamentalement identique au 15 profil de dopage de la région de diffusion d'isolation de type P fortement dopée (10), et s'étend à partir de la surface supérieure de la région de type N faiblement dopée (3), jusqu'à une surface supérieure de la région de couche
enterrée de type N fortement dopée (2).
4. Diode zener enterrée selon la revendication 3, caractérisée en ce qu'elle comprend une troisième région de type P (13, 19), formée dans la région de type N faiblement dopée (3) et ayant une partie périphérique faiblement dopée, dont une partie chevauche une partie de la partie périphérique diffusée latéralement vers l'extérieur et faiblement dopée de la première région de type P (11), et ayant un profil de dopage de type P qui est fondamentalement similaire à celui de la première région de type P (11), avec une partie de bord de la région de type N fortement dopée (21) placée en position centrale dans cette partie de chevauchement.
5. Diode zener enterrée selon la revendication 4, caractérisée en ce qu'elle comprend un conducteur de cathode en métal (21A) connecté électriquement à la région de type N fortement dopée (21), un premier conducteur d'anode
15 20 25 30 35
(18A) connecté électriquement à la seconde région de type P
(18), et un second conducteur d'anode (19A) connecté électriquement à la troisième région de type P (19).
6. Diode zener enterrée, caractérisée en ce qu'elle comprend: (a) un substrat (1); (b) une première région faiblement dopée (3) d'un premier type d'impureté, sur le substrat (1); (c) des moyens (10) destinés à isoler électriquement la première région (3) par rapport à toute autre région du substrat (1); (d) une seconde région fortement dopée (11) d'un second type d'impureté, disposée dans la première région (3) et ayant une partie intérieure dopée de façon relativement forte, et une partie périphérique diffusée latéralement vers l'extérieur et dopée de façon relativement faible; (e) une troisième région (12, 18) du second type d'impureté, disposée dans la première région (3) et ayant une partie périphérique faiblement dopée, dont une zone au moins chevauche une partie de la partie périphérique diffusée latéralement vers l'extérieur et faiblement dopée de la seconde région (11); (f) une quatrième région fortement dopée (21), du premier type d'impureté, disposée dans la seconde région (11) et ayant une partie périphérique comprenant une première partie périphérique et une seconde partie périphérique, la première partie périphérique étant entièrement située en position centrale dans une région qui contient la partie périphérique diffusée latéralement vers l'extérieur et faiblement dopée de la seconde région (11) et la partie périphérique faiblement dopée de la troisième région (12, 18), et la seconde partie périphérique se trouvant dans la première région (3) et formant un contact électrique à faible résistance qui polarise la première région (3) au même potentiel que la quatrième région (21); grâce à quoi aucune partie périphérique de la quatrième région fortement dopée (21) ne se trouve dans de la matière semiconductrice du second type d'impureté plus fortement dopée qu'une partie enterrée de la jonction PN (30) entre la quatrième région (21) et la seconde région (11).
7. Procédé de fabrication d'une diode zener enterrée, caractérisé en ce qu'il comprend les opérations suivantes: (a) on forme sur un substrat (1) une couche de matière semiconductrice de type N faiblement dopée (3), qui est électriquement isolée; (b) on forme une couche de masquage sur la couche de type N (3), la couche de masquage comportant des première et seconde ouvertures (6, 7, 8) qui 10 mettent respectivement à nu des parties espacées de la surface de la couche de type N (3); (c) on introduit simultanément des impuretés de type P à travers les première et seconde ouvertures (6, 7, 8), pour produire des régions de surface correspondantes fortement dopées dans la couche de 15 type N (3), et on fait ensuite diffuser les impuretés de type P vers le bas, dans la couche de type N, avec simultanément une diffusion latérale vers l'extérieur des impuretés de type P, à partir des bords des première et seconde ouvertures (6, 7, 8), pour former des première et seconde régions de type P fortement dopées (11, 12, 13), ayant chacune des parties intérieures dopées de façon relativement forte, et des parties périphériques en chevauchement, résultant d'une diffusion vers l'extérieur, dopées de façon relativement faible; (d) on forme une région de type N fortement dopée (21) ayant une première partie dans la première région de type P fortement dopée (11) et une seconde partie dans la région de type N faiblement dopée (3), de façon que la partie périphérique de la région de type N fortement dopée (21) soit constituée par une pre30 mière partie périphérique et une seconde partie périphérique, la première partie périphérique étant située entièrement dans la partie périphérique diffusée latéralement vers l'extérieur et faiblement dopée de la première région de type P (11), et dans la partie périphérique faiblement
dopée de la seconde région de type P (12, 13>, et la secon-
de partie périphérique se trouvant dans la région de type N faiblement dopée (3) et formant un contact électrique à faible résistance qui polarise électriquement la région de type N faiblement dopée (3) au même potentiel que la région de type N fortement dopée (21); et (e) on forme un conducteur de cathode en métal (21A) qui établit un contact électrique avec la région de type N fortement dopée (21), et on forme simultanément un premier conducteur d'anode en métal (18A)
qui établit un contact électrique avec la seconde région de 10 type P fortement dopée (12).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/859,454 US4683483A (en) | 1986-05-05 | 1986-05-05 | Subsurface zener diode and method of making |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2598259A1 true FR2598259A1 (fr) | 1987-11-06 |
| FR2598259B1 FR2598259B1 (fr) | 1989-06-09 |
Family
ID=25330971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8701772A Expired FR2598259B1 (fr) | 1986-05-05 | 1987-02-12 | Diode zener enterree et procede de fabrication. |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4683483A (fr) |
| JP (1) | JPS62263678A (fr) |
| DE (1) | DE3714790A1 (fr) |
| FR (1) | FR2598259B1 (fr) |
| GB (1) | GB2191038B (fr) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4742021A (en) * | 1985-05-05 | 1988-05-03 | Burr-Brown Corporation | Subsurface zener diode and method of making |
| EP0314399A3 (fr) * | 1987-10-30 | 1989-08-30 | Precision Monolithics Inc. | Diode zener enterrée et procédé pour sa fabrication |
| US4910158A (en) * | 1987-11-23 | 1990-03-20 | Hughes Aircraft Company | Zener diode emulation and method of forming the same |
| JP2570022B2 (ja) * | 1991-09-20 | 1997-01-08 | 株式会社日立製作所 | 定電圧ダイオード及びそれを用いた電力変換装置並びに定電圧ダイオードの製造方法 |
| US5929502A (en) * | 1992-01-16 | 1999-07-27 | Harris Corporation | Level shifter stage with punch through diode |
| FR2702308B1 (fr) * | 1993-03-01 | 1995-05-24 | Sgs Thomson Microelectronics | Diode à avalanche dans un circuit intégré bipolaire. |
| US5756387A (en) * | 1994-12-30 | 1998-05-26 | Sgs-Thomson Microelectronics S.R.L. | Method for forming zener diode with high time stability and low noise |
| US5883414A (en) * | 1996-02-06 | 1999-03-16 | Harris Corporation | Electrostatic discharge protection device |
| US6365951B1 (en) * | 1998-08-13 | 2002-04-02 | Eugene Robert Worley | Methods on constructing an avalanche light emitting diode |
| US6417527B1 (en) * | 1999-10-12 | 2002-07-09 | Matsushita Electric Industrial Co., Ltd. | Diode, method for fabricating the diode, and coplanar waveguide |
| EP1191598B1 (fr) * | 2000-01-18 | 2007-12-19 | Siemens Schweiz AG | Procédé de fabrication d'un photodétecteur à semiconducteur |
| DE10159498A1 (de) * | 2001-12-04 | 2003-06-12 | Bosch Gmbh Robert | Halbleiteranordnung mit einem pn-Übergang und Verfahren zur Herstellung einer Halbleiteranordnung |
| US6605859B1 (en) | 2002-06-27 | 2003-08-12 | Texas Instruments Incorporated | Buried Zener diode structure and method of manufacture |
| KR101146972B1 (ko) * | 2005-03-16 | 2012-05-22 | 페어차일드코리아반도체 주식회사 | 고내압 다이오드를 갖는 고전압 집적회로 장치 |
| JP2006352039A (ja) * | 2005-06-20 | 2006-12-28 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US20070200136A1 (en) * | 2006-02-28 | 2007-08-30 | Ronghua Zhu | Isolated zener diodes |
| US7626243B2 (en) * | 2006-08-04 | 2009-12-01 | Advanced Analogic Technologies, Inc. | ESD protection for bipolar-CMOS-DMOS integrated circuit devices |
| US7666751B2 (en) * | 2007-09-21 | 2010-02-23 | Semiconductor Components Industries, Llc | Method of forming a high capacitance diode and structure therefor |
| US8274301B2 (en) * | 2009-11-02 | 2012-09-25 | International Business Machines Corporation | On-chip accelerated failure indicator |
| FR2953062B1 (fr) * | 2009-11-24 | 2011-12-16 | St Microelectronics Tours Sas | Diode de protection bidirectionnelle basse tension |
| US8198703B2 (en) * | 2010-01-18 | 2012-06-12 | Freescale Semiconductor, Inc. | Zener diode with reduced substrate current |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2197236A1 (fr) * | 1972-08-23 | 1974-03-22 | Motorola Inc | |
| US4127859A (en) * | 1977-02-25 | 1978-11-28 | National Semiconductor Corporation | Integrated circuit subsurface zener diode |
| EP0082331A2 (fr) * | 1981-12-22 | 1983-06-29 | International Business Machines Corporation | Diode Zener à claquage par avalanche localisée sous la surface |
| GB2149205A (en) * | 1983-10-31 | 1985-06-05 | Burr Brown Corp | Integrated circuit reference diode and fabrication method therefor |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2257823A1 (de) * | 1972-11-25 | 1974-06-06 | Philips Patentverwaltung | Halbleiterbauelement mit einer zenerdiode und verfahren zu seiner herstellung |
| US3968427A (en) * | 1975-08-11 | 1976-07-06 | Hewlett-Packard Company | Group delay measurement apparatus and method |
| US4136349A (en) * | 1977-05-27 | 1979-01-23 | Analog Devices, Inc. | Ic chip with buried zener diode |
| JPS5920561B2 (ja) * | 1977-06-22 | 1984-05-14 | 新明和工業株式会社 | 塵芥貯留装置 |
| JPS54111290A (en) * | 1978-02-20 | 1979-08-31 | Nec Corp | Semiconductor device |
| US4213806A (en) * | 1978-10-05 | 1980-07-22 | Analog Devices, Incorporated | Forming an IC chip with buried zener diode |
| JPS5988871A (ja) * | 1982-11-12 | 1984-05-22 | バ−・ブラウン・コ−ポレ−ション | 高安定低電圧集積回路表面下降状ダイオ−ド構造体及びその製造方法 |
-
1986
- 1986-05-05 US US06/859,454 patent/US4683483A/en not_active Expired - Lifetime
-
1987
- 1987-02-06 JP JP62026184A patent/JPS62263678A/ja active Pending
- 1987-02-12 FR FR8701772A patent/FR2598259B1/fr not_active Expired
- 1987-05-04 DE DE19873714790 patent/DE3714790A1/de not_active Ceased
- 1987-05-05 GB GB8710551A patent/GB2191038B/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2197236A1 (fr) * | 1972-08-23 | 1974-03-22 | Motorola Inc | |
| US4127859A (en) * | 1977-02-25 | 1978-11-28 | National Semiconductor Corporation | Integrated circuit subsurface zener diode |
| EP0082331A2 (fr) * | 1981-12-22 | 1983-06-29 | International Business Machines Corporation | Diode Zener à claquage par avalanche localisée sous la surface |
| GB2149205A (en) * | 1983-10-31 | 1985-06-05 | Burr Brown Corp | Integrated circuit reference diode and fabrication method therefor |
Non-Patent Citations (1)
| Title |
|---|
| IBM TECHNICAL DISCLOSURE BULLETIN, vol. 27, no. 3, août 1984, pages 1782-1783, New York, US; W.A. WARD, III: "Isolated buried reference Zener diode" * |
Also Published As
| Publication number | Publication date |
|---|---|
| US4683483A (en) | 1987-07-28 |
| GB2191038A (en) | 1987-12-02 |
| JPS62263678A (ja) | 1987-11-16 |
| DE3714790A1 (de) | 1987-11-12 |
| GB2191038B (en) | 1990-06-20 |
| FR2598259B1 (fr) | 1989-06-09 |
| GB8710551D0 (en) | 1987-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2598259A1 (fr) | Diode zener enterree et procede de fabrication. | |
| EP0057126B1 (fr) | Procédé de fabrication d'une structure de transistors | |
| FR2553576A1 (fr) | Dispositif a circuits integres a semi-conducteurs et procede de fabrication d'un tel dispositif | |
| FR2764118A1 (fr) | Transistor bipolaire stabilise avec elements isolants electriques | |
| FR2575330A1 (fr) | Procede pour la formation d'une couche enterree et d'une region de collecteur dans un dispositif monolithique a semi-conducteur | |
| EP1406307A1 (fr) | Circuit intégré à couche enterrée fortement conductrice | |
| FR3089348A1 (fr) | procede de fabrication d’une matrice de diodes a base de germanium et a faible courant d’obscurité | |
| EP0581625B1 (fr) | Composant életronique multifonctions, notamment élément à résistance dynamique négative, et procédé de fabrication correspondant | |
| FR2465316A1 (fr) | Dispositifs semi-conducteurs pourvus d'elements semi-conducteurs complementaires et procede de fabrication d'un dispositif semi-conducteur compose | |
| EP0577498B1 (fr) | Transistor JFET vertical à mode de fonctionnement bipolaire optimisé et procédé de fabrication correspondant | |
| EP0996146A1 (fr) | Procédé de formation d'un caisson isolé dans une plaquette de silicium | |
| FR2496342A1 (fr) | Dispositif semi-conducteur du type metal-oxyde-semi-conducteur et son procede de fabrication | |
| EP0002087B1 (fr) | Dispositif semiconducteur monolithique comprenant deux transistors complémentaires et son procédé de fabrication | |
| FR3067516A1 (fr) | Realisation de regions semiconductrices dans une puce electronique | |
| EP1146561A1 (fr) | Procédé de réalisation d'un transistor bipolaire | |
| EP4088312B1 (fr) | Procédé de fabrication d'une structure de type semi-conducteur sur isolant pour applications radiofréquences | |
| FR2556882A1 (fr) | Composant semiconducteur rapide, notamment diode pin haute tension | |
| EP4097766B1 (fr) | Dispositif de photo-détection à gradient latéral de concentration en cadmium dans la zone de charge d'espace | |
| FR2640813A1 (fr) | Circuit integre presentant un transistor vertical | |
| EP0037764B1 (fr) | Structure de dispositif à semiconducteur à anneau de garde, et à fonctionnement unipolaire | |
| EP0948038B1 (fr) | Procédé de fabrication d'une diode à avalanche à seuil réglable | |
| EP0126499A1 (fr) | Procédé de réalisation d'un transistor bipolaire haute tension | |
| EP0872893A1 (fr) | Transistor PNP latéral dans une technologie BICMOS | |
| FR2565409A1 (fr) | Thyristor blocable a gachette d'anode | |
| FR2557367A1 (fr) | Structure semiconductrice a tenue en tension elevee avec sillon peripherique implante et son procede de fabrication |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |