FR2557367A1 - Structure semiconductrice a tenue en tension elevee avec sillon peripherique implante et son procede de fabrication - Google Patents

Structure semiconductrice a tenue en tension elevee avec sillon peripherique implante et son procede de fabrication Download PDF

Info

Publication number
FR2557367A1
FR2557367A1 FR8320678A FR8320678A FR2557367A1 FR 2557367 A1 FR2557367 A1 FR 2557367A1 FR 8320678 A FR8320678 A FR 8320678A FR 8320678 A FR8320678 A FR 8320678A FR 2557367 A1 FR2557367 A1 FR 2557367A1
Authority
FR
France
Prior art keywords
groove
junction
layer
type
central layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8320678A
Other languages
English (en)
Other versions
FR2557367B1 (fr
Inventor
Gerard Ducreux
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Priority to FR8320678A priority Critical patent/FR2557367B1/fr
Publication of FR2557367A1 publication Critical patent/FR2557367A1/fr
Application granted granted Critical
Publication of FR2557367B1 publication Critical patent/FR2557367B1/fr
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)
  • Bipolar Transistors (AREA)

Abstract

L'INVENTION CONCERNE L'AMELIORATION DE LA TENUE EN TENSION DES TRANSISTORS DE PUISSANCE. APRES AVOIR FORME DES COUCHES N ET P CLASSIQUES 14, 16, 18, ON CREUSE UN SILLON ANNULAIRE20 PLUS PROFOND QUE LA JONCTIONNP DONT ON DOIT AMELIORER LA TENUE EN TENSION INVERSE. CE SILLON20 EST GRAVE PAR VOIE CHIMIQUE AVEC UNE COUCHE D'OXYDE DE MASQUAGE ET IL A UNE FORME DE CUVETTE. LA MEME COUCHE SERT DE MASQUE D'IMPLANTATION POUR UNE IMPLANTATION D'UNE ZONE MINCE D'IMPURETES DE TYPE OPPOSE A CELLE DE LA COUCHE OU PENETRE LE SILLON. LA FORME EN CUVETTE DU SILLON ASSURE UNE CONCENTRATION DECROISSANT PROGRESSIVEMENT DU FOND VERS LE HAUT DU SILLON, CE QUI AMELIORE LA TENUE EN TENSION.

Description

STRUCTURE SEMICONDUCTRICE A TENUE EN TENSION ELEVEE
AVEC SILLON PERIPHERIQUE IMPLANTE
a u VcZ WcSe,
La présente invention concerne le domaine des semiconducteurs de puissance présentant une bonne tenue en tension.
Par exemple, l'invention peut s'appliquer à un transistor qui, en utilisation normale, devra supporter des fortes tensions sur sa jonction collecteur-base.
De manière générale, une jonction est soumise à un risque de claquage lorsque les champs électriques développés au voisinage de cette jonction sont trop élevés, soit dans le volume de la structure cristalline du semiconducteur, soit en superficie.
On peut calculer une valeur de tension de claquage idéale d'une jonction plane sans défaut ; cette tension dépend essentiellement du dopage et de l'epaisseur de la couche la moins dopée de la jonction. En fait, deux facteurs contribuent à rendre la tension de claquage réelle plus faible que la valeur idéale.
Le premier facteur est la courbure de la jonction par exemple à ses extrémités : les champs électriques sont plus élevés dans la région de courbure et le claquage se produit d'abord là.
L'autre facteur est le claquage superficiel : là òù la jonction affleure en surface du semiconducteur, ltextension de la zone de déplétion se réduit par rapport ra ce qu'elle est à l'intérieur du volume, augmentant les champs éleetriques ; de plus, la tenue en tension en surface pour les memes champs électriques est moins bonne qu'à l'intérieur du volume cristallin à cause des défauts de surface de la structure cristalline.
Des solutions doivent être trouvées pour réduire le claquage prématuré au niveau des courbures de la jonction suppression complète des courbures en utilisant des structures de type mesa ; réduction de la courbure des lignes équipotentielles dans les structures de type planar, grâce à des anneaux de garde entourant la jonction. Des solutions doivent également être trouvées pour réduire le risque de claquage superficiel l'espacement accru des lignes équipotentielles là ob elles arri vent sur une surface extérieure de semiconducteur est un facteur d'amélioration, obtenu grâce à des anneaux de garde ou à un biseautage des bords de la structure, à un angle très aigu par rapport au plan de la jonction.Par ailleurs, on protège les affleurements de jonction par des substances de passivation les meilleures possibles (silicium polycristallin dopé à l'oxygène par exemple).
Utilisant ces moyens connus, on s'est aperçu qu'on n'arrivait guère à s'approcher plus près que 90 Z de la tenue en tension idéale d'une jonction plane infinie et sans défaut.
Pour tenir une tension imposée il faut donc augmenter l'épaisseur de la couche la moins dopée (ou -diminuer le dopage) par rapport à ce qui serait strictement nécessaire si le dispositif supportait la tension idéale de claquage. Mais alors, pour tenir simultanément un courant suffisant sans dissipation excessive de puissance, on doit augmenter la surface de la jonction (donc de la puce semiconductrice) car il faut bien compenser l'augmentation de la résistance interne directe de la jonction qui résulte de l'augmentation d'épaisseur ou de la diminution du dopage.
Pour des raisons de coût du silicium et de rendement de fabrication, on souhaite au contraire limiter au maximum la surface de puce. C'est d'ailleurs une des raisons pour lesquelles on n'aime pas les solutions consistant à biseauter les bords de la puce dans les structures mesa (outre le fait que ce biseautage doit être fait par usinage et n'est donc pas du tout approprié à une fabrication en grande série).
La présente invention propose une structure semiconductrice dont la tenue en tension effective est beaucoup plus proche de la tension de claquage théorique idéale que celle des structures réalisées jusqu'ici, cette structure ne nécessitant pas un accroissement important de la surface de puce. L'invention propose simultanément un procédé de fabrication extrêmement simple de cette structure.
La structure selon l'invention comporte une couche centrale peu dopée, d'un premier type de conductivité, en sandwich sur la majeure partie de la surface de la structure entre une couche inférieure du même type mais plus dopée, et une couche supérieure du type opposé et également plus dopée, la couche centrale et la couche supérieure définissant entre elles une jonction plane ; un sillon annulaire recouvert ou rempli d'une substance de passivation pénètre en profondeur jusqu'# l'intérieur de la couche centrale et entoure entierement la jonction qui vient s'arrêter sur le bord intérieur du sillon annulaire, la couche centrale venant affleurer à la surface supérieure de la structure au delà de la périphérie extérieure du sillon ; une deuxieme couche superficielle plus dopée que la couche centrale et du même type qu'elle entoure, à la périphérie de la puce, la zone d'affleurement de la couche centrale ; la couche centrale est séparée du bord intérieur du sillon par une zone mince dopée par une impureté du second type de conductivite opposé au premier, la concentration en impuretés le long de la surface du sillon annulaire allant en décroissant progressivement et fortement du fond du sillon vers la région ou la jonction rencontre le sillon.
Grâce a cette variation progressive importante de la concentration en impuretés le long de la surface du sillon, entre le fond du sillon et les flancs du sillon, on obtient les effets suivants qui concourent à l'obtention d'une tenue en tension effective tres proche de la tenue en tension idéale : les lignes équipotentielles, qui sont parallèles à la surface plane de la jonction au centre de la puce, mais qui tendraient à se recourber vers la jonction, et donc à augmenter les champs électriques, au voisinage de leur arrivée sur le sillon, sont redressees par le dopage faible, du type opposé à celui de la couche centrale, existant au bord du sillon, et ceci d'autant plus que ce dopage va en croissant à mesure que lton s'écarte de la jonction pour aller vers le fond du sillon.Vers le fond du sillon, le dopage est suffisant pour écarter completement du sillon les lignes équipotentielles qui contournent alors le sillon et viennent se perdre sur le bord extérieur du sillon.
La profondeur-du sillon n'est pas critique : elle peut être notablement inférieuredà la somme des profondeurs des deux couches séparées par la jonction : il s'enfonce par exemple jusqu'à la moitié de la couche centrale. Cette profondeur doit être suffisante pour qu'une bonne partie des lignes équipotentielles réparties dans la zone déplétée vienne se terminer sur le sillon, mais pas trop importante pour ne pas risquer un phénomène de perçage entre le fond du sillon (dopage important du second type de conductivité) et la couche inférieure (dopage important du premier type de conductivité).
L'ordre de grandeur souhaitable pour la concentration en impuretés par unité de surface de la zone mince an fond du sillon est d'environ une à deux fois la concentration des impuretés par unité de surface dans la couche centrale.
La concentration par unité de surface de la zone mince entre la couche centrale et le sillon au voisinage de la jonction peut être cinq fois plus faible qu'au fond du sillon.
Le procédé le plus simple pour réaliser la structure consiste, aptes réalisation de maniere classique des différentes couches (et notamment une diffusion localisée au centre de la puce d'une couche superficielle définissant une jonction qui remonte à la surface de la structure), à ouvrir une fenêtre, correspondant à l'emplacement du sillon annulaire à réaliser, dans une couche d'oxyde recouvrant la surface de la structure semiconductrice, cette fenêtre recouvrant la partie de jonction affleurant à la surface de la structure, à graver chimiquement le sillon pour obtenir une section en forme de cuvette, à effectuer alors en principe sans masquage supplémentaire, une implantation ionique dans le sillon, de maniere directive et sensiblement normale à la surface générale de la structure, le reste de la structure étant protégé, à recuire la structure pour rétablir la structure cristalline aptes l'implantation, et enfin à déposer une substance de passivation notamment dans le sillon.
L'implantation dans le sillon en forme de cuvette réalise automatiquement une variation progressive de la concentration en impuretés le long de la surface du sillon :la concentration est bien plus faible sur les bords de la cuvette que dans le fond, et on s'arrange pour que la profondeur de la cuvette soit suffisante par rapport à la profondeur de la jonction pour que la jonction n'aboutisse pas au fond de la cuvette mais bien sur une portion de bord dont la pente est suffisante pour réduire fortement la dose implantée par unité de surface.
D'autres caractéristiques et avantages de l'invention apparattront à la lecture de la description détaillée qui suit et qui est faite en référence aux dessins annexés dans lesquels
- la figure 1 représente une structure semiconductrice avec sillon annulaire n'incorporant pas l'invention
- la figure 2 représente le perfectionnement selon l'invention
- la figure 3 représente une étape de fabrication de la structure selon l'invention ;
la figure 4 représente une étape ultérieure de fabrication.
Un exemple de structure à plusieurs couches formées dans un substrat semiconducteur, constituant une puce , est représentE en coupe à la figure 1. Seul un bord extérieur de la puce réalisée est représenté ; la majeure partie de la surface de la puce n'est pas représentée et s'etend sur la gauche de la figure. A droite, le bord de la puce est désigné par la référence 10.
Il s'agit ici d'un transistor ayant une région d'émetteur 12 de type N fortement dopée, une région de base 14 de type P normalement dopée, et une région de collecteur comprenant deux couches superposées 16 et 18 de type N, la couche 16 étant peu dopée et adjacente à la base, la couche 18 étant fortement dopée et constituant la face inférieure de la puce.
La couche 16 constitue une couche centrale peu dopée, en sandwich sur la majeure partie de la surface de la puce entre la couche inférieure 18 fortement dopée et la couche de base 14 plus dopée que la couche 16 et de type opposé.
La jonction qui doit présenter une bonne tenue en tension inverse est la jonction base-collecteur entre les couches 14 et 16. On choisira l'épaisseur et le dopage de la couche 16 en fonction de la tension inverse maximale que doit supporter cette jonction.
Un sillon annulaire 20 est creusé à partir de la surface supérieure du semiconducteur monocristallin sur toute la périphérie de la puce. Ce sillon est formé à proximité du bord de la puce (mais pas tout à fait au bord) et il entoure completement la jonction entre les couches 14 et 16 : la jontion affleure donc sur un bord intérieur 22 du sillon creusé. La jonction est entierement plane à l'intérieur de la surface (circulaire, carrée rectangulaire ou polygonale) délimitée par le bord intérieur 22 du sillon annulaire.
Enfin, tout à fait au bord extérieur de la surface de la puce est prévue une couche superficielle 24 de type N, plus dopée que la couche centrale 16 ; cette couche 24 entoure toute la puce jusqu'au bord 10 de celle-ci > en laissant entre elle et le bord extérieur 26 du sillon annulaire un intervalle ou la couche centrale 16 affleure à la surface du semiconducteur.
L'ensemble de la puce est recouvert d'une couche de passivation 28 qui recouvre ou remplit le sillon annulaire 20 (la couche de passivation peut être composée de plusieurs couches de substances différentes).
Les lignes équipotentielles dans le semiconducteur, lorsque la jonction entre les couches 14 et 16 est polarisée en inverse, sont représentées par des traits tiretés 30. Ces lignes sont parallèles à la jonction sous la majeure partie de la surface de la jonction. Elles se recourbent vers la jonction à l'endroit ou celle-ci intersecte le sillon. Cette courbure, meme si elle est plus limitée que ce que l'on rencontre dans les jonctions de type planar affleurant sur la surface supérieure du semiconducteur, est une cause de réduction de la tension de claquage de la jonction.
Les lignes équipotentielles tout à fait inférieures, les plus proches de la couche 18 de type N+ > intersectent aussi le sillon, vers le fond de celui-ci.
La figure 2 représente la même structure, perfectionnée selon l'invention. La seule différence de structure avec ce qui vient d'être décrit est le fait que la couche centrale 16 de type
N ne reste pas de type N le long de la paroi du sillon annulaire, mais au contraire qu'elle est séparée de cette paroi par une zone mince 32 dopée avec une impureté de type P, donc de type opposé à celui de la couche 16.
De plus, cette impureté n'est pas concentrée uniformément le long de la surface intérieure du sillon mais sa concentration par unité de surface va en décroissant progressivement depuis le fond 34 du sillon jusqu'à l'endroit 36 ou la jonction entre les couches 16 et 14 intersecte le sillon. Cette décroissance progressive de la concentration de la zone 32 a été représentée à la figure 2 sous forme d'une densité variable de points.
La concentration des impuretés de type P par unité de surface au fond du sillon est de préférence de l'ordre de une à deux fois la concentration de type N de la couche 16.
La concentration des impuretés de type P par unité de surface le long du sillon vers la région située juste au dessous de la jonction à proximité de son intersection avec le sillon est de préférence environ cinq fois plus faible que la concentration au fond du sillon.
On a représenté les lignes équipotentielles 30 qui en résultent lorsqu'une polarisation inverse importante est appliquée à la jonction : les équipotentielles intersectant le sillon sont pratiquement redressées et restent paralleles au plan de la jonction. Elles ne présentent pratiquement plus de courbure susceptible de réduire la tenue en tension effective.
Les équipotentielles les plus proches de la couche inférieure 18 sont légerement déviées et contournent le sillon pour aller se perdre sur le bord extérieur 26 de celui-ci. La concentration et la profondeur des impuretés au fond du sillon sont suffisamment faibles pour que les équipotentielles ne se retrouvent pas plus rapprochées de la couche 18 en dessous du sillon que dans le reste de la structure (il faut en effet éviter un phénomène de perçage au dessous du sillon).
Du côté du bord extérieur 26 du sillon annulaire, la variation de concentration de la zone 32 est de préférence symétrique : diminution progressive de la concentration du fond du sillon jusqu'à la surface supérieure de la structure, de manière que la courbure des équipotentielles aboutissant sur le bord 26 soit minimisée et de manière que ces équipotentielles ne soient pas rejetées vers la couche périphérique superficielle 24, ce qui entratnerait une diminution de fiabilité du disposit#if.
Le procédé de fabrication préférentiel selon l'invention consiste à réaliser d'abord de manière classique, par dopages localisés (pour les couches 12, 14 et 24) ou non localisés (pour les couches 16 et 18), une structure à plusieurs couches semiconductrices sur une tranche de silicium pouvant être divisée en puces circulaires, carrées ou rectangulaires. La structure à laquelle on aboutit est représentée à la figure 3 avec les mêmes références qu'aux figures 1 et 2. La jonction entre les couches 14 et 16 affleure en surface à un emplacement désigné par 40. Etant donné que le découpage de la tranche en puces ne se fait qu'en fin de processus, le bord d'extrémité d'une puce est représenté, sur les figures 3 et 4 par une ligne tiretée 42 qui correspond à la ligne de découpe entre deux puces adjacentes.
Ensuite, on creuse un sillon annulaire dans le silicium de la manière suivante : la tranche est recouverte d'oxyde de silicium 44 pouvant d'ailleurs résulter au moins partiellement des opérations de dopage précédentes.
Une fenêtre est ouverte dans l'oxyde par photogravure d'une résine photosensible 46, à l'emplacement désiré pour le sillon, c'est à dire au dessus du contour fermé de l'affleurement 40 de la jonction entre les couches 14 et 16 mais en restant écarté de la couche superficielle 24 de type N+.
Le silicium de la tranche est alors gravé chimiquement dans la fenêtre òù il est mis à nu, la résine 46 pouvant subsister ou être enlevée dans cette étape du procédé.
La profondeur de gravure est telle que le sillon 20 ainsi creusé, en forme de cuvette, s'étende jusqu'à environ les deux tiers de la profondeur de la couche centrale 16 peu dopée. La largeur du sillon peut être d'environ une à deux fois la profondeur de la couche 16 là òù elle affleure.
On procède alors, après enlèvement de la résine 46, à une implantation ionique, sensiblement verticale et à faible profondeur, d'une impureté de type opposé à celui de la couche centrale 16, par exemple du bore avec une énergie de 150 keV.
L'implantation n'a lieu que dans le sillon 20, le reste de la tranche étant protégé par l'oxyde 44.
Du fait de la forme en cuvette du sillon 20, avec des bords qui remontent, l'implantation introduit une concentration en impuretés par unité de surface maximale au fond du sillon et décroissant progressivement en remontant vers le haut à mesure que la pente du sillon se rapproche de la verticale.
Après un recuit de rétablissement de la structure cristalline endommagée par l'implantation (900 C pendant 30 minutes), on dépose une ou plusieurs couches de passivation notam- ment au dessus du sillon, et on aboutit à la structure représentée à la figure 2.
Les étapes finales sont des étapes de gravure de la substance de passivation, puis de métallisation, et enfin d'assemblage sous bottier.
L'invention ainsi décrite à propos d'un transistor est applicable à d'autres dispositifs semiconducteurs (diodes, thyristors, etc...).

Claims (7)

REVENDICATIONS
1. Structure semiconductrice à tenue en tension élevée, comportant une couche centrale (16) peu dopée, d'un premier type de conductivité (N), en sandwich sur la majeure partie de la surface de la structure entre une couche inférieure (18) du premier type de conductivité, plus dopée que la couche centrale, et une couche supérieure (14), du type opposé (P) et également plus dopée que la couche centrale, définissant avec cette dernière une jonction plane, un sillon annulaire (20) recouvert ou rempli d'une substance de passivation (28) pénétrant en profondeur jusqu'à l'intérieur de la couche centrale (16) et entourant entièrement la jonction qui vient s'arreter sur le bord du sillon du côté t22) intérieur de celui-ci, la couche centrale du premier type de conductivité venant affleurer à la surface supérieure de la structure au delà de la périphérie extérieure (26) du sillon et une deuxième couche superficielle (24) plus dopée que la couche centrale et du même type (N) qu'elle entourant, à la périphérie de la puce, la zone d'affleurement de la couche centrale, caractérisée en ce que la couche centrale (16) du premier type (N) de conductivité est séparée du bord intérieur (22) du sillon (20) par une zone mince (32) dopée du second type de conductivité opposé au premier, la concentration en impuretés le long de la surface du sillon allant en décroissant progressivement du fond (34) du sillon vers la région (36) ob la jonction rencontre le sillon.
2. Structure#selon la revendication 1, caractérisée en ce que la concentration par unité de surface des impuretés du second type de conductivité dans la zone mince au fond du sillon est de l'ordre de une à deux fois la concentration en impuretés du premier type existant dans la couche centrale.
3. Structure selon la revendication 2, caractérisée en ce que la concentration par unité de surface dans la zone mince (32) au voisinage immédiat de la jonction est de l'ordre de cinq fois moins que la concentration par unité de surface au fond du sillon.
4. Structure selon l'une des revendications 1 à 3, caractérisée en ce que la largeur du sillon est d'environ une à deux fois la profondeur de la couche centrale.
5. Structure selon l'une des revendications 1 à 4, caractérisée en ce que le sillon s'étend en profondeur jusqu'à environ la moitié de la profondeur de la couche centrale (16) au dessous de la jonction.
6. Structure selon l'une des revendications 1 à 4, caractérisée en ce que la zone mince (32) dopée présente également une concentration décroissant progressivement du fond du sillon vers le haut du sillon du caté extérieur (26) de celui-ci.
7. Procédé de fabrication d'une structure selon l'une des revendications 1 à 6, caractérisé en ce qu'il comprend les étapes consistant à
- former classiquement des couches N et P dans une tranche semiconductrice, avec notamment une jonction qui affleure en surface selon un contour fermé (40) ; ;
- creuser un sillon annulaire (20) en forme de cuvette tout le long du pourtour de l'affleurement de la jonction, ce sillon s'étendant en profondeur largement au-dessous de la jonction, le sillon étant creusé par gravure chimique , après une étape de masquage destinée à constituer une couche de protection (44) en dehors de l'emplacement du sillon
- effectuer une implantation d'impuretés dans le sillon en conservant la même couche de protection (44) servant alors de masque d'implantation
- déposer une couche de passivation (28) notamment à l'intérieur du sillon.
FR8320678A 1983-12-23 1983-12-23 Structure semiconductrice a tenue en tension elevee avec sillon peripherique implante et son procede de fabrication Expired FR2557367B1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR8320678A FR2557367B1 (fr) 1983-12-23 1983-12-23 Structure semiconductrice a tenue en tension elevee avec sillon peripherique implante et son procede de fabrication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8320678A FR2557367B1 (fr) 1983-12-23 1983-12-23 Structure semiconductrice a tenue en tension elevee avec sillon peripherique implante et son procede de fabrication

Publications (2)

Publication Number Publication Date
FR2557367A1 true FR2557367A1 (fr) 1985-06-28
FR2557367B1 FR2557367B1 (fr) 1986-12-05

Family

ID=9295498

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8320678A Expired FR2557367B1 (fr) 1983-12-23 1983-12-23 Structure semiconductrice a tenue en tension elevee avec sillon peripherique implante et son procede de fabrication

Country Status (1)

Country Link
FR (1) FR2557367B1 (fr)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0232510A2 (fr) * 1985-12-11 1987-08-19 SGS MICROELETTRONICA S.p.A. Dispositif semi-conducteur à jonction plane à bords autopassivants
EP0604163A2 (fr) * 1992-12-21 1994-06-29 STMicroelectronics, Inc. Structure de transistor ayant des caractéristiques de junction base-collecteur améliorées
EP0604194A2 (fr) * 1992-12-22 1994-06-29 STMicroelectronics, Inc. Structure permettant une résistance an claquage de junction par dispositifs à sillon profond
WO1997029518A1 (fr) * 1996-02-05 1997-08-14 Siemens Aktiengesellschaft Composant semi-conducteur commande par effet de champ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56108263A (en) * 1980-01-31 1981-08-27 Nec Home Electronics Ltd Manufacture of semiconductor device
US4374389A (en) * 1978-06-06 1983-02-15 General Electric Company High breakdown voltage semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4374389A (en) * 1978-06-06 1983-02-15 General Electric Company High breakdown voltage semiconductor device
JPS56108263A (en) * 1980-01-31 1981-08-27 Nec Home Electronics Ltd Manufacture of semiconductor device

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PATENTS ABSTRACTS OF JAPAN, vol. 5, no. 181 (E-83)(853), 20 novembre 1981, & JP - A - 56 108 263 (SHIN NIPPON DENKI K.K.)(27-08-1981). *
TECHNICAL DIGEST INTERNATIONAL ELECTRON DEVICES MEETING, 5-7 décembre 1977, WASHINGTON D.C. (US), V.A.K. TEMPLE: "Junction termination extension (JTE), a new technique for increasing avalanche breakdown voltage and controlling surface electric fields in P-N junctions", pages 423-426. *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0232510A2 (fr) * 1985-12-11 1987-08-19 SGS MICROELETTRONICA S.p.A. Dispositif semi-conducteur à jonction plane à bords autopassivants
EP0232510A3 (en) * 1985-12-11 1988-01-20 Sgs Microelettronica S.P.A. Semiconductor device having a plane junction with autopassivating termination
EP0604163A2 (fr) * 1992-12-21 1994-06-29 STMicroelectronics, Inc. Structure de transistor ayant des caractéristiques de junction base-collecteur améliorées
EP0604163B1 (fr) * 1992-12-21 1999-03-24 STMicroelectronics, Inc. Structure de diode à jonction PN
EP0604194A2 (fr) * 1992-12-22 1994-06-29 STMicroelectronics, Inc. Structure permettant une résistance an claquage de junction par dispositifs à sillon profond
EP0604194A3 (fr) * 1992-12-22 1995-03-08 Sgs Thomson Microelectronics Structure permettant une résistance an claquage de junction par dispositifs à sillon profond.
US6040617A (en) * 1992-12-22 2000-03-21 Stmicroelectronics, Inc. Structure to provide junction breakdown stability for deep trench devices
WO1997029518A1 (fr) * 1996-02-05 1997-08-14 Siemens Aktiengesellschaft Composant semi-conducteur commande par effet de champ

Also Published As

Publication number Publication date
FR2557367B1 (fr) 1986-12-05

Similar Documents

Publication Publication Date Title
EP0038238B1 (fr) Procédé de fabrication d'un dispositif semiconducteur à grille profonde accessible par la surface
EP0057126B1 (fr) Procédé de fabrication d'une structure de transistors
FR2744836A1 (fr) Substrat epitaxial a concentration progressive pour dispositif a semi-conducteurs a diffusion par resurf
FR2728388A1 (fr) Procede de fabrication d'un transistor bipolaire
EP3660930B1 (fr) Procédé de fabrication d'une matrice de photodiodes à base de germanium et à faible courant d'obscurité
EP1073110A1 (fr) Procédé de fabrication de composants unipolaires
FR2468208A1 (fr) Dispositif semiconducteur avec une diode zener
FR2953062A1 (fr) Diode de protection bidirectionnelle basse tension
FR2557367A1 (fr) Structure semiconductrice a tenue en tension elevee avec sillon peripherique implante et son procede de fabrication
EP1111684A1 (fr) Procédé de fabrication de composants de puissance verticaux
EP0228748B1 (fr) Procédé de fabrication d'un transistor latéral intégré et circuit intégré le comprenant
EP0843351A1 (fr) Procédé de fabrication d'un transistor NPN dans une technologie BICMOS
EP0109331B1 (fr) Thyristor asymétrique à forte tenue en tension inverse
EP0164292B1 (fr) Thyristor blocable à gachette d'anode
EP0148065A2 (fr) Composant semiconducteur rapide, notamment diode pin haute tension
EP1517377A1 (fr) Transistor bipolaire
EP0037764B1 (fr) Structure de dispositif à semiconducteur à anneau de garde, et à fonctionnement unipolaire
EP0373066A1 (fr) Dispositif semiconducteur de puissance symétrique et son procédé de fabrication
FR3069702A1 (fr) Procede de fabrication simultanee de transistors soi et de transistors sur substrat massif
EP1098364B1 (fr) Procédé de fabrication de composants de puissance verticaux
FR2963983A1 (fr) Composant de protection bidirectionnel dissymetrique
FR2776828A1 (fr) Region de base-emetteur d'un transistor bipolaire submicronique
EP0872893A1 (fr) Transistor PNP latéral dans une technologie BICMOS
FR2764119A1 (fr) Transistor bipolaire a grille isolee et procede pour sa fabrication
EP3764403A1 (fr) Fabrication d'un dispositif photosensible à semiconducteur

Legal Events

Date Code Title Description
CD Change of name or company name
ST Notification of lapse