FR2813993A1 - Dispositif de semi-conducteur - Google Patents

Dispositif de semi-conducteur Download PDF

Info

Publication number
FR2813993A1
FR2813993A1 FR0111781A FR0111781A FR2813993A1 FR 2813993 A1 FR2813993 A1 FR 2813993A1 FR 0111781 A FR0111781 A FR 0111781A FR 0111781 A FR0111781 A FR 0111781A FR 2813993 A1 FR2813993 A1 FR 2813993A1
Authority
FR
France
Prior art keywords
layer
substrate
semiconductor device
semi
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR0111781A
Other languages
English (en)
Inventor
Martin Clive Wilson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsemi Semiconductor Ltd
Original Assignee
Zarlink Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zarlink Semiconductor Ltd filed Critical Zarlink Semiconductor Ltd
Publication of FR2813993A1 publication Critical patent/FR2813993A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Dispositif de semi-conducteur comprenant un substrat (11) comportant une couche isolante (12) formée sur une surface de celui-ci, une couche de matériau semi-conducteur (13) placée sur la surface de la couche isolante (12), une tranchée (14) partant de la surface de la couche de matériau semi-conducteur (13) et passant à travers la couche isolante (12) pour pénétrer dans le substrat (11), un revêtement intérieur isolant (14a) placé sur les parois latérales et sur la base de la tranchée (14), et un matériau de remplissage thermiquement conducteur (14b) à l'intérieur du revêtement isolant (14a). Le revêtement intérieur isolant (14a), le matériau de remplissage (14b) et la distance sur laquelle la tranchée (14) pénètre dans le substrat (11), favorisent l'écoulement de chaleur de la couche de matériau semi-conducteur (13) vers le substrat (11); le revêtement intérieur isolant (14a) entoure complètement le matériau de remplissage (14b) là au moins où la tranchée (14) pénètre dans le substrat; la distance de pénétration étant d'au moins 1 m.

Description

<Desc/Clms Page number 1>
La présente invention concerne un dispositif de semiconducteur comprenant un substrat comportant une couche isolante formée sur une surface de celui-ci, une couche de matériau semi-conducteur placée sur la surface de la couche isolante, une tranchée partant de la surface de la couche de matériau semi-conducteur et passant à travers la couche isolante pour pénétrer dans le substrat, un revêtement intérieur isolant placé sur les parois latérales et sur la base de la tranchée, et un matériau de remplissage thermiquement conducteur à l'intérieur du revêtement isolant.
En particulier, l'invention concerne un dispositif de semiconducteur présentant une structure de silicium-sur-isolant (SSI).
Une structure SSI est constituée typiquement par une première couche de silicium et une seconde couche de silicium séparées par une couche d'oxyde de silicium. Dans une première forme de structure SSI, un film de silicium monocristallin est formé sur un substrat de silicium sur la surface duquel est déposé un film isolant d'oxyde de silicium. Dans une seconde forme de structure, un film d'oxyde de silicium est formé à une petite profondeur par rapport à la surface d'un substrat de silicium monocristallin. Dans une troisième forme de structure SSI, une plaque de silicium monocristallin est fixée par thermocompression à un substrat présentant un film d'oxyde de silicium sur sa surface.
Le principal avantage de la technologie SSI est qu'elle présente une consommation de puissance réduite comparativement aux technologies connues. Une tendance en microélectronique VLSI ces quelques dernières années, a été d'incorporer des circuits intégrés présentant une complexité encore plus grande et même une consommation de puissance encore plus grande. Une consommation de puissance augmentée peut imposer de sérieuses limitations à l'utilisation des circuits intégrés, par exemple dans des applications de portables. Même si la tendance ces dernières années a été d'utiliser la technologie silicium-oxyde-métal complémentaire (CMOS) à faible consommation de puissance, sur du silicium en masse, combinée à des techniques de gestion de puissance, la consommation de puissance reste un point important. La technologie SSI offre une réduction supplémentaire de consommation de puissance et, pour cette raison, constitue une technologie intéressante pour le courant principal futur des produits VLSI.
Dans les applications radiofréquences, et en particulier dans les communications mobiles, la technologie bipolaire est prédomi-
<Desc/Clms Page number 2>
nante du fait de sa capacité à fonctionner à hautes fréquences. Dans ces applications, la consommation de puissance peut être relativement élevée. Là encore, la technologie SSI offre une réduction de consommation de puissance et, pour cette raison, constitue une technologie intéressante pour les produits de communications mobiles du futur. La technologie SSI offre des améliorations de surface de jonction, de fuites, d'isolation et de capacité, en conduisant ainsi à une consommation de puissance réduite comparativement aux dispositifs en masse.
Malheureusement, la technologie SSI n'est pas sans inconvénients. Ainsi, la présence d'un oxyde noyé réduit la conductibilité thermique vers le substrat. Par suite, la dissipation de chaleur est réduite et cela peut limiter les performances de fonctionnement du dispositif concerné, en particulier dans des applications où la manipulation de courant est importante.
Là où la technologie SSI est utilisée dans des produits VLSI, chacun des dispositifs semi-conducteurs formant un tel produit nécessite une isolation. Une forme d'isolation courante, à la fois dans la technologue en masse et dans la technologie SSI, est celle de l'isolation par tranchées. Dans la technologie SSI, la combinaison de l'isolation par tranchées et de l'oxyde noyé conduit à des "bacs" électriquement isolés dans lesquels les dispositifs actifs sont formés. Pour obtenir une bonne isolation électrique, la profondeur de tranchée doit être égale à l'épaisseur de la couche supérieure, c'est à dire que la tranchée doit atteindre l'oxyde noyé. Un manquement à cette manière de procéder doit conduire à un chemin de fuites entre bacs. Une épaisseur de couche typique au-dessus de l'oxyde noyé est de l'ordre de 1 à 2 Vin, et la tranchée nécessaire est considérée comme "peu profonde".
La présente invention sera décrite ci-après de manière plus détaillée en se référant aux dessins annexés dans lesquels - la figure 1 représente une forme d'isolation typique pour technologie SSI ; et - la figure 2 représente une partie d'un dispositif SSI de VLSI, selon l'invention.
La figure 1 représente une partie d'un dispositif SSI de VLSI, le dispositif étant constitué d'un substrat de silicium 1, d'une couche d'oxyde de silicium (oxyde noyé) 2, et d'une couche de surface en silicium 3. Un certain nombre de tranchées 4 (dont deux seulement sont représentées) sont formées dans le dispositif, chaque tranchée étant cons-
<Desc/Clms Page number 3>
tituée par un revêtement intérieur diélectrique 4a et un remplissage de polysilicium 4b. Chaque paire de tranchées adjacentes 4 définit un bac 3a dans la couche de surface 3 en silicium. Un dispositif de semi-conducteur (non représenté) peut alors être formé dans chacun des bacs 3a.
Les tranchées 4 donnent une bonne isolation électrique pour chacun des bacs 3a. Malheureusement, la bonne isolation électrique des bacs 3a s'accompagne d'une bonne isolation thermique, de sorte que, comme indiqué ci-dessus, cela conduit à une réduction de la dissipation de chaleur et éventuellement à une limitation des performances de fonctionnement des dispositifs concernés. Ce problème est particulièrement important dans les technologies bipolaires et CMOS bipolaires, mais le problème peut également apparaître dans des dispositifs CMOS à haute densité.
Pour tenter de réduire l'isolation thermique, l'inclusion de piliers thermiquement conducteurs directement en contact avec le substrat, est prévue pour améliorer la dissipation de chaleur. De la même manière, le prolongement des tranchées juste dans la couche de substrat, et l'enlèvement des parties de base des revêtements intérieurs diélectriques pour que le matériau de remplissage de la tranchée vienne en contact avec la couche de substrat, sont prévus pour améliorer la dissipation de chaleur. Cependant, ces deux approches présentent plusieurs inconvénients. Dans le premier cas, il faut introduire un traitement supplémentaire pour fabriquer le pilier, ainsi que pour incorporer le pilier de façon qu'il ne connecte pas électriquement le dispositif avec le substrat. Dans le second cas, il faut introduire un traitement supplémentaire pour ne retirer que des parties spécifiques du matériau de revêtement intérieur diélectrique, sans endommager le revêtement intérieur restant. Les deux approches nécessitent un temps de traitement plus long, un traitement plus complexe et des coûts plus élevés.
La présente invention crée un dispositif de semi-conducteur comprenant un substrat comportant une couche isolante formée sur la surface de celui-ci, une couche de matériau semi-conducteur placée sur la surface de la couche isolante, une tranchée partant de la surface de la couche de matériau semi-conducteur et passant à travers la couche isolante pour pénétrer dans le substrat, un revêtement intérieur isolant placé sur les parois latérales et sur la base de la tranchée, et un matériau de remplissage thermiquement conducteur à l'intérieur du revêtement isolant, caractérisé en ce que le revêtement intérieur isolant, le matériau de
<Desc/Clms Page number 4>
remplissage et la distance sur laquelle la tranchée pénètre dans le substrat, sont tels qu'ils favorisent l'écoulement de chaleur de la couche de matériau semi-conducteur vers le substrat, le revêtement intérieur isolant entourant complètement le matériau de remplissage là au moins où la tranchée pénètre dans le substrat, et la distance de pénétration étant d'au moins 1 f.
Avantageusement, cette distance se situe dans la plage de 1 Wn à 5 fm et, de préférence, dans la plage de 3 pm à 5 ff.
Dans un mode de réalisation préférentiel, on a deux tran- chées présentant chacune les caractéristiques définies ci-dessus, tandis qu'un dispositif actif est formé dans la couche de matériau semiconducteur entre les deux tranchées. Mieux encore, on a une pluralité de tranchées présentant chacune les caractéristiques définies ci-dessus, tandis qu'un dispositif actif respectif est formé dans la couche de matériau semi-conducteur entre chaque paire de tranchées adjacentes.
De préférence, la couche de matériau semi-conducteur est une couche de silicium et, mieux encore, une couche de silicium de formation monocristalline.
Avantageusement, le substrat est un substrat de silicium et la couche isolante est une couche d'oxyde de silicium.
De préférence, le revêtement intérieur ou chaque revêtement intérieur est constitué par une couche extérieure d'oxyde de silicium et une couche intérieure de nitrure de silicium, tandis que la couche extérieure ou chaque couche extérieure d'oxyde de silicium présente une épaisseur d'essentiellement 1000 A , et que la couche ou chaque couche intérieure de nitrure de silicium présente une épaisseur d'essentiellement 300A .
Commodément, le matériau de remplissage est du polysili- cium, tandis que la largeur de la tranchée ou de chaque tranchée est d'essentiellement 0,8 Mn.
De préférence, l'épaisseur du revêtement intérieur ou de chaque revêtement intérieur est inférieur d'au moins un ordre de grandeur à l'épaisseur de la couche d'isolation.
L'invention sera maintenant décrite plus en détail, à titre d'exemple, en se référant à la figure 2 des dessins qui représente une partie d'un dispositif SSI de VLSI, réalisé selon l'invention.
La figure 2 représente une partie d'un dispositif SSI de VLSI, ce dispositif étant constitué par un substrat de silicium 11, une
<Desc/Clms Page number 5>
couche d'oxyde de silicium (oxyde noyé) 12, et une couche de surface 13 constituée par une formation monocristalline de silicium. Une pluralité de tranchées 14 (dont deux seulement sont représentées) sont formées dans le dispositif, chaque tranchée étant constituée par un revêtement intérieur diélectrique 14a et un remplissage de polysilicium 14b. Chaque paire de tranchées 14 adjacentes définit un bac 13a dans la couche de surface 13 en silicium. Un dispositif de semi-conducteur (non représenté) peut ensuite être formé dans chacun des bacs 13a.
Chacune des tranchées 14 est formée par gravure à sec d'une tranchée respective dans le dispositif, en partant de la surface supérieure de la couche 13. Un revêtement intérieur 14a est ensuite formé dans chacune des tranchées, chaque revêtement intérieur étant constitué par une couche d'oxyde de silicium de 1000A , qu'on a fait croître thermi- quement dans cette rainure, puis par une couche de nitrure de silicium de 300A déposée à l'intérieur de la couche d'oxyde. Le polysilicium est ensuite déposé dans chacun des revêtements intérieurs 14a pour terminer les tranchées 14. Chacune des tranchées 14 présente une largeur de 0,8 Vm, de sorte que chaque remplissage de polysilicium présente une largeur de 0,54 tun.
En comparant les dispositifs représentés dans les figures 1 et 2, il apparaîtra clairement que les tranchées 14 sont beaucoup plus profondes que les tranchées 4. Ainsi, les tranchées 14 ont une profondeur de 7 0,5 fm, la couche de surface 13 (la même que la couche de surface 3 du dispositif de la figure 1) ayant une épaisseur de 2,5 Pm; et la couche d'oxyde noyée 12 (la même que la couche d'oxyde noyée 2 de la figure 1) ayant une épaisseur de 1 0,1 Vrn. Par suite, les tranchées 14 pénètrent dans le substrat 11 sur une distance de 3,0 fm. Cet ordre de grandeur de la pénétration des tranchées dans le substrat 11 est nécessaire pour s'assurer d'un transport de chaleur suffisant à travers les revêtements intérieurs diélectriques 14a.
La conduction de chaleur vers le substrat 11 dépend de la profondeur et de la surface de chacune des tranchées 14 dans la zone du substrat. Le matériau de remplissage 14b et l'épaisseur des revêtements intérieurs 14a sont également des facteurs qui entrent dans le taux de conduction de chaleur vers le substrat. Comme le matériau de remplissage est important pour la dissipation de chaleur, le polysilicium est préférable à l'oxyde pour la réalisation de ce matériau, bien que d'autres matériaux (et de préférence des matériaux meilleurs conducteurs) puis-
<Desc/Clms Page number 6>
sent également être utilisés. Comme la chaleur doit être transportée à travers les revêtements intérieurs diélectriques 14a, l'épaisseur de ces revêtements doit être inférieure d'au moins un ordre de grandeur à l'épaisseur de la couche d'oxyde noyée 12. En pratique, chacune des tranchées 14 doit pénétrer dans le substrat 11 sur au moins 1 pm. lypiquement, on utilise une profondeur de pénétration dans le substrat 11 qui est comprise entre 3 U,m et 5 fm.
Le dispositif de semi-conducteur pourrait être modifié d'un certain nombre de manières. Par exemple, le substrat 11 pourrait être réalisé dans un matériau autre que le silicium, tel que par exemple du saphir, la couche d'oxyde noyée 12 pourrait être une couche d'un autre matériau présentant de bonnes propriétés d'isolation, comme par exemple le nitrure de silicium, et la couche de surface monocristalline 13 pourrait être un alliage de silicium contenant jusqu'à environ 10 % de germanium par exemple.
Comme indiqué ci-dessus, la profondeur et la surface de chacune des tranchées 14 dans la zone du substrat 11 sont importantes, et ces paramètres sont donnés ci-dessus pour le dispositif particulier représenté ici. II apparaîtra cependant que ces paramètres doivent varier pour différents dispositifs, mais on remarquera que, du fait de la bonne isolation thermique fournie par les revêtements intérieurs 14a, les tranchées 14 doivent toujours pénétrer sur une distance très importante dans la couche 11 du substrat, même lorsque l'épaisseur des revêtements intérieurs est de l'ordre décrit ci-dessus.
Le dispositif de semi-conducteur selon l'invention est tel qu'il produise une bonne dissipation thermique entre un dispositif de semi-conducteur actif et le substrat d'une structure de SSI, en utilisant une tranchée gravée et remplie de silicium polycristallin. De plus, l'intégrité du revêtement intérieur diélectrique de la tranchée, qui est nécessaire pour assurer l'isolation électrique, est maintenu sans qu'il soit nécessaire d'utiliser des étapes de traitement supplémentaires quelconques en plus de celles nécessaires pour la fonction électrique. Le contrôle de la profondeur de pénétration de la tranchée dans le substrat de SSI, et donc le contrôle du rapport de surface tranchée/substrat de SSI, influence la dissipation thermique.
<Desc/Clms Page number 7>

Claims (14)

  1. REVENDICATIONS l') Dispositif de semi-conducteur comprenant un substrat (11) comportant une couche isolante (12) formée sur une surface de celui-ci, une couche de matériau semi-conducteur (13) placée sur la surface de la couche isolante (12), une tranchée (14) partant de la surface de la couche de matériau semi-conducteur (13) et passant à travers la couche isolante (12) pour pénétrer dans le substrat (11), un revêtement intérieur isolant (14a) placé sur les parois latérales et sur la base de la tranchée (14), et un matériau de remplissage thermiquement conducteur (14b) à l'intérieur du revêtement isolant (14a), caractérisé en ce que le revêtement intérieur isolant (14a), le matériau de remplissage (14b) et la distance sur laquelle la tranchée (14) pénètre dans le substrat (11), sont tels qu'ils favorisent l'écoulement de chaleur de la couche de matériau semi-conducteur (13) vers le substrat (11), le revêtement intérieur isolant (14a) entourant complètement le matériau de remplissage (14b) là au moins où la tranchée (14) pénètre dans le substrat, et la distance de pénétration étant d'au moins 1 pin.
  2. 2 ) Dispositif de semi-conducteur selon la revendication 1, caractérisé en ce que la distance de pénétration se situe dans la plage de 1 Wn à 5 U.m.
  3. 3 ) Dispositif de semi-conducteur selon la revendication 2, caractérisé en ce que la distance de pénétration se situe dans la plage de 3 [un à 5 @.rn.
  4. 4 ) Dispositif de semi-conducteur selon l'une quelconque des revendications 1 à 3, caractérisé en ce qu' il comporte deux tranchées (14) présentant chacune les caractéristiques définies dans la revendication 1, et un dispositif actif est formé dans la couche de matériau semi-conducteur (13) entre les deux tranchées (14).
  5. 5 ) Dispositif de semi-conducteur selon l'une quelconque des revendications 1 à 4, caractérisé en ce qu'
    <Desc/Clms Page number 8>
    il comporte une pluralité de tranchées (14) présentant chacune les caractéristiques définies dans la revendication 1, et un dispositif actif respectif est formé dans la couche de matériau semiconducteur (13) entre chaque paire de tranchées (14) adjacentes.
  6. 6 ) Dispositif de semi-conducteur selon l'une quelconque des revendications 1 à 5, caractérisé en ce que la couche de matériau semi-conducteur (13) est une couche de silicium.
  7. 7 ) Dispositif de semi-conducteur selon la revendication 6, caractérisé en ce que la couche de silicium (13) est de formation monocristalline.
  8. 8 ) Dispositif de semi-conducteur selon l'une quelconque des revendications 1 à 7, caractérisé en ce que le substrat (11) est un substrat de silicium.
  9. 9 ) Dispositif de semi-conducteur selon l'une quelconque des revendications 1 à 8, caractérisé en ce que la couche isolante (12) est une couche d'oxyde de silicium.
  10. 10 ) Dispositif de semi-conducteur selon l'une quelconque des revendications 1 à 9, caractérisé en ce que le revêtement intérieur ou chaque revêtement intérieur (14a) est constitué d'une couche extérieure d'oxyde de silicium, et d'une couche intérieure de nitrure de silicium.
  11. 11 ) Dispositif de semi-conducteur selon la revendication 10, caractérisé en ce que la couche ou chaque couche extérieure d'oxyde de silicium présente une épaisseur d'essentiellement 1000A , et la couche ou chaque couche intérieure de nitrure de silicium présente une épaisseur d'essentiellement 300A .
    <Desc/Clms Page number 9>
  12. 12 ) Dispositif de semi-conducteur selon l'une quelconque des revendications 1 à 11, caractérisé en ce que le matériau de remplissage (14b) est du polysilicium.
  13. 13 ) Dispositif de semi-conducteur selon la revendication 12, caractérisé en ce que la largeur de la tranchée ou de chaque tranchée (14) est essentiellement de 0,8 Um.
  14. 14 ) Dispositif de semi-conducteur selon l'une quelconque des revendications 1 à 13, caractérisé en ce que l'épaisseur du revêtement intérieur ou de chaque revêtement intérieur (14a) est inférieure d'au moins un ordre de grandeur à l'épaisseur de la couche isolante (12).
FR0111781A 2000-09-12 2001-09-12 Dispositif de semi-conducteur Withdrawn FR2813993A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GBGB0022329.7A GB0022329D0 (en) 2000-09-12 2000-09-12 Semiconductor device

Publications (1)

Publication Number Publication Date
FR2813993A1 true FR2813993A1 (fr) 2002-03-15

Family

ID=9899288

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0111781A Withdrawn FR2813993A1 (fr) 2000-09-12 2001-09-12 Dispositif de semi-conducteur

Country Status (5)

Country Link
US (1) US6787876B2 (fr)
JP (1) JP2002124564A (fr)
DE (1) DE10144201A1 (fr)
FR (1) FR2813993A1 (fr)
GB (2) GB0022329D0 (fr)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6680240B1 (en) * 2002-06-25 2004-01-20 Advanced Micro Devices, Inc. Silicon-on-insulator device with strained device film and method for making the same with partial replacement of isolation oxide
JP4869546B2 (ja) * 2003-05-23 2012-02-08 ルネサスエレクトロニクス株式会社 半導体装置
US7019380B2 (en) 2003-06-20 2006-03-28 Kabushiki Kaisha Toshiba Semiconductor device
US20080224257A1 (en) * 2007-03-12 2008-09-18 Denso Corporation Semiconductor device
JP4973328B2 (ja) * 2007-06-14 2012-07-11 株式会社デンソー 半導体装置
US20090157048A1 (en) * 2007-12-18 2009-06-18 Boston Scientific Scimed, Inc. Spiral cut hypotube
TWI356476B (en) * 2008-01-30 2012-01-11 Advanced Semiconductor Eng Wafer having heat dissipation structure and method
US7855428B2 (en) * 2008-05-06 2010-12-21 International Business Machines Corporation Conductive liner at an interface between a shallow trench isolation structure and a buried oxide layer
CN102456689A (zh) * 2010-10-21 2012-05-16 中国科学院微电子研究所 一种衬底结构、半导体器件及其制造方法
US8652933B2 (en) * 2010-11-11 2014-02-18 International Business Machines Corporation Semiconductor structure having wide and narrow deep trenches with different materials
US9059243B2 (en) * 2012-06-25 2015-06-16 International Business Machines Corporation Shallow trench isolation structures
US10861763B2 (en) 2016-11-26 2020-12-08 Texas Instruments Incorporated Thermal routing trench by additive processing
US11004680B2 (en) 2016-11-26 2021-05-11 Texas Instruments Incorporated Semiconductor device package thermal conduit
US11676880B2 (en) 2016-11-26 2023-06-13 Texas Instruments Incorporated High thermal conductivity vias by additive processing
US10529641B2 (en) 2016-11-26 2020-01-07 Texas Instruments Incorporated Integrated circuit nanoparticle thermal routing structure over interconnect region
US10811334B2 (en) 2016-11-26 2020-10-20 Texas Instruments Incorporated Integrated circuit nanoparticle thermal routing structure in interconnect region
US10256188B2 (en) 2016-11-26 2019-04-09 Texas Instruments Incorporated Interconnect via with grown graphitic material
TWI782860B (zh) * 2022-01-21 2022-11-01 力晶積成電子製造股份有限公司 半導體結構及其製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5459346A (en) * 1988-06-28 1995-10-17 Ricoh Co., Ltd. Semiconductor substrate with electrical contact in groove
US5241211A (en) * 1989-12-20 1993-08-31 Nec Corporation Semiconductor device
US5313094A (en) * 1992-01-28 1994-05-17 International Business Machines Corportion Thermal dissipation of integrated circuits using diamond paths
US5276338A (en) * 1992-05-15 1994-01-04 International Business Machines Corporation Bonded wafer structure having a buried insulation layer
JP3159237B2 (ja) * 1996-06-03 2001-04-23 日本電気株式会社 半導体装置およびその製造方法
US6492684B2 (en) * 1998-01-20 2002-12-10 International Business Machines Corporation Silicon-on-insulator chip having an isolation barrier for reliability
US6555891B1 (en) * 2000-10-17 2003-04-29 International Business Machines Corporation SOI hybrid structure with selective epitaxial growth of silicon

Also Published As

Publication number Publication date
GB2370916B (en) 2005-05-04
US20030122215A1 (en) 2003-07-03
US6787876B2 (en) 2004-09-07
JP2002124564A (ja) 2002-04-26
DE10144201A1 (de) 2002-04-25
GB2370916A (en) 2002-07-10
GB0121500D0 (en) 2001-10-24
GB0022329D0 (en) 2000-10-25

Similar Documents

Publication Publication Date Title
FR2813993A1 (fr) Dispositif de semi-conducteur
EP1396016B1 (fr) Tranchee d&#39;isolement et son procede de realisation
EP0057126B1 (fr) Procédé de fabrication d&#39;une structure de transistors
EP3420583B1 (fr) Support pour une structure semi-conductrice
EP3469627B1 (fr) Structure pour applications radiofrequences
EP0159931B1 (fr) Procédé de fabrication de zones d&#39;isolation électrique des composants d&#39;un circuit intégré
FR2553576A1 (fr) Dispositif a circuits integres a semi-conducteurs et procede de fabrication d&#39;un tel dispositif
EP0461967A2 (fr) Composant semiconducteur à jonction Schottky pour amplification hyperfréquence et circuits logiques rapides, et procédé de réalisation d&#39;un tel composant
FR2795554A1 (fr) Procede de gravure laterale par trous pour fabriquer des dis positifs semi-conducteurs
EP1406307A1 (fr) Circuit intégré à couche enterrée fortement conductrice
EP3531444A1 (fr) Circuit intégré comprenant un substrat équipé d&#39;une région riche en pièges, et procédé de fabrication
EP3840033A1 (fr) Procédé de fabrication d&#39;un substrat rf-soi à couche de piégeage issue d&#39;une transformation cristalline d&#39;une couche enterrée
EP3249689B1 (fr) Procédé de formation de transistors pdsoi et fdsoi sur un même substrat
EP1298732A1 (fr) Périphérie haute tension
FR3104811A1 (fr) Procédé de fabrication d’un substrat RF-SOI à couche de piégeage issue d’une transformation cristalline d’une couche enterrée
EP0085607A2 (fr) Procédé collectif de fabrication de diodes hyperfréquences avec encapsulation incorporée et diodes obtenues par ce procédé
EP0951067B1 (fr) Circuit intégré avec couche d&#39;arrêt et procédé de fabrication associé
EP1407486B1 (fr) Procede de fabrication d&#39;un transistor sur un substrat soi
EP0975018A1 (fr) Procédé de formation d&#39;une capacité sur un circuit intégré
FR2860919A1 (fr) Structures et procedes de fabrication de regions semiconductrices sur isolant
FR2514559A1 (fr) Dispositif a semi-conducteurs, notamment transistor planar comportant une isolation dielectrique formee par un polyimide et procede de fabrication d&#39;un tel dispositif
EP2259304B1 (fr) Procédé de formation d&#39;un niveau d&#39;un circuit intégré par intégration tridimensionnelle séquentielle
FR2901407A1 (fr) Circuit integre sur substrat du type semiconducteur sur isolant, a evacuation laterale de la chaleur
EP3903340A1 (fr) Structure de type semi-conducteur pour applications digitales et radiofréquences
FR2823377A1 (fr) Ligne conductrice haute frequence sur un circuit integre

Legal Events

Date Code Title Description
ST Notification of lapse