FR2514559A1 - Dispositif a semi-conducteurs, notamment transistor planar comportant une isolation dielectrique formee par un polyimide et procede de fabrication d'un tel dispositif - Google Patents

Abstract

L'INVENTION CONCERNE UN DISPOSITIF A SEMI-CONDUCTEURS, NOTAMMENT TRANSISTOR PLANAR COMPORTANT UNE ISOLATION DIELECTRIQUE FORMEE PAR UN POLYIMIDE ET UN PROCEDE DE FABRICATION D'UN TEL DISPOSITIF. LE DISPOSITIF COMPORTE UN SUBSTRAT SEMI-CONDUCTEUR 100 COMPORTANT DES GORGES 106-1 A 106-3 MENAGEES DANS SA FACE SUPERIEURE EN FORMANT DES ILOTS DE MATERIAU SEMI-CONDUCTEUR, L'ENSEMBLE ETANT RECOUVERT D'UNE COUCHE ISOLANTE 107, PUIS D'UNE COUCHE DE POLYIMIDE 108 FOURNISSANT UNE SURFACE ESSENTIELLEMENT UNIFORME A L'ENSEMBLE DE LA STRUCTURE. APPLICATION NOTAMMENT A LA FABRICATION DE TRANSISTORS PLANAR, A ISOLANT DIELECTRIQUE EN POLYIMIDE.

Description

r,455 1. La présente invention concerne des dispositifs

à semiconducteurs et des procédés pour fabriauer des dis-

positifs à semiconducteurs et, de façon plus spécifique,

une structure et un procédé servant à réaliser une isola-

tion électrique entre des composants voisins sur un dis- positif unique à semiconducteurs de manière à former des

circuits intéarés possédant une taille réduite et une vi-

tesse élevée de fonctionnement.

Dans la technique antérieure, différents moyens

ont été proposés pour isoler électriquement plusieurs po-

ches de matériau semiconducteurs dans chacune desquelles un

ou plusieurs éléments de circuit peuvent être formés Par-

mi les moyens proposés, on connaît des jonctions PN pola-

risées de façon appropriée (brevet déposé aux Etats Unis

d'Amérique au nom de Noyce N O 3 117 260 en date du 7 Jan-

vier 1964), des combinaisons de jonctions PN ainsi ciedes zones de matériaux-semiconducteurs intrinsèques et extrinsèques (brevet déposé aux Etats Unis d'Amérique

au nom de Noyce sous le No 3 350 299 en date du 22 Septem-

bre 1964), l'isolation diélectriaue (brevet déposé aux Etats Unis d'Amérique au nom de rrescura sous le

N 03391 023 en date du 2 Juillet 1968) et l'attaque chimi-

que mésa (brevet déposé aux Etats Unis d'Amérique au nom de Frescura et consorts sous le N O 3 489 961 en date du 13 Janvier 1970) Dans le brevet déposé aux Etats Unis dl Amériaue sous le No 3 736 793 en date du 29 Mai 1973,

Tucker et Barry décrivent l'utilisation de silicium poly-

cristallin dopé de façon sélective pour isoler des îlots de silicium monocristallin, dans lesquels des éléments de

circuits peuvent être réalisés.

Après avoir préparé des poches électriquement

isolées d'un matériau semiconducteur, on forme des élé-

ments de circuit actifs et passifs à l'intérieur ou sur les poches en utilisant des techniques bien connues dans le-domaine des semiconducteurs De telles techniques sont décrites par exemple par Hoerni dans les brevets déposés aux Etats Unis d'Amérique sous les N O 3 025 589 et

3 064 167 Une fois que les éléments désirés ont été for-

més dans le matériau semiconducteur, on forme une struc-

ture ou configuration de conducteurs sur l'isolant et on

utilise cette configuration pour interconnecter des élé-

ments de circuit actifs et passifs sélectionnés dans le circuit désiré On peut également former des éléments de

circuit passifssupplémentaires sur l'isolant et les inter-

connecter au circuit Une telle structure est décrite par exemple par Noyce dans le brevet déposé aux Etats Unis d'

Amérique sous le N O 2 981 871 en date du 25 Avril 1961.

Dans le domaine de la fabrication de circuits intégrés, il se pose plusieurs problèmes Tout d'abord la surface de la pastille ou microplaquette requise pour la

mise en place des régions isolantes entre des poches voi-

sines de matériau semiconducteur représente une partie

importante de la sutface totale de la pastille Une surfa-

ce d'isolation de taille importante réduit le nombre des dispositifsque l'on peut placer dans une pastille et par conséquent réduit la "densité d'intégration" des éléments de circuit réalisés dans la pastille En second lieu, les

conducteurs formés sur et adhérant à l'isolant à la surfa-

ce de la pastille se fissurent quelquefois au niveau d' échelons ou de dénivellations dans l'isolant à la surface

de la pastille Ces échelons ou dénivellations sont sou-

vent très pentus En troisième lieu, plusieurs des techni-

ques d'isolation entraînent l'apparition de capacités im-

portantes dans le circuit intégré Bien qu'auxbasses fré-

quences, ces capacités n'affectent pas le fonctionnement

du circuit, elles peuvent avoir un effet important, au ni-

veau des hautes fréquences, sur le fonctionnement du cir-

cuit En quatrième lieu, les procédés à l'aide desquels les circuits intégrés de l'art antérieur étaient isolés, sont mis en oeuvre à une température relativement élevée, ce qui entratne des décalages dans les positions des jonctions PN formées antérieurement, et donc réduit la précision ave laquelle les caractéristiques du dispositif peuvent être prédites Etant donné que les dispositifs à semiconducteurs ont une taille de plus en plus réduite,-cet effet-devient important.

Afin d'éliminer les fissures dans les conduc-

teurs d'interconnexion au niveau des dénivellations dans l'isolant, J J So a proposé, dans le brevet déposé aux Etats Unis d'Amérique sous le N O 3 404 451 en date du 8 Octobre 1968, de supprimer les parties de cet isolant de

la surface de pastille au cours du traitement Il a égale-

ment été proposé d'incliner les bords de l'isolant au ni-

veau de la fenêtre de contact Une approche différente,

décrite par J A Appels et consorts dans'un article inti-

tulé "L'oxydation locale du silicium et ses applications dans la technologie des dispositifs à semiconducteurs", Philips Research Reports 25, page 118, ( 1970), consiste à réaliser par attaque corrosive des gorges à l'intérieur de la pastille semiconductrice au voisinage des régions

dans lesquelles des jonctions PN doivent être formées.

Puis on oxyde thermiquement le matériau mis à nu par les gorges Sile procédé est commandé de façon correcte, la

surface de l'oxyde et la surface du matériau semiconduc-

teur sont approximativement coplanaires Un avantage sup-

plémentaire de ce procédé, sur lequel Appels et consorts

ont mis l'accent, tient au fait aue la partie de la pastil-

le semiconductrice dans laquelle l'impureté est diffusée, possède une forme analogue à la-structure mésa La jonction PN base-collecteur résultante est essentiellement plate et possède une tension de rupture supérieure à celle d'une jonction PN en forme de cuvette, mais contacte encore 1 '

oxyde de passivation, comme dans le procédé planar.

Une autre approche est décrite dans le brevet déposé aux Etats Unis d'Amérique au nom de Peltzer sous le No 3 648 125 en date du 7 Mars 1971 Peltzer décrit une structure danslaquelle une mince couche-épitaxiale de silicium, formée sur un substrat en silicium, est

subdivisée en poches électriquement isolées par un ré-

seau de régions oxydées d'un matériau formé de silicium

épitaxial désignées sous le terme de "régions isolan-

tes oxydées") Ces récrions sont oxydées à travers la couche épitaxialejusqu'à une jonction PN d'isolation s'étendant latéralement (désicnée sous le terme de "jonction PN d'isolation") Chaque poche de silicium est isolée par une partie de la jonction PN isolante

et par les parties des récrions isolantes oxydées Cha-

que poche de cette sorte peut contenir des dispositifs

actifs, des dispositifs passifs ou ces deux types de dis-

positifs On peut former des récrions de croisement sous-

jacentes-ossêdant une faible résistivité dans le substrat afin d'interconnecter-des régions séparées par au moins une région isolante oxydée Les surfaces supérieures de la couche épitaxiale et les régions isolantes oxydées

sont essentiellement coplanaires, ce qui permet de rédui-

re les variations ou "échelons" ou "dénivellations" indé-

sirables de hauteur entre l'oxyde isolant et d'autres par-

ties de la surface de la pastille.

Afin de former des poches isolées de silicium

épitaxial, Peltzer forme des corges (dénommées quelque-

fois dépressions) dans le silicium jusqu'à une profondeur

d'environ 50 % de la profondeur désirée des régions iso-

lantes oxydées Pendant la formation des gorges, le res-

te de la surface du silicium, o des dispositifs actifs doivent être formés, est protégé par une couche isolante

(telle qu'une couche de nitrure de silicium) qui est es-

sentiellement non affectée par l'attaque chimique du si-

licium utilisé pour former les gorges Le silicium épi-

taxial mis à nu par les gorges est ensuite oxydé jusqu'au niveau de la jonction PN isolante sous jacente de manière à faciliter l'isolation du silicium aux endroits ou des

dispositifs actifs doivent être formes.

Ces techniques d'isolation utilisent toute

une partie importante de la surface du matériau semi-

conducteur et/ou impliquent un traitement à températu-

re élevée à la suite de la formation d'une ou de plu-

sieurs jonctions PN dans le dispositif Les températu-

res élevées entraînent un décalage possible des empla-

cements des jonctions PN, ce qui rend moins prévisibles les caractéristiques des dispositifs terminés Ceci est indésirable dans une intégration à très grande échelle

("VLSI").

D'autres différences concernant l'utilisa-

tion de polyimide dans la fabricaticndes semiconduc-

teurs sont indiquées dans un article publié par L Bo Rothman et intitulé "Propriétés de pellicules minces

de polyimide", dans le document Journal of the Elec-

trochemical Society: Solid-State Science and Techno-

logy, Vol 127, N 10, Octobre 1980, page 2216-2220, dans un article publié par S J Rhodes et intitulé "Techniques de métallisation à couches multiples pour

des circuits bipolaires à très haute densité d'inté-

gration et fonctionnant à grande vitesse", Semiconduc-

tor International, Mars 1981, page 65-70, dans un ar-

ticle, publié par S Saiki et consorts disponibles au-

près du laboratoire central de recherche de la socié-

té dite Hitachi Ltd et intitulé"Un nouveau transistor comportant des électrodes métalliques à deux niveaux",

et dans une publication faite par le service d'ensei-

anement permanent dans le domaine de 1 ' incénierie,Uni-

versity Extension, Université de Californie, Berkelev, intitulé 'revêtements de polyimide pour les circuits de la microélectronique et applications", 4-5 Août 1981,

Palo Alto, Californie.

La présente invention aborde le problème des poches isolantes de matériau semiconducteur dans un circuit intégré, d'un point de vue différent Tout en reconnaissant qu'on obtient des avantages importants (coût réduit, caractéristiques mieux prévisibles des dispositifs) lorsque l'on élimine une ou plusieurs pha- ses opératoires de traitement à température élevée, la présente invention utilise un procédé mettant en jeu

une température relativement basse pour former les po-

ches isolantes de matériau semiconducteur, dans un cir-

cuit intégré.

Conformément à la présente invention, on pla-

ce du polyimide dans des gorges ménagées dans un maté-

riau semiconducteur de manière à améliorer à la fois l' isolation électrique entre des dispositifs voisins à 1 ' intérieur du dispositif du semiconducteur constitué par

ledit matériau et une surface essentiellement plane ser-

vant à recevoir les interconnexions conductrices On for-

me des gorges profondes dans le matériau semiconducteur, de préférence par attaque ou corrosion chimique Dans le cas o le dispositif semiconducteur utilise une couche de silicium épitaxial formée sur un substrat en silicium, les gorges sont formées à travers la couche épitaxiale jusqu'au substrat en silicium sous-jacent Lorsque le matériau semiconducteur est du silicium, on oxyde la surface des évidements obtenus par attaque chimique et

l'on oxyde le matériau semiconducteur de manière à réali-

ser une isolation électrique entre les différentes ré-

aions semiconductrices mises à nu par les évidements ob-

tenus par attaque chimique et pour établir une bonne adhérence du polyimide à la pastille On remplit ensuite de polyimide les évidements obtenus par attaque chimique

et oxydés, ce qui fournit au dispositif une surface extrê-

mement régulière Avec ce dispositif possédant une surfa-

ce régulière, on forme des connexions électriques à la surface du dispositif sans les échelons ou dénivellations brusques, que l'on connaissait dans les structures de 1 ' art antérieur, par dessus les évidements isolants obtenus

par attaque chimique.

Bien que le polyinide soit bien connu dans l' art antérieur et soit décrit par exemple dans le brevet déposé aux Etats Unis d'Amérique sous le N O 4 273 886, la nouvelle utilisation du polyimide conformément à la présehte invention conduit à plusieurs avantages Etant

donné que le polyimide est déposé à une température rela-

tivement basse, les emplacements des jonctions PN préala-

blement formées sont mieux prévisibles et par conséquent

les caractéristiques du dispositif sont plus certaines.

La surface supérieure du polyimide est régulière etrelati-

vement plane, ce qui élimine des variations abrupte de hauteur ou"dénivellations", qui entra Tnent une rupture des conducteurs Le procédé d'application du polyimide s'effectue à une température relativement basse, ce qui

par conséquent ne nuit pas au rendement.

Le polyimide a été utilisé de différentes

manières pour la fabrication des dispositifs à semicon-

ducteurs Par exemple le brevet déposé aux Etats Unis d'Amérique sous le N O 3 978 578 décrit une structure utilisant du polyimide en tant que revêtement protecteur

sur la surface supérieure d'une pastille semiconductri-

ce Après que la pastille ait été placée dans-un embal-

lage et que les fils de connexion aient été raccordés entre la pastille semiconductrice et les conducteurs extérieurs, on recouvre le dispositif et les fils de

connexion avec une seconde pellicule de polyimide de ma-

nière à protéger à la fois la surface supérieure de la

pastille semiconductrice et les fils de connexion.

Une autre utilisation du polyimide dans la

technique des semiconducteurs est décrite dans les bre-

vets déposés aux Etats Unis d'Amérique sous les N O 3 801 181, 3 846 166, 4 001 170, 4 040 083 et 4 060 828, dans lesquels une couche de polyimide est utilisée pour

isoler électriquement une première couche d'interconne-

xionsélectriques formée à la surface d'un substrat par

rapport à une seconde couche d'interconnexions électri-

ques formée au-dessus de la première couche d'intercon- nexions.

Aucun de ces documents cités ne suggère l'uti-

lisation du polyimide pour faciliter l'isolation électri-

que des régions actives du dispositif semiconducteur.

D'autres caractéristiques et avantages de la

présente invention ressortiront de la description ci-

après, prise en référence aux dessins annexés, sur les-

quels: la figure 1 est une vue en coupe transversale

d'une pastille semiconductrice de l'art antérieur conte-

nant plusieurs composants; la figure 2 est une vue en coupe transversale de la pastille semiconductrice de la figure 1, qui con-_ tient des découpes ménagées par attaque chimique dans l'isolant et du polyimide conformément à la présente invention; et

la figure 3 est une vue en coupe du disposi-

tif de la figure 2, qui contient des ouvertures de con-

tact traversant la couche de polyimide et une structu-

re d'interconnexion reliant différentes parties de dif-

férents dispositifs, comme cela est désiré.

La figure 1 représente un transistor NPN typique de l'art antérieur Le transistor NPN 10 de

la figure 1 comporte un substrat 100 de type P, cons-

titué de préférence de façon typique par du silicium, bien que d'autres matériaux semiconducteurs tels que

du germanium puissent être utilisés, une couche ense-

velie ou enterrée de type N 101 servant de collecteur, une couche épitaxiale de type N 102, une région de bosse de type P 103, une région d'émetteur de type N 104 et un contact de collecteur de type N 105 Un tel

transistor bipolaire est construit d'une manière clas-

sique, telle que décrite dans le brevet déposé aux Etats

Unis d'Amérique sous le N' 3 025 589 Un circuit inté-

cré bipolaire contient plusieurs de ces dispositifs ou

d Esdispositifs semblables formés chacun de façon typi-

que dans un îlot-séparé de matériau semiconducteur élec-

triquement isolé d'îlots voisins du matériau semiconduc-

teur. Conformément à une forme de réalisation de la présente invention impliquant l'utilisation d'une

couche épitaxiale de silicium sur un substrat en sili-

cium, des régions isolantes 106 (également désigné sous le terme de "gorges") sont ménagées ou évidées dans la région épitaxiale 102 entre des régions voisines de la couche épitaxiale 102, qui doivent être isolées, comme représenté sur la figure 2 Avant la formation de ces gorges, les régions actives du dispositif telles que la base 103, l'émetteur 104 et le contact de collecteur 105, ont été forméesen utilisant des procédures standard bien connues Les gorges 106 sont formées de préférence dans une, pastille de silicium possédant l'orientation

cristalline<î 100 >, au moyen d'une attaque chimique ani-

sotrope, moyennant l'utilisation par exemple de KOH comme solution d'attaque chimique L'utilisation d'une telle attaque chimique anisotrope en vue de former des gorges en forme de "V" dans une couche de silicium est décrite par exemple dans le brevet déposé aux Etats Unis d'Amérique sous le N O 3 924 265 et par D B Lee dans un article intitulé "Attaque chimique anisotrope du silicium" paru dans le Journal of Applied Physics, Vol 40, N O 11, Octobre 1965, pages 4569 à 4574, et par R M Finne et

E.L Klein dans un article intitulé 'Suistème d'agentscom-

plexants à base d'eau et d'amines pour l'attaque chimique du silicium" paru dans le Journal of the Electrochemical Society, Solid State Science, Septembre 1967, pages 965 à 970 Sinon les gorges peuvent être formées dans une

pastille de silicium possédant une orientation cristal-

line < 100 > ou < 111 > en utilisant une corrosion plasma-

tique à base de CF 4 D'une manière générale il est pos-

sible d'utiliser n'importe quelle technique de forma-

tion d'évidements ou de gorges isolantes dans la région

épitaxiale 102, étant donné que l'évidement résultant.

obtenu par attaque chimique n'a pas besoin d'être en for-

me de "V" L'utilisation de gorges isolantes d'une forme autre que la forme "V" fournit des évidements plus larges au niveau de la base des gorges 106, ce qui facilite l'

alignement des masques utilisés pour définir lesdites cror-

ges Les gorges 106 sont de préférence obtenues par atta-

-15 que chimique réalisé complètement à travers la couche épi-

taxiale 102 et légèrement à l'intérieur du substrat de ty-

pe P 100, comme représenté sur la figure 2 Dans le dispo-

sitif achevé, ces gorges isolantes seront utilisées pour faciliterl'obtention d'une isolation électrique entre des îlots voisins de matériau semiconducteur à l'intérieur de la couche épitaxiale 102 Par exemple, par suite de la présence des gorges 106-1 et 106-3, la région de base

103, la région d'émetteur 104 et le contact de collec-

teur 105 sont isolés de dispositifs voisins (non repré-

sentés) contenus dans d'autres llots de silicium formés

à partir de la région épitaxiale 102.

Les surfaces de la couche épitaxiale 102 mi-

ses à nu par les gorges d'isolation 106 sont ensuite oxy-

dées, ce qui forme une couche diélectrique 107 -La cou-

che diélectrique 107 isole la surface de la couche épitaxiale 102, y compris les évidements obtenus par attaque chimique 106, ce qui empêche l'apparition de courants de fuite entre les régions semiconductrices le long de la surface des gorges isolantes 106 La couche diélectrique 107 isole également la surface de la couche épitaxiale 102 et la première couche d'interconnexions électriques 190 L'utilisation d'oxyde à la surface des

gorges isolantes est bien connue et est décrite par exem-

ple dans le brevet déposé aux Etats Unis d'Amérique sous le No 3 391 023 Les couchesdiélectriques 107 constituées d'oxyde peuvent être formées par exemple par oxydation thermique à la vapeur pendant une durée d'environ 30 mn à une température d'environ 850-950 'C, ce qui permet la

formation de couches d'oxyde 107 d'une épaisseur d'en-

viron 30-100 nanomètres Sinon, les couches diélectri-

ques 107 peuvent être constituées par l'oxyde formé par un dépôt chimique en phase vapeur à basse pression à une température d'environ 800-9000 C, et ce sur une

épaisseur d'environ 30-100 nanomètres Les couches di-

électriques 107 sont constituées de préférence par du nitrure de silicium formé par exemple au moyen du dépôt

chimique en phase vapeur à basse pression à une tempé-

rature d'environ 800-9000 C et ce sur une épaisseur d'en-

viron 30-100 nanomètres Les couches diélectriques peu-

vent également comporter une combinaison d'oxyde et de nitrure La formation du nitrure de silicium sur une pastille de l'art antérieur nécessitait la formation

d'une couche d'oxyde mince entre la pastille de sili-

cium et le nitrure de silicium afin de fournir une détente des contraintes à des températures élevées, en raison de la différence entre les coefficients de

dilatation thermique du silicium et du nitrure de si-

licium Conformément à la présente invention, on sup-

prime toute oxydation thermique longue à température élevée, ce qui supprime la nécessité d'une couche dl oxyde destinée à fournir une détente des contraintes

entre la pastille de silicium et le nitrurede silicium.

Ainsi, lorsque l'on utilise du nitrure de silicium pour former le diélectrique 107, la phase opératoire selon

laquelle une couche intermédiaire de silicium est for-

mée, et supprimée étant donné que c'est la phase opéra-

toire supplémentaire nécessaire pour éliminer l'oxyde

de détente des contraintes, des surfaces de la pastil-

le-o cet oxyde n'est pas souhaitable.

Des voies sont ainsi formées dans la couche- diélectrique 107 de manière à permettre la connexion des régions sous-jacentes à la couche 190 d'interconnexions électriques devant être formée La voie 122 est formée dans la couche diélectrique 107 selon des techniques

photolitographiques bien connues et par attaque chimi-

que On élimine les parties de la couche diélectrique 107, formées par l'oxyde, à l'aide par exemple de HF tamponné On élimine par corrosion avec du plasma de CF 4 par exemple les parties de la couche diélectrique

110 qui comportent du nitrure.

On forme ensuite une première couche d'in-

terconnexions électriques 190 à la surface de la pas-

tille et on la structure de manière à obtenir les in-

terconnexions électriques désirées La couche 190 d'

interconnexions électriques se compose de façon typi-

que de silicium polycristallin formé sur une épaisseur d'environ 50-500 nanomètres au moyen du dépôt chimique

en phase vapeur à basse pression Puis on structure en-

suite la couche de silicium polycristallin 190 par exem-

ple en utilisant des techniques photolithographiques bien connues et une corrosion avec un plasma de CF 4 La fiaure 2 montre une couche d'interconnexions électriques structurée de manière à établir un contact avec le

contact de collecteur 105.

* On forme ensuite une couche de polyimide 108 sur l'ensemble de la surface de la pastille, sur une

épaisseur "cl" d'environ 2-4 microns On place à la sur-

face de la pastille un produit adhésif pour le revête-

ment afin de réaliser une bonne adhérence du polyimide

108 devant être formé au diélectrique sous-jacent 107.

Le produit adhésif pour le revêtement est de préférence le produit adhésif connu sous l'appellation commerciale "PIQ coupler 3 " vendu par la société dite Hitachi On applique environ 3-5 grammes de produit adhésif sur une pastille de 10,16 cm, et on fait tourner la bobine à une vitesse d'environ 4000 tours par -minute pendant une durée

d'environ 30 secondes de manière à former une couche min-

ce et uniforme de produits adhésifs Puis on cuit le pro-

duit adhésif en faisant cuire la pastille à environ 3500 C

pendant environ 30 minutes dans de l'air sec et de l'oxy-

gène sec Ceci fournit une épaisseur de produit adhésif

d'environ 10-15 nanomètres Le polyimide est de préféren-

ce le polyimide connu sous l'appellation commerciale "PIQ 13 " vendu par la société dite Hitachi On appliqoeenviron 2-6 de PIQ 13 sur une pastille de 10,16 centimètres et 1 '

on fait tourner la pastille à une vitesse d'environ 3000-

3600 tours par minute pendant une durée d'environ 30 se-

condes Ceci entraîne la formation d'une couche mince et essentiellement uniforme de matériau PIQ 13 à la surface

de la pastille On cuit ensuite ce matériau PIQ 13 en fai-

sant cuire la pastille à environ 1000 C pendant environ 1 heure dans de l'azote sec, à la suite de quoi on fait

cuire la pastille à environ 2200 C pendant environ 1 heu-

re dans de l'azote sec On applique à la surface de la

pastille une seconde couche de matériau PIQ 13, en dépo-

sant environ 2-6 grammes de ce matériau sur ladite pas-

tille On fait ensuite tourner la pastille à une vites-

se d'environ 3000-3500 tours par minute pendant une du-

rée d'environ 30 secondes et on fait cuire la seconde couche de matériau PIQ 13 en faisant cuire la pastille à environ 1000 C pendant environ 1 heure dans de l'azote sec, à la suite de quoi on faire cuire la pastille à environ 200 'C pendant environ 1 heure dans l'azote sec, puis on la fait cuire à environ 350 'C pendant environ 1 heure dans de l'azote sec Ceci fournit une couche

-de polyimide 108 possédant une épaisseur d'environ 1,5-

4 microns.

Le polyimide 108 adhère parfaitement bien

au produit adhésif (non représenté) formé sur le dié-

lectrique 107 et forme une base solide sur laquelle on

dépose le matériau d'interconnexion conducteur desti-

né à être utilisé lors de la formation de la structure de conducteurs d'interconnexions requise pour achever

le circuit intégré.

Etant donné que la région de polyimide 108 est formé sur une épaisseur d'environ 1,5-4 microns, les gorges isolantes 106 qui possèdent une profondeur d'environ 1-1,5 micron, sont remplies et la surface

de la région de polyimide 108 est régulière et essen-

tiellement plate Le fait que la surface de la région de polyimide 108 soit essentiellement plate permet d'appliquer les interconnexions électriques devant être formées (de façon typique, de l'aluminium) à

la surface de la pastille sans que la couche d'inter-

connexionsne rencontre des"dénivellations" pentues

au-dessus des gorges isolantes 106 De telles "déni-

vellations" pentues dans des interconnexions posent en général des problèmes de qualité et de fiabilité étant donné que l'épaisseur des interconnexions au niveau de telles dénivellations est en général très mince et que les interconnexions sont par conséquent sujettes à se rompre, ce qui entraîne éventuellement l'apparition d'un circuit ouvert En outre sans l'uti-

lisation de la couche de polyimide 108, la couche d'

interconnexions devant être formée recouvrirait la sur-

face de couche d'oxyde 107, avec pour résultat que n' importe quel défaut ou "trou d'épingle" dans-la couche

d'oxyde 107 permettrait l'établissement d'un court-cir-

cuit électrique entre la couche d'interconnexions et

la région semiconductrice mise à nu par le trou d'épin-

2 $ 14559

gle Ce problème des trous d'épingles est supprimé grâ-

ce à l'utilisation de la couche de polyimide 108.

Les régions d'arrêt de canal 190-1 et 190-2 sont formées d'une manière bien connue à l'intérieur du substrat 100 de manière à réaliser une isolation élec- trique entre des régions voisines de transistors Sur la figure 2 les dispositifs d'arrêt de canal 190-1 et 190-2 fournissent une isolation électrique entre le transistor constitué par la région de collecteur à couche ensevelie 101, la région de base 103, la région d'émetteur 104 et le contact de collecteur 105, et des dispositifs voisins (non représentés) Lorsque le substrat 100 est un substrat du type P, les dispositifs de canal 190-1 et 190-2 sont

des régions de type P fortement dopées formées par exem-

ple par implantation ionique de dopants du type P (de façon typique du bore) avec une densité d'environ 1014

atomes par cm 2.

Comme cela est représenté sur la figure 3 (non dessinée à l'échelle), des ouvertures de contact sont formées à l'intérieur de la couche de polyimide 108 et de la couche diélectrique 107, ce qui met à nu des régions sous-jacentes qui doivent être contactées électriquement par les interconnexions électriques 111 devant être formées A titre d'exemple, la figure 3 montre une ouverture de contact 120 formée de manière à mettre à nu la région de base 103 et une ouverture

de contact 121 formée de manière à mettre à nu la ré-

gion de commutation 104 Les parties restantes de la couche de polyimide 108 isolent électriquement les interconnexions 111 vis-à-vis des régions actives sous-jacentes du dispositif Les ouvertures de contact

et 121 sont formées par exemple à l'aide de techni-

ques appropriées de masquage photolithographique bien connues dans la technique des semiconducteurs, et par attaque chimique de parties indésirables de la couche de polyimide 108 avec par exemple une solution de 97 %

d'hydroxyde de tétraméth Slammonium et de 3 % de diami-

ne d'éthylène, puis par attaque chimique de couches diélectrique 190 comme décrit ci-dessus Par suite de sa disponibilité, le polyimide 108 est constitué de

préférence par du polyimide photosensible Le polyimi-

de photosensible est formé à la surface de la pastil-

le semiconductrice et des régions sélectionnées du po-

lyimide sont exposées à un rayonnement actinique (de

préférence la lumière ultraviolette) par l'intermédiai-

re d'un masque de contact On développe ensuite le po-

lyimide 108, ce qui a pour effet de fixer les régions préalablement exposées au rayonnement actinique, alors que toutes les autres régions sont éliminées à l'aide

d'un solvant, ce qui permet de former une couche per-

manente 108 de polyimide contenant des ouvertures de

contact 120 et 121.

Après la formation des ouvertures de contact,

on forme à la surface de la pastille une couche de maté-

riau électriquement conducteur (de façon typique de 1 ' aluminium), ce qui permet de formerainsi un contact

électrique avec les régions mises à nu par les ouver-

tures de contact mentionnées précédemment Dans le cas o elle est utilisée en tant que couche d'interconnexions 111, une métallisation de l'aluminium est formée d'une manière bien connue à une température suffisamment basse

afin d'empêcher tout endommagement de la couche de poly-

imide 108 (voir par exemple le brevet déposé aux Etats Unis d'Amérique sous le N O 3 108 359) La couche de métallisation d'aluminium 111 est ensuite structurée moyennant l'utilisation de techniques bien connues, telles qu'un masquage avec une résine photosensible et

une attaque chimique de régionssélectionnées de la cou-

che d'aluminium 111 avec une solution bien connue d' attaque de l'aluminium, comme par exemple un mélange

U'4559

d'acide acétique, d'acide nitrique et d'acide phosphori-

que, ou bien une corrosion plasmatique à l'aide de tétra-

chlorure de silicium, ce qui fournit un ensemble de plu-

sieurs interconnexions électriques habitoelles à la surface de la pastille, reliant des régions désirées mises à

nu par la formation des ouvertures de contact.

Ce qui est important, c'est que l'ensemble du processus d'isolation, incluant les phases opératoires

de formation des gorges isolantes 106, des couches d'oxy-

de 107, de la couche de polyimide 108 et des interconne-

xions électriques 111, s'effectue à des températures in-

férieures à environ 400 'C Les processus d'isolation de l'art antérieur, selon lesquels on utilisait un oxyde obtenu thermiquement en tant que moyen d'isolation

nécessitent que la pastille soit soumise à des tempé-

ratures de l'ordre d'environ 800-10000 C pendant de longs intervalles de temps après la formation du collecteur à couche ensevelie 101 Dans de tels dispositifs de l'art antérieur, les substances dopantes à l'intérieur du collecteur à couche ensevelie 101 sont redistribuées

pendant la croissance de l' isolant réalisé par l'oxy-

de obtenu par voie thermique, avec une diffusion des substances dopantes de la couche ensevelie, vers le haut

à l'intérieur de la couche épitaxiale Une telle diffu-

sion ascendante réduite la distance entre le collecteur à couche ensevelie 101 et la base 103, ce qui réduit la tension de rupture du collecteur-base et augmente le

gain de courant (béta) du transistor, augmente la capa-

cité collecteur-base et réduit la vitesse de commuta-

tion du transistor.

Au contraire, conformément à la présente in-

vention, la nécessité d'un oxyde isolant obtenu par croissance thermique est supprimée, ce qui a pour effet que la région de collecteur à couche ensevelie 101 n'

est pas soumise à l'action des températures élevées asso-

ciées pendant de longs intervalles de temps Par consé-

quent la fabrication de dispositifs à semiconducteurs conformément à la présente invention permet que les profils de diffusion -de substances dopantes restent essentiellement non modifiés par la formation de l'isolant constitué par les gorges 106-1 à 106-3 et la couche de polyimide 108, par rapport au dispositifs de l'art antérieur qui utilisent un oxyde obtenu thermiquement,

qui est nécessairement formé pendant des longs inter-

valles de temps à des températures élevées Les profils non modifiés de diffusion, qui sont rendus possibles

grâce à l'utilisation de régions isolantes formées con-

formément à la présente invention, fournissent un dis-

positif à semiconducteurs possédant des diffusions plus

minces, et des dispositifs, dont les jonctions se termi-

nent au niveau des surfaces des gorges isolantes, plu-

tôt qu'à une certaine distance à l'intérieur à partir de l'isolant d'oxyde formé thermiquement des dispositifs de l'art antérieur, par suite de la redistribution des

substances dopantes pendant la croissance de l'oxyde ob-

tenu par voie thermique Ces facteurs aboutissent à la formation d'une structure à semiconducteurs possédant des courants de fuite moins intenses et par conséquent un gain de courant (béta) plus stable que dans le cas

des dispositifs de l'art antérieur En outre la struc-

ture construite conformément à la présente invention présentera une capacité réduite et des distances de transit plus courtes pour les porteurs de courant par suite des diffusions plus minces, ce qui entraîne une

vitesse accrue de commutation par rapport aux disposi-

tifs de l'art antérieur.

D'autres dispositifs de la présente invention

ressortiront à l'évidence aux spécialistes de la techni-

que compte-tenu de la description donnée précédemment.

On comprendra que la forme de réalisation spécifique 1 9 décrite cidessus est donnée à titre d'exemple et ne doit pas être interprétée comme une limitation de la

portée de la présente invention.

Claims (15)

REVENDICATIONS

1 Dispositif à semiconducteurs,caractéri-

sé en ce qu'il comporte une pastille semiconductrice

comportant un substrat semiconducteur ( 100), des gor-

3 ges ( 106; 106-1 à 106-3) ménagées dans la surface su-

périeure dudit substrat de manière à former des îlots

de matériau semiconducteur à partir de ladite pastil-

le, lesdit îlots en matériau semiconducteur étant sé-

paréslatéralement d'îlots voisins de matériau semi-

conducteur par des gorges ménagées dans la surface du-

dit matériau semiconducteur, une couche isolante( 107) ménagée à la surface du matériau semiconducteur ainsi que sur les surfaces desdits gorges, et un matériau

formé de polyimide ( 108) déposé à la surface supé-

rieure de ladite couche isolante sur le matériau se-

miconducteur et sur lesdites gorges de manière à rem-

plir ces dernières et à réaliser une surface supérieu-

re essentiellement régulière recouvrant les gorges et

les îlots de matériau semiconducteur.

2 Dispositif selon la revendication 1,

caractérisé en ce que la couche isolante ( 107) for-

mée à la surface dudit matériau semiconducteur ain-

si que sur la surface desditesgorges ( 106; 106-1 à

106-3) est constituée par un oxyde du matériau semi-

conducteur.

3 Dispositif selon la revendication 1,

caractérisé en ce que la couche isolante ( 107) for-

mée à la surface du matériau semiconducteur ainsi que sur les surfaces desdites gorges est constituée

par un nitrure du matériau semiconducteur.

4 Dispositif selon la revendication 1,

caractérisé en ce que la couche isolante ( 107) for-

mée à la surface du matériau semiconducteur ainsi que sur les surfaces desdites gorges est constituée par une couche de nitrure du matériau semiconducteur

I 4559

formée sur un oxyde de ce matériau semiconducteur.

Dispositif selon la revendication 1,

caractérisé en ce qu'il comporte en outre une pre-

mière structure de conducteursd'interconnexion ( 190) située entre la couche isolante ( 107) et un matériau

formé de polyimide ( 108).

6 Dispositif selon la revendication 5,

caractérisé en ce qu'il comporte en outre un pre-

mier ensemble de voies ( 122)formées à travers les parties sélectionnées de la couche isolante ( 107),

ce qui permet d'établir un contact entre ladite pre-

mière structure de conducteursd'interconnexion ( 190; 190-1, 190-2) et des régions diffusées choisies

ménagées des les îlots du matériau semiconducteur.

7 Dispositif selon l'une quelconque des

revendications 1 et 6, caractérisé en ce qu'il com-

porte un second ensemble de voies ( 120,121) ménagées à travers des parties sélectionnées dudit matériau sélectionné de polyimide ( 108) et du matériau isolant sous-jacent ( 107) de manière à former des régions de contact avec les régions diffusées sélectionnées ( 103,

104) ménagées dans les îlots du matériau semiconduc-

teur 8 Dispositif selon la revendication 7,

caractérisé en ce qu'il comporte une seconde structu-

re de conducteurs d'interconnexion ( 111) formée sur

la surface supérieure du dispositif de manière à in-

terconnecter des régions choisies formées dans les-

dits îlots du matériau semiconducteur par l'intermé-

diaire desdites voies ( 120,121) de manière à former

un circuit intégré.

9 Dispositif selon la revendication 8, caractérisé en ce que le matériau semiconducteur formé de polyimide ( 108) est déposé sur la surface supérieure de l'îlot, avec une épaisseur choisie non

supérieure à environ 4 microns.

Dispositif selon la revendication 5, caractérisé en ce que le matériau semiconducteur

( 100) est du silicium.

11 Dispositif selon la revendication 5,

caractérisé en ce que la première structure de con-

ducteursd'interconnexion ( 190) est en silicium po-

lycristallin. 12 Dispositif selon la revendication 8,

caractérisé en ce que la seconde structure de con-

ducteursd'interconnexion ( 111) est en aluminium.

13 Dispositif selon la revendication 1,

caractérisé en ce qu'il comporte en outre des ré-

gions fortement dopées ( 190-1, 190-2) situées au-

dessous du fond de gorges sélectionnées parmi les-

dites gorges ( 106; 106-1 à 106-3), lesdites régions

fortement dopées servant de régions d'arrêt de ca-

nal.

14 Procédé de réalisation d'un dispo-

sitif à circuitsintégrés caractérisé en ce qu'il consiste à former des régions dopées de façon sélective dans la surface supérieure d'un matériau semiconducteur ( 100), à former des gorges ( 106; 106-1 à 106-3) entourant des parties choisies de la surface supérieure du matériau semiconducteur

et s'étendant sur une épaisseur choisie à l'inté-

rieur du matériau semiconducteur, à former une

couche diélectrique ( 107) sur la surface supérieu-

re desdites gorges et du matériau semiconducteur,

et à former une couche de matériau formée de poly-

imide ( 108) sur la surface supérieure desdites

gorges et du matériau semiconducteur.

Procédé selon la revendication 14,

caractérisé en ce qu'il comporte des phases opéra-

toires supplémentaires de formation de voies ( 122)

à travers des régions sélectionnéE dela couche diélec-

trique ( 107) de manière à dégager des régions sélec-

tionnées faisant partie desdites régions dopées sélec-

tionnées du matériau semiconducteur sous-jacent ( 100), et de formation d'une structure de conducteurs d'inter-

connexion 1190; 190-1, 190-2) sur la-couche diélectri-

que ( 107) et aboutissant par lesdites voies aux régions sous-jacentes de manière à former de ce fait

un circuit intégré à partir desdites structures.

16 Procédé selon la revendication 14,

caractérisé en ce qu'il inclut les phases opératoi-

res supplémentaires de formation de voies ( 120,121) à travers des zones sélectionnées dudit matériau formé de polyimide ( 108) et à travers le matériau diélectrique sous-jacent ( 107) de manière à dégager des régions sélectionnées faisant partie desdites

régions dopées de façon sélective du matériau semi-

conducteur sous-jacent ( 100),et de formation d'une structure de conducteurs d'interconnexion ( 111) sur la surface supérieure de ladite couche de polvimide ( 108) et aboutissant par lesditesvoies ( 120,121) jusqu'aux régions sous-jacentes de manière à former

un circuit intégré à partir de ladite structure.

17 Procédé selon l'une quelconque des

revendications 15 et 16, caractérisé en ce que le

matériau semiconducteur est du silicium.

18 Procédé selon la revendication 15, caractérisé en ce que la structure de conducteurs d'interconnexion est constituée par du silicium

polycristallin.

19 Procédé selon la revendication 16, caractérisé en ce que la structure de conducteurs

d'interconnexion est constituée par de l'aluminium.

Dispositif à semiconducteurs, carac-

térisé en ce qu'il comporte plusieurs régions semi-

conductricessituées à l'intérieur d'un substrat semi-

conducteur ( 100) et des régions isolantes formées en-

tre lesdites régions semiconductrices, que lesdites régions isolantes sont constituées par des gorees ( 106) ménagées dans ledit substrat et dont la sur-

face est recouverte par une couche de matériau iso-

lant ( 107) rempli par du polyimide ( 108), de manière à former ainsi une surface essentiellement régulière

du substrat.