FR2761810A1 - Dispositif a semi-conducteur et son procede de fabrication - Google Patents
Dispositif a semi-conducteur et son procede de fabrication Download PDFInfo
- Publication number
- FR2761810A1 FR2761810A1 FR9802427A FR9802427A FR2761810A1 FR 2761810 A1 FR2761810 A1 FR 2761810A1 FR 9802427 A FR9802427 A FR 9802427A FR 9802427 A FR9802427 A FR 9802427A FR 2761810 A1 FR2761810 A1 FR 2761810A1
- Authority
- FR
- France
- Prior art keywords
- region
- substrate
- layer
- trench
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 53
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 37
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 37
- 239000010703 silicon Substances 0.000 claims abstract description 37
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims abstract description 8
- 238000000059 patterning Methods 0.000 claims abstract description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 238000002955 isolation Methods 0.000 claims description 9
- 210000000746 body region Anatomy 0.000 claims description 5
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 238000002161 passivation Methods 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000000605 extraction Methods 0.000 claims description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- 239000011253 protective coating Substances 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims 2
- 238000005304 joining Methods 0.000 claims 2
- 239000012535 impurity Substances 0.000 claims 1
- 239000011810 insulating material Substances 0.000 claims 1
- 229920001296 polysiloxane Polymers 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 abstract description 4
- 210000004027 cell Anatomy 0.000 description 52
- 239000000463 material Substances 0.000 description 34
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 17
- 229910052796 boron Inorganic materials 0.000 description 17
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 238000002513 implantation Methods 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 230000000873 masking effect Effects 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 108091006146 Channels Proteins 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000008188 pellet Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007937 lozenge Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 210000001316 polygonal cell Anatomy 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000003826 tablet Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/142—Energy conversion devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/763—Polycrystalline semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/042—PV modules or arrays of single PV cells
- H01L31/0475—PV cell arrays made by cells in a planar, e.g. repetitive, configuration on a single semiconductor substrate; PV cell microarrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/977—Thinning or removal of substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Life Sciences & Earth Sciences (AREA)
- Electromagnetism (AREA)
- Sustainable Development (AREA)
- Manufacturing & Machinery (AREA)
- Sustainable Energy (AREA)
- Health & Medical Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Molecular Biology (AREA)
- Element Separation (AREA)
- Photovoltaic Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Emergency Protection Circuit Devices (AREA)
- Keying Circuit Devices (AREA)
Abstract
L'invention concerne la fabrication d'un dispositif à semi-conducteur dans un substrat de silicium. Elle se rapporte à un procédé qui comprend la mise sous forme de motifs et l'attaque de régions choisies d'une surface supérieure d'un substrat (10) de silicium pour la formation d'une tranchée qui entoure une cellule isolée, la formation d'une couche isolante (50, 51) sur les parois et le fond de la tranchée et une partie de la surface supérieure adjacente aux parois de la tranchée, le dépôt d'une couche de silicium polycristallin (52, 53) sur la surface supérieure du substrat (10) et dans la tranchée afin que celle-ci soit remplie, et l'extraction d'une partie de la couche de silicium polycristallin (52, 53) qui est formée sur la surface supérieure du substrat (10) . Application aux dispositifs à semi-conducteur.
Description
La présente invention concerne les dispositifs à semi-
conducteur et, plus précisément, elle concerne une nouvelle structure destinée à un tel dispositif et dans laquelle un arrangement de cellules planes est formé dans une tranche unique de silicium et les cellules sont isolées diélectri- quement les unes des autres, et un ou plusieurs dispositifs de puissance peuvent être intégrés dans la même pastille que
les cellules planes.
Il est souvent souhaitable d'utiliser un dispositif à semi-conducteur formé d'un grand nombre de cellules. Les générateurs photovoltaïques par exemple sont bien connus et ils sont couramment utilisés pour la production d'un signal de commande destiné à un relais à semi-conducteur. Ces dispositifs utilisent une diode photoémissive qui est excitée à des bornes d'entrée afin qu'elle éclaire la surface photosensible d'un dispositif photovoltaïque isolé distant. Le signal de sortie du dispositif photovoltaïque peut être utilisé comme signal d'entrée d'un dispositif de commutation, par exemple à grille MOS, habituellement un
transistor à effet de champ MOSFET ou un transistor bipo-
laire à grille isolée IGBT de puissance, qui possède des bornes de charge et qui est commuté à l'état "conducteur" à la suite de l'excitation de la diode photoémissive. Les bornes d'entrée et de sortie du relais sont isolées par
l'espace existant entre la diode photoémissive et le dispo-
sitif photovoltaïque. Habituellement, le dispositif photo-
voltaïque est constitué d'un grand nombre de cellules photovoltaïques connectées en série afin qu'elles produisent une tension suffisamment élevée pour que le dispositif de commutation de puissance soit mis à l'état conducteur. De tels dispositifs sont bien connus et ils sont vendus sous le nom d'isolateurs photovoltaïques par International Rectifier
Corporation, El Segundo, Californie.
Un photogénérateur à plusieurs cellules peut être fabriqué de nombreuses manières différentes. Un générateur
connu comporte un empilement ou une pile de cellules photo-
voltaïques, comme représenté dans les brevets des Etats-Unis
d'Amérique n 4 755 697 et 4 996 577 de Daniel M. Kinzer.
D'autres dispositifs comportent un arrangement plan de cellules qui présentent un isolement des jonctions les unes par rapport aux autres et qui sont connectées en série à leur surface. D'autres dispositifs sont connus et comportent des cellules individuelles placées sur la surface d'une pastille de silicium et dont les jonctions sont isolées ou peuvent être isolées diélectriquement, comme représenté dans les brevets des Etats-Unis d'Amérique n 4 227 098 et
4 390 790. Cependant, les dispositifs connus ont un inconvé-
nient car leur fabrication est coûteuse et ils donnent de
mauvais rendements de fabrication.
Par ailleurs, un arrangement plan de cellules photo-
voltaïques de générateur est formé sur une tranche de silicium collée à un diélectrique. Une tranche relativement épaisse de "manutention" est collée par un oxyde à une tranche mince pour dispositifs, et est ainsi isolée de cette tranche dans laquelle les jonctions sont formées, comme représenté dans le brevet des Etats-Unis d'Amérique n 5 549 762 de la demanderesse. Cependant, ce dispositif
nécessite une tranche initiale relativement coûteuse.
Il est donc souhaitable de produire un générateur photovoltaïque qui puisse être réalisé avec un grand nombre de cellules isolées qui peuvent être connectées en série pour la production d'un signal de mise à l'état conducteur d'un dispositif de puissance à grille MOS mais qui peut être facilement fabriqué et intégré au dispositif à grille MOS à l'aide d'appareils et de techniques existants et fiables de traitement.
Il est aussi souhaitable de réaliser d'autres disposi-
tifs qui peuvent être constitués d'un grand nombre de cellules isolées qui peuvent être connectées, mais dont la fabrication et l'intégration avec d'autres dispositifs sont faciles. L'invention concerne ainsi une nouvelle structure de dispositif qui comporte une structure de tranchée qui est utilisée pour l'isolement diélectrique des cellules respectives d'un dispositif à semi-conducteur à plusieurs
cellules, formées sur une tranche unique.
Une ou plusieurs régions diffusées de type N+ ou P+ peuvent être formées d'abord dans une tranche initiale ayant un dopage P ou N relativement faible. Dans une variante, ces régions diffusées peuvent être formées après la fin du traitement des tranchées. Des cellules ou creux plans et individuels espacés sont alors formés par attaque chimique d'un arrangement de tranchées sécantes qui entourent les
régions diffusées. Les tranchées s'étendent sur une profon-
deur prédéterminée et sont remplies d'un diélectrique et de silicium polycristallin assurant l'isolement diélectrique de chacune des cellules. Les régions diffusées des diverses
cellules sont connectées à une ou plusieurs régions diffu-
sées d'une cellule adjacente pour la connexion d'un nombre
prédéterminé de cellules en série ou en parallèle.
La face arrière du silicium est alors rectifiée au moins jusqu'au niveau du fond des tranchées, et un oxyde isolant peut être déposé à la face arrière. Un support formant une poutre peut être utilisé afin que la tranche
rectifiée et ayant les tranchées reste cohérente.
Selon l'invention, des cellules génératrices photovol-
taïques planes et isolées par un diélectrique peuvent être formées dans une tranche unique et, en outre, elles peuvent être intégrées avec un ou plusieurs dispositifs de puissance
dans une même tranche.
Plusieurs régions diffusées de type N+ (ou P+) sont formées dans une tranche initiale de type P (ou de type N) faiblement dopée, et elles sont entourées chacune par une région diffusée de contact P+ (ou N+) de forme annulaire. Il faut noter que ces régions diffusées peuvent être réalisées à la fin du traitement. Des cellules ou cavités planes et distantes individuelles sont alors formées par attaque d'un
arrangement de tranchées sécantes entre les régions diffu-
sées de contact P+ (ou N+). Les tranchées s'étendent jusqu'à une profondeur prédéterminée et sont alors remplies d'un diélectrique et de silicium polycristallin. Le substrat est alors aminci afin que chacune des cavités soit isolée diélectriquement. Le contact supérieur N+ de chaque cellule est connecté au contact P+ d'une cellule adjacente pour la connexion en série de chacune des cellules d'un certain nombre prédéterminé de cellules. Un dispositif à grille MOS peut être intégré dans la même pastille que la structure du générateur photovoltaïque, dans une région de la tranche qui possède des tranchées ou non. Le dispositif à grille MOS, qui peut être un transistor
MOSFET de type latéral ou vertical ou un transistor bipo-
laire IGBT de type latéral ou vertical, est formé avant l'extraction par rectification de la face arrière de la tranche et peut être réalisé avant ou après la formation des cellules du générateur photovoltaïque ou peut être formé par certaines étapes de traitement qui sont communes avec la
formation des cellules du générateur photovoltaïque.
La surface supérieure du dispositif est alors exposée à la lumière, par exemple au rayonnement provenant d'une diode photoémissive placée à distance, pour la production de tensions de sortie de chacune des cellules. Les sorties, qui sont connectées en série, produisent un signal qui permet la
commande de la commutation du dispositif à grille MOS.
Dans un autre aspect important de l'invention, d'autres dispositifs peuvent être intégrés dans d'autres cellules de la tranche qui sont isolées diélectriquement. Par exemple, des dispositifs à grille MOS, par exemple des dispositifs BJT, MOSFET, IGBT, GTD et analogues peuvent être formés dans
d'autres cellules isolées de la tranche commune. Des cir-
cuits de contact peuvent aussi être intégrés dans d'autres puits isolés. Les dispositifs intégrés dans d'autres puits peuvent être des dispositifs à conduction latérale ou même des dispositifs à conduction verticale dans lesquels les cellules contenant les dispositifs à conduction verticale contiennent aussi un contact inférieur. Toute la tranche peut être utilisée avantageusement alors que toutes les cellules contenant divers composants de circuit sont
interconnectées pour la formation d'un circuit particulier.
D'autres caractéristiques et avantages de l'invention
seront mieux compris à la lecture de la description qui va
suivre d'exemples de réalisation, faite en référence aux dessins annexés sur lesquels: la figure 1 est une coupe d'une partie d'une tranche de dispositifs après la diffusion de régions distantes et peu profondes N+, et il faut noter que cette étape peut être mise en oeuvre après l'étape de la figure 5; la figure 2 est une coupe de la tranche de la figure 1 après la diffusion des régions peu profondes de contact P+ ; la figure 3 est une coupe de la tranche de la figure 2 après la formation de tranchées isolées qui séparent les cellules ou cavités isolées et les délimitent; la figure 4 est une coupe de la tranche de la figure 3 après la formation d'une couche d'oxyde sur les parois
internes des tranchées et d'une région de silicium poly-
cristallin à l'intérieur des tranchées afin que les cellules soient isolées diélectriquement, le dépôt et la mise sous forme de motifs d'une couche d'oxyde placée par-dessus, et le dépôt et la mise sous forme de motifs d'une couche métallique de contact; la figure 5 est une coupe représentant la tranche de la figure 4 après rectification de la face arrière de la tranche et formation d'une couche isolante à la face arrière de la tranche; la figure 6 est une vue en plan d'une partie du
dispositif de la figure 5, représentant les contacts assu-
rant la connexion des dispositifs en série;
la figure 7 est une coupe d'un autre mode de réali-
sation de dispositif générateur photovoltaïque formé dans un substrat de type N selon l'invention;
la figure 8 est une coupe d'un autre mode de réali-
sation de l'invention dans lequel un transistor MOSFET latéral est formé dans le même substrat que le dispositif de la figure 5; et
la figure 9 est une coupe d'un autre mode de réali-
sation de l'invention dans lequel un transistor IGBT latéral est formé dans le même substrat que le dispositif de la
figure 5.
On se réfère maintenant à la figure 1 qui est une coupe d'une partie d'un substrat 10 constitué d'une tranche de silicium. Une couche formant un masque pour l'implantation, habituellement formée de bioxyde de silicium, est réalisée par croissance à la face avant de la tranche. Ensuite, par utilisation de techniques photolithographiques convenables, une couche classique d'un matériau de réserve photographique est appliquée à la face supérieure de la couche d'oxyde et est mise sous forme de motifs pour la réalisation d'un
arrangement d'ouvertures de forme rectangulaire ou autre.
Les parties exposées de l'oxyde sont alors retirées par attaque chimique et le matériau de réserve photographique est retiré. Des matières de dopage de type N. par exemple du phosphore ou de l'arsenic, sont alors implantées dans le silicium par les ouvertures formées dans l'oxyde. La matière implantée est ensuite chassée pour la formation des régions
diffusées peu profondes N+ 20, 21 et 22.
La couche 18 d'oxyde est alors retirée, et une autre couche 30 d'oxyde de masquage est formée par croissance à la face avant de la tranche 10. Dans une variante, la première couche d'oxyde 18 est retirée avant l'introduction plus profonde des régions diffusées N+ 20 à 22, et la seconde couche d'oxyde 30 est formée par croissance en même temps que le matériau des régions diffusées N+ est introduit plus profondément. Une couche d'un matériau de réserve photographique est alors déposée sur la couche d'oxyde 30 puis mise sous forme de motifs pour la délimitation d'ouvertures destinées à des régions diffusées de contact qui ont habituellement une forme annulaire. Les parties exposées de l'oxyde sont alors retirées par attaque chimique, le matériau de réserve photographique est retiré, et une dose de bore est implantée de manière peu profonde dans les régions exposées de la surface du silicium pour la formation d'anneaux de contact P+ 25, 26 et 27 représentés sur la figure 2. Dans une variante, un doigt collecteur central P+ qui s'étend depuis les anneaux P+ 25, 26 et 27 peut aussi être disposé au centre de chaque région diffusée N+. Après l'étape d'implan- tation, il existe une étape d'introduction plus profonde du matériau implanté. La couche d'oxyde 30 peut être retirée
avant ou après l'étape d'introduction plus profonde.
Il faut noter que les doses et énergies d'implantation ainsi que les temps et températures d'introduction plus profonde, peuvent être déterminés d'après les distributions voulues de matières de dopage, par mise en oeuvre de
procédés connus dans la technique.
Ensuite, le dispositif est traité afin qu'il forme un arrangement d'isolement sous forme de tranchées profondes 40 qui entourent et isolent chacune des régions de contact P+
et pénètrent dans le substrat 10 de silicium à une profon-
deur d'environ 80 à 130 gm. Des parties de tranchée sont représentées sur la figure 3 en coupe sous forme des parties
40a, 40b et 40c. Les tranchées créent des cellules ou cavi-
tés diélectriquement isolées dans le substrat 10. Les tranchées peuvent être formées par exemple par des étapes photolithographiques connues de formation de motifs et
d'attaque chimique.
Après la formation de l'arrangement de tranchées 40, une mince couche d'oxyde ou une autre couche diélectrique, par exemple de TEOS, est formée par croissance thermique ou est déposée sur les parois internes de la tranchée et est représentée sur la figure 4 sous forme des couches d'oxyde 50 et 51. Les tranchées sont alors remplies de silicium polycristallin 52, 53. En plus du remplissage de la
tranchée, des couches de silicium polycristallin et diélec-
triques sont aussi déposées sur la face avant de la tranche et sont retirées chacune par des étapes respectives
d'attaque par un plasma pour la mise sous forme plane.
Ainsi, plusieurs cellules de générateur photovoltaïque, qui sont identiques et isolées diélectriquement, sont formées dans le substrat 10. L'épaisseur du diélectrique 50, 51 est choisie afin que le pouvoir réflecteur pour le rayonnement soit optimisé à l'interface avec le silicium 10 afin que le rendement du dispositif soit meilleur et/ou afin que l'isolement diélectrique entre les cellules soit accru. Le cas échéant, les motifs des régions diffusées des
cellules peuvent être formés dans cette étape du procédé.
Après la réalisation des cellules ou cavités diélectri-
quement isolées, une couche supérieure d'oxyde 60 est dépo-
sée sur la face avant de la tranche 10. Une étape de masquage photolithographique et une étape d'attaque chimique sont alors utilisées pour la formation des motifs dans l'oxyde, avec délimitation des ouvertures de contact dans
les régions N+ et P+.
Une couche métallique de contact est ensuite déposée sur la couche d'oxyde 60 et est attaquée chimiquement pour la formation de bandes de contact 70, 71, 72 et 73 représentées sur les figures 4 et 6 afin qu'une région diffusée N+ d'une cellule soit connectée à la région
diffusée de contact P+ d'une cellule adjacente.
La tranche peut alors être revêtue d'un revêtement protecteur transparent. La surface arrière de la tranche est alors retirée par rectification jusqu'à ce que le fond de la
tranchée 40 soit atteint. La partie des couches diélec-
triques 50 et 51 qui recouvre le fond de la tranchée 40 peut aussi être retirée par polissage sur 5 um environ de la tranchée et jusqu'à ce que les couches diélectriques 50 et 51 soient exposées au fond de la surface du substrat. Ainsi, il reste une tranche dont l'épaisseur est comprise entre 75 et 125 gm. Ensuite, une couche 80 de passivation formée de bioxyde de silicium ou d'un autre diélectrique est déposée
à la face arrière de la tranche comme l'indique la figure 5.
La tranche peut alors être coupée en unités comprenant un nombre prédéterminé, par exemple égal à seize, de cellules connectées en série, ayant des bornes possédant des plages respectives de soudure (non représentées) pour la formation de dispositifs qui permettent la création d'une tension lorsqu'ils sont éclairés par une diode photoémissive afin que le dispositif de puissance à grille MOS soit mis à
l'état conducteur.
L'arrangement de tranchées profondes 40 est de préfé-
rence placé suivant les plans 100 et 001 pour un matériau <100>. Dans un exemple, lorsqu'on utilise une matière première d'orientation <100>, les lignes de coupe (et les tranchées) se trouvent dans des plans <110> et <111>. Comme la tranche est rectifiée à une très faible épaisseur par enlèvement de la surface arrière, les tranchées peuvent être orientées suivant un angle de 45 par rapport aux plans <110>
et <111> si bien que la robustesse du substrat est accrue.
La figure 7 représente un autre mode de réalisation de l'invention dans lequel un arrangement de régions diffusées P+ peu profondes de forme rectangulaire ou autre 120 à 122 et de régions diffusées de contact N+ de forme annulaire pratiquement carrée 125 à 127 est formé dans un substrat 110 de type N. Les régions diffusées de type P+ et les régions de contact de type N+ sont d'abord formées de la même manière que dans le procédé illustré par les figures 1 et 2, avec remplacement des matières respectives de dopage et avec changement correspondant de doses et d'énergies de matières implantées ainsi que des durées et températures des étapes d'introduction profonde de la matière implantée. Les étapes restantes du procédé sont pratiquement les mêmes que celles qui sont illustrées par les figures 3 à 6, comme indiqué par les régions portant les mêmes références numériques dans les deux modes de réalisation et qui représentent les mêmes structures. Les dispositifs sont aussi interconnectés de la
manière représentée sur les figures 5 et 6.
Les dispositifs représentés sur les figures 1 à 6 et 7 sont avantageusement formés par utilisation d'une simple tranche initiale relativement peu coûteuse si bien que le coût du dispositif est réduit. Un autre avantage est que les étapes relativement coûteuses de traitement, c'est-à-dire de formation des tranchées et de remplissage des tranchées par la matière diélectrique et le silicium polycristallin, peuvent être réalisées vers la fin du traitement, après l'exécution de trois des cinq étapes photolithographiques et après la formation des régions diffusées P+ et N+. Ainsi, les erreurs d'alignement des masques photolithographiques et de dopage et d'introduction des régions diffusées peuvent être détectées avant les étapes de formation des tranchées
qui sont relativement plus coûteuses.
La figure 8 illustre un autre mode de réalisation de l'invention dans lequel les cellules d'un générateur photovoltaïque qui sont formées dans le procédé des figures 1 à 6 sont intégrées à un transistor à effet de champ MOSFET à canal N à haute tension de type latéral dans le même substrat de type P et sont isolées mutuellement par les mêmes tranchées profondes qui isolent déjà les cellules respectives du générateur. Ces cellules du générateur sont connectées à la grille du transistor MOSFET qui est ainsi piloté. Le transistor MOSFET est de préférence réalisé par des cellules polygonales de forme annulaire, par exemple des cellules carrées, rectangulaires ou hexagonales, bien que
des structures imbriquées puissent être formées. Le tran-
sistor MOSFET à canal N représenté sur la figure 8 peut être formé par un procédé choisi parmi un certain nombre de
procédés connus de formation d'un transistor MOSFET latéral.
Par exemple, sur la figure 8, une implantation uniforme de phosphore est d'abord réalisée à la surface nue du silicium sur les régions actives du transistor MOSFET. Le phosphore implanté est ensuite introduit plus profondément sur la surface supérieure de la tranche 10 pour la formation d'une région 230 de type N extrêmement profonde. L'implantation initiale très profonde de type N+ est suivie d'un très long
temps d'introduction.
Dans l'étape suivante du procédé, une couche d'oxyde est formée par croissance à la surface de la tranche, et une couche d'un matériau de réserve photographique est déposée à la face supérieure puis mis sous forme de motifs pour la délimitation de fenêtres. L'oxyde et la mince couche d'oxyde placée au-dessous sont alors retirés par attaque par les fenêtres espacées du matériau de réserve photographique pour l'exposition de la surface du silicium. Ensuite, le matériau de réserve photographique est retiré et une dose élevée de bore est implantée profondément dans les régions exposées de
la surface du silicium pour la formation de parties cen-
trales profondes de corps de la région 232. Après l'étape d'implantation, une étape relativement courte d'introduction
initiale de la matière implantée est habituellement utili-
sée.
Ensuite, des segments d'oxyde sont formés par crois-
sance sur la région P+ 232. Les régions P+ sont initialement introduites à une faible profondeur pour éviter un
épuisement important du bore en surface pendant la crois-
sance de ces segments d'oxyde. Une couche d'un matériau de réserve photographique est alors déposée sur la surface et mise sous forme de motifs pour la délimitation d'un dessin de fenêtres grâce auquel tout l'oxyde, sauf celui qui
recouvre la région P+ 232, est retiré par attaque chimique.
La couche du matériau de réserve photographique est ensuite retirée et une mince couche 240 d'oxyde de grille est formée par croissance sur toute la surface active exposée de la tranche. Une couche 242 de silicium polycristallin est alors déposée sur la tranche et la couche du matériau de réserve
photographique est déposée sur le silicium polycristallin.
Le matériau de réserve est alors mis sous forme de motifs par utilisation d'une autre étape de masquage formant des ouvertures, et il est utilisé comme masque pour l'attaque du silicium polycristallin avec formation de cette manière de fenêtres sur la couche 240 d'oxyde de grille. Ensuite, la couche d'oxyde de grille est attaquée et expose la nappe restante de silicium polycristallin et la surface du substrat de silicium, et du bore est implanté dans les fenêtres de diffusion. La dose de bore est bien inférieure à la dose élevée de bore déjà utilisée. La dose de bore, après diffusion, se raccorde à la région dopée par la plus grande dose de bore et forme une région 236 de canal de type P- à faible concentration, moins profonde que la partie de corps P+ 232 produite par l'implantation à une plus grande
concentration. Ces régions sont alors habituellement sou-
mises à une introduction afin qu'une profondeur prédéter- minée soit atteinte. Ainsi, une région 236 relativement peu dopée par le bore, sous forme d'une région annulaire, est réalisée bien qu'il soit manifeste que, lorsque cette région
recouvre la région P+ 232, toutes ces régions se rejoignent.
Des "étagères" peu profondes P(-) 236 qui entourent la région P+ peu profonde 232 sont des régions de canal
faiblement dopées qui s'étendent sous l'oxyde de grille.
Il faut noter que, dans chaque étape d'introduction,
comprenant l'introduction P-, toutes les jonctions conti-
nuent à être introduites plus profondément. La région N- 230 se déplace moins et la région P+ 232 se déplace plus. Les
hommes du métier savent aussi que lorsque les régions diffu-
sées pénètrent plus profondément, elles se déplacent aussi latéralement si bien que la région diffusée peu profonde 236
diffuse finalement sous l'oxyde de grille.
La surface subit alors une suppression convenable de verre et des atomes d'arsenic sont implantés puis introduits afin qu'ils forment un région annulaire de source N+ 250 et
la région annulaire de drain 254.
Ensuite, un revêtement ou couche 60 de bioxyde de silicium ou d'oxyde LTO entre les couches est formé à la surface de la pastille puis est revêtu d'une couche du matériau de réserve photographique qui est mise sous forme de motifs par des opérations photolithographiques pour la délimitation d'une ouverture d'un masque de contact. La surface exposée par les ouvertures du matériau de réserve est alors attaquée de façon convenable pour exposition des parties périphériques internes sous- jacentes des sources N+ 250 et 252 et du drain N+ 254. Après enlèvement du matériau de réserve photographique, une couche d'aluminium déposée ensuite est mise sous forme de motifs photolithographiques puis attaquée pour la formation des contacts de source et de drain 272 et 274 respectivement, ainsi que d'électrodes de
source, de drain et de grille (non représentées).
Une couche de silicium amorphe (non représentée) peut alors être déposée à la surface de la tranche qui a été mise sous forme de motifs et attaquée pour l'exposition de plages convenables d'émetteur et de grille. Dans cette opération,
le silicium amorphe peut être attaqué par un plasma conve-
nable. De préférence, certaines au moins des étapes d'implantation utilisées pour la formation de la cellule du générateur et celles qui forment le transistor MOSFET sont réalisées simultanément afin que le nombre d'étapes de masquage soit réduit. Il est aussi préférable que certaines au moins des opérations d'introduction plus profonde soient réalisées simultanément. Dans une variante, lorsqu'une cellule du générateur ou une région de transistor MOSFET reçoit une matière implantée, l'autre est recouverte du matériau de réserve photographique ou d'oxyde. Après les étapes de diffusion et d'introduction, le dépôt et la mise sous forme de motifs de la couche d'oxyde supérieure ainsi que de la couche métallique sont réalisés à la fois pour la
cellule du générateur et le transistor MOSFET simultanément.
Il faut aussi noter que, dans une variante, la cellule de générateur peut être intégrée à un transistor MOSFET vertical dans lequel une tranchée supplémentaire est formée en même temps que la tranchée 40 et forme la structure de grille d'un transistor MOSFET à tranchée. Dans ce mode de réalisation, la mince couche diélectrique qui est formée sur les parois de la tranchée est utilisée comme oxyde de
grille, et les tranchées sont remplies de silicium poly-
cristallin dopé utilisé comme électrode de grille. Des étagères peu profondes P sont supprimées habituellement et les régions profondes de type P sont légèrement dopées afin qu'elles soient utilisées comme régions de canal entre les
régions de source et de drain N+. Une autre étape de mas-
quage est utilisée à la face arrière de la tranche afin que de l'oxyde de passivation ne soit formé qu'à la face arrière sous les cellules du générateur et un contact métallique supplémentaire est formé à la facearrière de la tranche
près du transistor MOSFET vertical.
Il faut aussi noter qu'un dispositif analogue peut être formé dans un substrat du type N dans lequel la cellule du générateur représentée sur la figure 7 est intégrée à un transistor MOSFET à canal P. La figure 9 représente un autre mode de réalisation de
l'invention dans lequel les cellules de générateur repré-
sentées sur les figures 5 et 6 sont intégrées à un transistor bipolaire à grille isolée IGBT de type latéral et
pilotent celui-ci. Dans ce mode de réalisation, une implan-
tation uniforme de phosphore est d'abord réalisée à la
surface nue du silicium sur les régions actives du tran-
sistor IGBT. Le phosphore implanté est alors introduit plus profondément sous la face supérieure de la tranche P- 10 pour la formation d'une région "enrichie" 330 de type N qui est très profonde. L'implantation initiale très profonde avec "enrichissement" N est suivie d'un très long temps
d'introduction.
Dans l'étape suivante du procédé, une couche d'oxyde est formée par croissance à la surface de la tranche, et une couche d'un matériau de réserve photographique est déposée
à la face supérieure puis mise sous forme de motifs conve-
nant à la délimitation de fenêtres. Il faut noter que l'opération peut être réalisée pendant l'étape d'isolement
par les tranchées. L'oxyde et la mince couche d'oxyde sous-
jacente sont alors attaqués par les fenêtres espacées dans le matériau de réserve photographique pour l'exposition de la surface de silicium. Ensuite, le matériau de réserve est retiré et une dose élevée de bore est implantée profondément dans les zones exposées de la surface du silicium pour la formation de parties centrales profondes de corps des
régions 332, 334. Après l'étape d'implantation, une intro-
duction initiale de la matière implantée, habituellement dans de l'azote sec avec 1 % d'oxygène, est réalisée pour l'obtention d'une introduction initiale sur une profondeur
de 1 à 2 pm par exemple.
Ensuite, des segments d'oxyde sont formés par crois-
sance sur la région P+ 332. Cette région P+ est initialement soumise à une introduction sur une faible profondeur afin qu'un appauvrissement important du bore de la surface soit évité pendant la croissance de ces segments d'oxyde. Une couche d'un matériau de réserve photographique est alors déposée sur la surface et mise sous forme de motifs pour la délimitation d'un motif de fenêtre grâce auquel tout l'oxyde, sauf celui qui recouvre la région P+ 332, est retiré par attaque. La couche du matériau de réserve est ensuite retirée et une mince couche d'oxyde de grille 340 est formée par croissance sur toute la surface active
exposée de la tranche.
Une couche 342 de silicium polycristallin est alors déposée sur la tranche et une couche de matériau de réserve
photographique est déposée sur le silicium polycristallin.
Le matériau de réserve photographique est alors mis sous forme de motifs dans une autre étape de masquage qui forme des ouvertures et est utilisé comme masque pour l'attaque du silicium polycristallin, avec formation de cette manière de
fenêtres au-dessus de la couche 340 d'oxyde de grille.
Ensuite, la couche d'oxyde de grille est attaquée et expose ainsi la nappe restante de silicium polycristallin et la surface du substrat de silicium, et du bore est implanté par ces fenêtres de diffusion. La dose de bore est très
inférieure à la dose élevée de bore utilisée précédemment.
Cette dose de bore, après diffusion, rejoint la région ayant reçu la plus grande dose de bore et forme une région de canal 336 de type P- de faible concentration qui entoure la partie P+ de corps 332 produite à la suite de l'implantation de concentration élevée et qui est moins profonde que cette partie. Ces régions subissent alors une introduction afin qu'elles atteignent une profondeur prédéterminée. Ainsi, les régions de bore faiblement dopées qui sont des régions annulaires sont réalisées bien qu'il soit manifeste que si ces régions recouvrent la région P+ 332, elles rejoignent celle-ci. Les "étagères" peu profondes P(-) 336 qui entourent la région profonde P+ 332 sont des régions de canal faiblement dopées qui s'étendent sous l'oxyde de grille. Il faut noter que, dans chaque introduction, notamment
l'introduction P-, toutes les jonctions continuent à pro-
gresser vers l'intérieur. La région N+ 330 se déplace moins et les régions P+ 332 se déplacent plus. Les hommes du métier savent aussi que, lorsque les régions diffusées
pénètrent plus profondément, elles se déplacent aussi laté-
ralement, si bien que les régions diffusées peu profondes
336 diffusent finalement sous l'oxyde de grille.
La surface est alors soumise à une suppression conve-
nable du verre et des atomes d'arsenic sont implantés puis introduits pour la formation d'une région de source N+ 350 et d'une région de cathode N+ 354. Une région d'anode ou de collecteur P+ 360 est aussi formée dans la région de cathode
N+ 354.
Ensuite, un revêtement ou couche 60 de bioxyde de silicium ou d'oxyde LTO est formé entre les couches sur la surface de la pastille puis est revêtu d'une couche d'un matériau de réserve photographique qui est mis sous forme de
motifs par des opérations photolithographiques pour la déli-
mitation d'une ouverture de masque de contact. La surface
exposée par les ouvertures du matériau de réserve photogra-
phique est alors attaquée de façon convenable pour l'expo-
sition des parties périphériques internes sous-jacentes des sources N+ et de la cathode et du corps central des
régions P+.
Après extraction du matériau de réserve photographique, une couche d'aluminium déposée ultérieurement est alors mise sous forme de motifs par des opérations photolithographiques et est attaquée pour la réalisation de contacts d'émetteur et d'anode 372, 374 respectivement, ainsi que d'électrodes
d'émetteur, d'anode et de grille (non représentées). L'élec-
trode d'émetteur d'aluminium assure la connexion électrique de chacune des régions de corps P+ avec la périphérie
interne de la région annulaire respective de source N+.
Une couche de silicium amorphe (non représentée) peut alors être déposée à la surface de la tranche et elle est soumise à la formation de motifs par un processus photo- lithographique et est attaquée pour l'exposition de plages convenables d'émetteur et de grille. Pendant l'opération, le
silicium amorphe peut être attaqué par un plasma convenable.
Une région de surface de type P 362 peut aussi être formée à la face supérieure du dispositif entre les régions
de corps de type P et la région diffusée de cathode.
Dans une variante, un transistor IGBT vertical peut être intégré à des cellules de générateur photovoltaïque. La région de collecteur est formée à la face inférieure de la
tranche et, à l'aide d'étapes photolithographiques conve-
nables, un contact métallique est formé à la face arrière de la partie de transistor IGBT de la tranche et de l'oxyde de passivation est formé à la face arrière des cellules du générateur. Il faut aussi noter qu'un ou plusieurs transistors
MOSFET ou IGBT peuvent être intégrés aux cellules de géné-
rateur selon l'invention et peuvent être interconnectés pour la formation de divers dispositifs de circuit, par exemple
d'un pont triphasé, sur une seule pastille.
En outre, dans tous les dispositifs précités, une
couche d'un métal soudable peut être déposée à la face supé-
rieure de la couche du métal de contact.
En outre, l'un quelconque des dispositifs précités peut être monté comme pastille respective sur une carte et peut
être monté avec une diode photoémissive isolée, mais desti-
née à produire un rayonnement qui éclaire la surface de la
tranche ou de la pastille. Toute diode photoémissive conve-
nable peut être utilisée.
Bien entendu, diverses modifications peuvent être apportées par l'homme de l'art aux procédés et dispositifs qui viennent d'être décrits uniquement à titre d'exemple non
limitatif sans sortir du cadre de l'invention.
Claims (11)
1. Procédé de fabrication d'un dispositif à semi-
conducteur dans un substrat de silicium, caractérisé en ce qu'il comprend les étapes suivantes: la mise sous forme de motifs et l'attaque de régions choisies d'une surface supé- rieure du substrat (10, 110) de silicium pour la formation d'une tranchée (40) qui est placée à distance d'une région de silicium et qui entoure cette région de silicium en formant ainsi au moins une cellule isolée, la formation d'une couche isolante (50, 51) sur les parois et la surface de fond de la tranchée (40) et sur une partie de la surface supérieure du substrat (10, 110) qui est adjacente aux
parois de la tranchée (40), le dépôt d'une couche de sili-
cium polycristallin (52, 53) sur la surface supérieure du
substrat (10, 110) et dans la tranchée (40) afin que celle-
ci soit remplie, et l'extraction d'une partie de la couche de silicium polycristallin (52, 53) qui est formée sur la
surface supérieure du substrat (10, 110).
2. Procédé selon la revendication 1, caractérisé en ce qu'il comprend une étape d'introduction d'impuretés d'un
premier type de conductivité et d'un autre type de conduc-
tivité opposé au premier type dans des régions choisies d'une surface supérieure du substrat (10, 110) de silicium
pour la formation de premières régions diffusées.
3. Procédé selon la revendication 2, caractérisé en ce qu'il comprend les étapes supplémentaires suivantes: le dépôt d'une couche isolante supérieure à la face supérieure, la formation de motifs et l'attaque dans des parties choisies de la couche isolante supérieure pour la formation d'au moins une ouverture rejoignant l'une des premières régions diffusées dans une cellule respective et d'au moins une autre ouverture rejoignant une seconde région diffusée dans une cellule adjacente, le dépôt d'une couche conductrice, et la formation de motifs et l'attaque dans des parties de la couche conductrice pour la formation d'au moins un contact d'interconnexion qui met en contact la première région diffusée de la cellule respective et la seconde
région diffusée de la cellule adjacente.
4. Procédé selon la revendication 1, caractérisé en ce qu'il comporte en outre une étape de mise à l'état plan de la surface supérieure du substrat (10, 110) de silicium par
extraction de parties de la couche de silicium polycris-
tallin (52, 53) et de la couche isolante qui sont formées sur la surface supérieure du substrat (10, 110) avant
l'étape de dépôt d'une couche isolante supérieure.
5. Procédé selon la revendication 1, caractérisé en ce
qu'il comprend une étape de revêtement de la surface supé-
rieure du substrat (10, 110) d'un revêtement protecteur avant l'étape d'extraction d'une partie de la surface
inférieure du substrat (10, 110) de silicium.
6. Procédé selon la revendication 1, caractérisé en ce
que la tranchée (40) est formée avec une orientation cris-
talline <100> du substrat (10, 110) et est orientée dans un plan <110> 30 et un plan <111> +30 du substrat (10, 110)
de silicium.
7. Dispositif à semi-conducteur formé dans un substrat de silicium d'un premier type de conductivité, caractérisé en ce qu'il comprend: une tranchée (40) formée dans le substrat (10, 110) de silicium et qui sépare et entoure chacune d'au moins deux cellules formées dans le substrat (10, 110) et qui s'étend depuis une surface supérieure du substrat (10, 110) vers une surface inférieure du substrat (10, 110), une couche isolante (50, 51) de paroi formée sur les parois de la tranchée (40), une région de silicium polycristallin (52, 53) formée
dans la tranchée (40) et s'étendant depuis la surface supé-
rieure vers la surface inférieure du substrat (10, 110) dans la couche du matériau isolant, si bien que les tranchées (40) sont remplies, l'une au moins des cellules comprenant une première région de l'un du premier type de conductivité et d'un autre type de conductivité qui est opposé au premier type de conductivité, formée à la surface supérieure du substrat (10, 110) de silicium, une couche isolante supérieure formée sur la surface supérieure du substrat (10, 110) de silicium et ayant au moins une ouverture dans la première région dans une cellule respective et au moins une autre ouverture dans une seconde région dans une cellule adjacente, et une couche conductrice comprenant au moins un contact d'interconnexion qui connecte la première région de la cellule respective à la seconde région de la cellule adjacente.
8. Dispositif selon la revendication 7, caractérisé en ce que la couche isolante (50, 51) de paroi est choisie dans
le groupe constitué par le bioxyde de silicium et le TEOS.
9. Dispositif selon la revendication 7, caractérisé en ce qu'il comprend une couche de passivation formée à la
surface inférieure du substrat (10, 110) de silicium.
10. Dispositif à semi-conducteur, formé sur un substrat de silicium d'un premier type de conductivité, caractérisé en ce qu'il comprend: une tranchée (40) formée dans le substrat (10, 110) de silicium et qui sépare et entoure chacune d'au moins deux cellules formées dans le substrat (10, 110) et qui s'étend depuis une surface supérieure du substrat (10, 110) vers une surface inférieure du substrat (10, 110), une couche d'isolement de paroi formée sur les parois de la tranchée (40), et une région de silicium polycristallin (52, 53) formée
dans la tranchée (40) et s'étendant depuis la surface supé-
rieure vers la surface inférieure du substrat (10, 110) dans la couche du matériau isolant afin que les tranchées (40) soient remplies, l'une des cellules au moins comprenant: une couche d'un autre type de conductivité qui est opposé au premier type de conductivité et qui est formée à la face supérieure du substrat (10, 110), une région de contact de l'autre type de conductivité qui est formée à la surface supérieure et qui est plus dopée que la couche de l'autre type de conductivité, une région de corps du premier type de conductivité qui est formée à la surface supérieure et qui est placée à distance de la région de contact et l'entoure, une région de source de l'autre type de conductivité, formée dans une partie de la région de corps à la surface supérieure et formant une région de canal dans la surface supérieure entre la région de source et la couche, une électrode de grille disposée sur la surface supérieure et recouvrant la région de canal, isolée par rapport à celle-ci et destinée à inverser la région de canal sous l'action d'une tension convenable de grille qui lui est appliquée, une couche d'isolement supérieure étant en outre formée sur la couche disposée à la surface supérieure du substrat (10, 110) de silicium et sur l'électrode de grille et ayant au moins une ouverture débouchant vers la région de source et au moins une ouverture débouchant vers la région de contact, au moins un contact de source formé d'une couche conductrice placée dans l'ouverture débouchant vers la région de source, et au moins un contact de drain formé de la couche conductrice dans l'ouverture tournée vers la région de contact.
11. Dispositif à semiconducteur formé dans un substrat de silicium d'un premier type de conductivité, le dispositif étant caractérisé en ce qu'il comprend: une tranchée (40) formée dans le substrat (10, 110) de silicium et qui sépare et entoure chacune d'au moins deux cellules formées dans le substrat (10, 110) et qui s'étend depuis une surface supérieure du substrat (10, 110) vers une surface inférieure du substrat (10, 110), une couche d'isolement de paroi formée sur les parois de la tranchée (40), et une région de silicium polycristallin (52, 53) formée
dans la tranchée (40) et s'étendant depuis la surface supé-
rieure vers la surface inférieure du substrat (10, 110) dans la couche du matériau isolant, si bien que les tranchées (40) sont remplies, l'une au moins des cellules comprenant: une couche de l'autre type de conductivité, qui est opposé au premier type de conductivité, formée dans la surface supérieure du substrat (10, 110), une région de cathode de l'autre type de conductivité, formée dans la surface supérieure et qui est plus dopée que la couche de l'autre type de conductivité, une région d'anode du premier type de conductivité formée dans la région de cathode à la surface supérieure, une région de corps du premier type de conductivité, formée dans la surface supérieure et placée à distance de la région de contact et entourant celle-ci, une région de source de l'autre type de conductivité, formée dans une partie de la région de corps à la surface supérieure et formant une région de canal dans la surface supérieure entre la région de source et ladite couche,
une électrode de grille placée sur la surface supé-
rieure et recouvrant la région de canal et isolée par rapport à celle-ci et destinée à inverser la région de canal sous l'action d'une tension convenable de grille qui lui est appliquée, une couche supérieure isolante étant en outre formée sur ladite couche à la surface supérieure du substrat (10, ) de silicium et sur l'électrode de grille et ayant au moins une ouverture débouchant vers la région de source et au moins une ouverture débouchant vers la région d'anode, au moins un contact de source formé d'une couche conductrice dans l'ouverture débouchant vers la région de source, et au moins un contact d'anode formé de la couche conductrice placée dans l'ouverture débouchant vers la
région d'anode.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US3948797P | 1997-02-28 | 1997-02-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2761810A1 true FR2761810A1 (fr) | 1998-10-09 |
Family
ID=21905741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9802427A Withdrawn FR2761810A1 (fr) | 1997-02-28 | 1998-02-27 | Dispositif a semi-conducteur et son procede de fabrication |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US6472254B2 (fr) |
| JP (1) | JPH10284591A (fr) |
| KR (1) | KR100327977B1 (fr) |
| DE (1) | DE19808514A1 (fr) |
| FR (1) | FR2761810A1 (fr) |
| GB (1) | GB2322736B (fr) |
| IT (1) | IT1298454B1 (fr) |
| SG (1) | SG68026A1 (fr) |
| TW (1) | TW421850B (fr) |
Families Citing this family (74)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4482253B2 (ja) * | 2001-09-12 | 2010-06-16 | 浜松ホトニクス株式会社 | ホトダイオードアレイ、固体撮像装置、及び、放射線検出器 |
| JP2003086827A (ja) * | 2001-09-12 | 2003-03-20 | Hamamatsu Photonics Kk | ホトダイオードアレイ、固体撮像装置、及び、放射線検出器 |
| WO2003028108A1 (fr) | 2001-09-19 | 2003-04-03 | Kabushiki Kaisha Toshiba | Semi-conducteur et procede de fabrication |
| ITTO20011038A1 (it) * | 2001-10-30 | 2003-04-30 | St Microelectronics Srl | Procedimento per la fabbricazione di una fetta semiconduttrice integrante dispositivi elettronici e una struttura per il disaccoppiamento el |
| US6787693B2 (en) * | 2001-12-06 | 2004-09-07 | International Rectifier Corporation | Fast turn on/off photovoltaic generator for photovoltaic relay |
| US6521954B1 (en) | 2001-12-21 | 2003-02-18 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
| KR100854077B1 (ko) * | 2002-05-28 | 2008-08-25 | 페어차일드코리아반도체 주식회사 | 웨이퍼 본딩을 이용한 ｓｏｉ 기판 제조 방법과 이 ｓｏｉ기판을 사용한 상보형 고전압 바이폴라 트랜지스터 제조방법 |
| JP4684523B2 (ja) * | 2002-09-09 | 2011-05-18 | 株式会社デンソー | 半導体装置の製造方法 |
| US7288825B2 (en) * | 2002-12-18 | 2007-10-30 | Noble Peak Vision Corp. | Low-noise semiconductor photodetectors |
| US8067855B2 (en) * | 2003-05-06 | 2011-11-29 | Enecsys Limited | Power supply circuits |
| DE602004023497D1 (de) | 2003-05-06 | 2009-11-19 | Enecsys Ltd | Stromversorgungsschaltungen |
| JP4326835B2 (ja) | 2003-05-20 | 2009-09-09 | 三菱電機株式会社 | 半導体装置、半導体装置の製造方法及び半導体装置の製造プロセス評価方法 |
| EP1634323A4 (fr) * | 2003-06-13 | 2008-06-04 | Univ North Carolina State | Oxydes complexes pouvant etre utilises dans des dispositifs semi-conducteurs et procedes associes |
| US8334451B2 (en) * | 2003-10-03 | 2012-12-18 | Ixys Corporation | Discrete and integrated photo voltaic solar cells |
| US20050133081A1 (en) * | 2003-11-25 | 2005-06-23 | Ixys Corporation | Photo voltaic solar cells integrated with mosfet |
| DE10357135B4 (de) | 2003-12-06 | 2007-01-04 | X-Fab Semiconductor Foundries Ag | Fotodetektor mit Transimpendanzverstärker und Auswerteelektronik in monolithischer Integration und Herstellungsverfahren |
| US7279397B2 (en) * | 2004-07-27 | 2007-10-09 | Texas Instruments Incorporated | Shallow trench isolation method |
| US8077437B2 (en) * | 2004-11-08 | 2011-12-13 | Enecsys Limited | Integrated circuits and power supplies |
| US10693415B2 (en) | 2007-12-05 | 2020-06-23 | Solaredge Technologies Ltd. | Testing of a photovoltaic panel |
| US11881814B2 (en) | 2005-12-05 | 2024-01-23 | Solaredge Technologies Ltd. | Testing of a photovoltaic panel |
| DE102006018584A1 (de) * | 2006-04-21 | 2007-10-25 | Wieland Electric Gmbh | Verfahren zur Herstellung einer Solarzelle sowie mit diesem Verfahren hergestellte Solarzelle |
| CN101611487B (zh) * | 2006-08-22 | 2011-03-16 | 堤姆斯·M·渥尔须 | 薄膜太阳能模块 |
| JP5128100B2 (ja) * | 2006-09-29 | 2013-01-23 | 三菱電機株式会社 | 電力用半導体装置 |
| US8947194B2 (en) | 2009-05-26 | 2015-02-03 | Solaredge Technologies Ltd. | Theft detection and prevention in a power generation system |
| US8013472B2 (en) | 2006-12-06 | 2011-09-06 | Solaredge, Ltd. | Method for distributed power harvesting using DC power sources |
| US11569659B2 (en) | 2006-12-06 | 2023-01-31 | Solaredge Technologies Ltd. | Distributed power harvesting systems using DC power sources |
| US8319471B2 (en) | 2006-12-06 | 2012-11-27 | Solaredge, Ltd. | Battery power delivery module |
| US11296650B2 (en) | 2006-12-06 | 2022-04-05 | Solaredge Technologies Ltd. | System and method for protection during inverter shutdown in distributed power installations |
| US8963369B2 (en) | 2007-12-04 | 2015-02-24 | Solaredge Technologies Ltd. | Distributed power harvesting systems using DC power sources |
| US11309832B2 (en) | 2006-12-06 | 2022-04-19 | Solaredge Technologies Ltd. | Distributed power harvesting systems using DC power sources |
| US11687112B2 (en) | 2006-12-06 | 2023-06-27 | Solaredge Technologies Ltd. | Distributed power harvesting systems using DC power sources |
| US8816535B2 (en) | 2007-10-10 | 2014-08-26 | Solaredge Technologies, Ltd. | System and method for protection during inverter shutdown in distributed power installations |
| US9130401B2 (en) | 2006-12-06 | 2015-09-08 | Solaredge Technologies Ltd. | Distributed power harvesting systems using DC power sources |
| US8384243B2 (en) | 2007-12-04 | 2013-02-26 | Solaredge Technologies Ltd. | Distributed power harvesting systems using DC power sources |
| US11728768B2 (en) | 2006-12-06 | 2023-08-15 | Solaredge Technologies Ltd. | Pairing of components in a direct current distributed power generation system |
| US11855231B2 (en) | 2006-12-06 | 2023-12-26 | Solaredge Technologies Ltd. | Distributed power harvesting systems using DC power sources |
| US11888387B2 (en) | 2006-12-06 | 2024-01-30 | Solaredge Technologies Ltd. | Safety mechanisms, wake up and shutdown methods in distributed power installations |
| US8473250B2 (en) | 2006-12-06 | 2013-06-25 | Solaredge, Ltd. | Monitoring of distributed power harvesting systems using DC power sources |
| US9112379B2 (en) | 2006-12-06 | 2015-08-18 | Solaredge Technologies Ltd. | Pairing of components in a direct current distributed power generation system |
| US11735910B2 (en) | 2006-12-06 | 2023-08-22 | Solaredge Technologies Ltd. | Distributed power system using direct current power sources |
| US8618692B2 (en) | 2007-12-04 | 2013-12-31 | Solaredge Technologies Ltd. | Distributed power system using direct current power sources |
| US8319483B2 (en) | 2007-08-06 | 2012-11-27 | Solaredge Technologies Ltd. | Digital average input current control in power converter |
| US9088178B2 (en) | 2006-12-06 | 2015-07-21 | Solaredge Technologies Ltd | Distributed power harvesting systems using DC power sources |
| DE102007041885B4 (de) * | 2007-09-04 | 2009-12-24 | Infineon Technologies Ag | Verfahren zum Herstellen einer Halbleiterschaltungsanordnung |
| US20090079412A1 (en) * | 2007-09-24 | 2009-03-26 | Yao Hsien Kuo | Apparatus and method for controlling the output of a photovoltaic array |
| US8289742B2 (en) | 2007-12-05 | 2012-10-16 | Solaredge Ltd. | Parallel connected inverters |
| CN105244905B (zh) | 2007-12-05 | 2019-05-21 | 太阳能安吉有限公司 | 分布式电力装置中的安全机构、醒来和关闭方法 |
| WO2009072076A2 (fr) | 2007-12-05 | 2009-06-11 | Solaredge Technologies Ltd. | Détection de courant sur un transistor mosfet |
| US9291696B2 (en) | 2007-12-05 | 2016-03-22 | Solaredge Technologies Ltd. | Photovoltaic system power tracking method |
| US11264947B2 (en) | 2007-12-05 | 2022-03-01 | Solaredge Technologies Ltd. | Testing of a photovoltaic panel |
| EP2722979B1 (fr) | 2008-03-24 | 2022-11-30 | Solaredge Technologies Ltd. | Convertisseur à découpage avec circuit auxiliaire de commutation par courant nul |
| EP2294669B8 (fr) | 2008-05-05 | 2016-12-07 | Solaredge Technologies Ltd. | Circuit combinateur de puissance de courant continu |
| US7851698B2 (en) * | 2008-06-12 | 2010-12-14 | Sunpower Corporation | Trench process and structure for backside contact solar cells with polysilicon doped regions |
| JP5444648B2 (ja) * | 2008-07-03 | 2014-03-19 | 富士電機株式会社 | 半導体装置の製造方法 |
| US10673222B2 (en) | 2010-11-09 | 2020-06-02 | Solaredge Technologies Ltd. | Arc detection and prevention in a power generation system |
| US10673229B2 (en) | 2010-11-09 | 2020-06-02 | Solaredge Technologies Ltd. | Arc detection and prevention in a power generation system |
| GB2485527B (en) | 2010-11-09 | 2012-12-19 | Solaredge Technologies Ltd | Arc detection and prevention in a power generation system |
| US10230310B2 (en) | 2016-04-05 | 2019-03-12 | Solaredge Technologies Ltd | Safety switch for photovoltaic systems |
| GB2486408A (en) | 2010-12-09 | 2012-06-20 | Solaredge Technologies Ltd | Disconnection of a string carrying direct current |
| GB2483317B (en) | 2011-01-12 | 2012-08-22 | Solaredge Technologies Ltd | Serially connected inverters |
| US8570005B2 (en) | 2011-09-12 | 2013-10-29 | Solaredge Technologies Ltd. | Direct current link circuit |
| GB2498365A (en) | 2012-01-11 | 2013-07-17 | Solaredge Technologies Ltd | Photovoltaic module |
| US9853565B2 (en) | 2012-01-30 | 2017-12-26 | Solaredge Technologies Ltd. | Maximized power in a photovoltaic distributed power system |
| GB2498791A (en) | 2012-01-30 | 2013-07-31 | Solaredge Technologies Ltd | Photovoltaic panel circuitry |
| GB2498790A (en) | 2012-01-30 | 2013-07-31 | Solaredge Technologies Ltd | Maximising power in a photovoltaic distributed power system |
| GB2499991A (en) | 2012-03-05 | 2013-09-11 | Solaredge Technologies Ltd | DC link circuit for photovoltaic array |
| US10115841B2 (en) | 2012-06-04 | 2018-10-30 | Solaredge Technologies Ltd. | Integrated photovoltaic panel circuitry |
| US9548619B2 (en) | 2013-03-14 | 2017-01-17 | Solaredge Technologies Ltd. | Method and apparatus for storing and depleting energy |
| US9941813B2 (en) | 2013-03-14 | 2018-04-10 | Solaredge Technologies Ltd. | High frequency multi-level inverter |
| EP2779251B1 (fr) | 2013-03-15 | 2019-02-27 | Solaredge Technologies Ltd. | Mécanisme de dérivation |
| US9318974B2 (en) | 2014-03-26 | 2016-04-19 | Solaredge Technologies Ltd. | Multi-level inverter with flying capacitor topology |
| US11018623B2 (en) | 2016-04-05 | 2021-05-25 | Solaredge Technologies Ltd. | Safety switch for photovoltaic systems |
| US11177663B2 (en) | 2016-04-05 | 2021-11-16 | Solaredge Technologies Ltd. | Chain of power devices |
| US20170373142A1 (en) * | 2016-06-23 | 2017-12-28 | Littelfuse, Inc. | Semiconductor device having side-diffused trench plug |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3969746A (en) * | 1973-12-10 | 1976-07-13 | Texas Instruments Incorporated | Vertical multijunction solar cell |
| US4454647A (en) * | 1981-08-27 | 1984-06-19 | International Business Machines Corporation | Isolation for high density integrated circuits |
| JPS6054453A (ja) * | 1983-09-05 | 1985-03-28 | Oki Electric Ind Co Ltd | 半導体集積回路装置の製造方法 |
| JPS6083346A (ja) * | 1983-10-14 | 1985-05-11 | Hitachi Ltd | 半導体集積回路装置 |
| GB2148593B (en) * | 1983-10-14 | 1987-06-10 | Hitachi Ltd | Process for manufacturing the isolating regions of a semiconductor integrated circuit device |
| US4745081A (en) * | 1985-10-31 | 1988-05-17 | International Business Machines Corporation | Method of trench filling |
| US5204282A (en) * | 1988-09-30 | 1993-04-20 | Nippon Soken, Inc. | Semiconductor circuit structure and method for making the same |
| JP2685244B2 (ja) * | 1988-09-30 | 1997-12-03 | 株式会社日本自動車部品総合研究所 | 半導体装置の製造方法 |
| US5240867A (en) * | 1989-02-09 | 1993-08-31 | Fujitsu Limited | Semiconductor integrated circuit having interconnection with improved design flexibility, and method of production |
| US5148257A (en) * | 1989-12-20 | 1992-09-15 | Nec Corporation | Semiconductor device having u-groove |
| JPH0736419B2 (ja) * | 1990-02-09 | 1995-04-19 | 株式会社東芝 | 半導体装置及びその製造方法 |
| KR960006714B1 (ko) * | 1990-05-28 | 1996-05-22 | 가부시끼가이샤 도시바 | 반도체 장치의 제조 방법 |
| US5091330A (en) * | 1990-12-28 | 1992-02-25 | Motorola, Inc. | Method of fabricating a dielectric isolated area |
| JPH07112049B2 (ja) * | 1992-01-09 | 1995-11-29 | インターナショナル・ビジネス・マシーンズ・コーポレイション | ダイナミック・ランダム・アクセス・メモリ・デバイスおよび製造方法 |
| US5250829A (en) * | 1992-01-09 | 1993-10-05 | International Business Machines Corporation | Double well substrate plate trench DRAM cell array |
| JPH06268054A (ja) * | 1993-03-10 | 1994-09-22 | Nippondenso Co Ltd | 半導体装置 |
| JP2773611B2 (ja) * | 1993-11-17 | 1998-07-09 | 株式会社デンソー | 絶縁物分離半導体装置 |
| WO1996002070A2 (fr) * | 1994-07-12 | 1996-01-25 | National Semiconductor Corporation | Procede de formation d'un circuit integre comprenant une tranchee d'isolation et une couche-barriere d'oxygene |
| US5549762A (en) * | 1995-01-13 | 1996-08-27 | International Rectifier Corporation | Photovoltaic generator with dielectric isolation and bonded, insulated wafer layers |
-
1998
- 1998-02-27 DE DE19808514A patent/DE19808514A1/de not_active Withdrawn
- 1998-02-27 TW TW087102838A patent/TW421850B/zh not_active IP Right Cessation
- 1998-02-27 JP JP10047878A patent/JPH10284591A/ja active Pending
- 1998-02-27 GB GB9804274A patent/GB2322736B/en not_active Expired - Fee Related
- 1998-02-27 SG SG1998000458A patent/SG68026A1/en unknown
- 1998-02-27 FR FR9802427A patent/FR2761810A1/fr not_active Withdrawn
- 1998-02-28 KR KR10-1998-0006645A patent/KR100327977B1/ko not_active IP Right Cessation
- 1998-03-02 IT IT98MI000409A patent/IT1298454B1/it active IP Right Grant
-
2000
- 2000-12-21 US US09/746,321 patent/US6472254B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6472254B2 (en) | 2002-10-29 |
| TW421850B (en) | 2001-02-11 |
| GB2322736B (en) | 2002-06-26 |
| KR100327977B1 (ko) | 2003-08-06 |
| IT1298454B1 (it) | 2000-01-10 |
| SG68026A1 (en) | 1999-10-19 |
| JPH10284591A (ja) | 1998-10-23 |
| GB2322736A (en) | 1998-09-02 |
| ITMI980409A1 (it) | 1999-09-02 |
| US20010013627A1 (en) | 2001-08-16 |
| GB9804274D0 (en) | 1998-04-22 |
| DE19808514A1 (de) | 1998-09-10 |
| KR19980071863A (ko) | 1998-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2761810A1 (fr) | Dispositif a semi-conducteur et son procede de fabrication | |
| EP0057126B1 (fr) | Procédé de fabrication d'une structure de transistors | |
| FR2756102A1 (fr) | Dispositif a semi-conducteur commande par une grille mos et procede pour sa fabrication | |
| FR2745952A1 (fr) | Transistor bipolaire a grille isolee a canal court ayant des proprietes ameliorees pour sa chute de tension en sens direct et ses pertes de puissance par commutation | |
| FR2496983A1 (fr) | Procede de fabrication par auto-alignement d'un dispositif semiconducteur comportant un igfet de dimension tres faible | |
| FR2569495A1 (fr) | Procede pour la fabrication de dispositifs a semi-conducteur comportant des jonctions planaires a concentration de charge variable et a tres haute tension de rupture | |
| FR2662025A1 (fr) | Dispositif a transistor de puissance ayant une region a concentration accrue ultra-profonde. | |
| FR2729504A1 (fr) | Generateur photovoltaique | |
| FR2481519A1 (fr) | Dispositif photovoltaique et procede de fabrication | |
| FR2744836A1 (fr) | Substrat epitaxial a concentration progressive pour dispositif a semi-conducteurs a diffusion par resurf | |
| FR2739976A1 (fr) | Structure de terminaison, dispositif a semi-conducteur, et leurs procedes de fabrication | |
| FR2516306A1 (fr) | Dispositif semi-conducteur servant a l'emission d'electrons et dispositif muni d'un tel dispositif semi-conducteur | |
| FR2756664A1 (fr) | Procede de fabrication d'un dispositif a porte mos a canal p avec implantation de base au travers de la fenetre de contact, et dispositif ainsi fabrique | |
| JPH10270746A (ja) | 光検出器の製造方法 | |
| US9520441B2 (en) | Method for electronically pinning a back surface of a back-illuminated imager fabricated on a UTSOI wafer | |
| FR2483685A1 (fr) | Transistor de puissance a effet de champ (fet) du type v-mos a grille maillee | |
| FR3064111A1 (fr) | Procede de fabrication simultanee de differents transistors | |
| US5059787A (en) | High speed broadband silicon photodetector | |
| US20160203977A1 (en) | Semiconductor Arrangement Including Buried Anodic Oxide and Manufacturing Method | |
| FR2514559A1 (fr) | Dispositif a semi-conducteurs, notamment transistor planar comportant une isolation dielectrique formee par un polyimide et procede de fabrication d'un tel dispositif | |
| EP0026686B1 (fr) | Procédé de fabrication de couches de silicium polycristallin localisées sur des zones recouvertes de silice d'une plaquette de silicium, et application à la fabrication d'un transistor MOS non plan auto-aligné | |
| AU663263B2 (en) | Structure for use in producing semiconductor devices with buried contacts and method for its preparation | |
| FR2481005A1 (fr) | Procede de fabrication de transistors a effet de champ a canal court | |
| FR2530079A1 (fr) | Procede de fabrication de dispositifs a semi-conducteurs de puissance a grille isolee | |
| FR2581796A1 (fr) | Circuit integre bipolaire comprenant des transistors pnp verticaux avec collecteur sur le substrat, et procede pour la realisation d'un tel circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |