FR3064111A1 - Procede de fabrication simultanee de differents transistors - Google Patents

Procede de fabrication simultanee de differents transistors Download PDF

Info

Publication number
FR3064111A1
FR3064111A1 FR1752069A FR1752069A FR3064111A1 FR 3064111 A1 FR3064111 A1 FR 3064111A1 FR 1752069 A FR1752069 A FR 1752069A FR 1752069 A FR1752069 A FR 1752069A FR 3064111 A1 FR3064111 A1 FR 3064111A1
Authority
FR
France
Prior art keywords
layer
zones
transistors
manufacturing
depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1752069A
Other languages
English (en)
Other versions
FR3064111B1 (fr
Inventor
Franck Julien
Stephan Niel
Emmanuel Richard
Olivier Weber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
STMicroelectronics Rousset SAS
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
STMicroelectronics Crolles 2 SAS
STMicroelectronics Rousset SAS
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, STMicroelectronics Crolles 2 SAS, STMicroelectronics Rousset SAS, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR1752069A priority Critical patent/FR3064111B1/fr
Priority to US15/897,003 priority patent/US10332808B2/en
Publication of FR3064111A1 publication Critical patent/FR3064111A1/fr
Application granted granted Critical
Publication of FR3064111B1 publication Critical patent/FR3064111B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82345—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

L'invention concerne un procédé de fabrication de premiers, deuxièmes et troisièmes transistors de types différents dans et sur des premières (LV), deuxièmes (MV) et troisièmes (HV) zones semiconductrices d'un circuit intégré, comprenant les étapes suivantes : a) déposer une première couche de diélectrique (16) et une première couche de silicium polycristallin (18) sur les troisièmes zones ; b) déposer une seconde couche de diélectrique (20) sur les deuxièmes zones ; c) déposer une couche d'interface (21) sur les premières zones ; d) déposer une couche de matériau à forte permittivité (22) puis une couche de matériau métallique (24) sur les premières et secondes zones ; e) déposer une seconde couche de silicium polycristallin (26) sur les premières, deuxièmes et troisièmes zones ; f) définir les grilles des transistors dans les troisièmes zones (HV) ; et g) définir les grilles des transistors dans les premières et deuxièmes zones.

Description

Titulaire(s) : COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES,STMICROELECTRONICS (CROLLES 2) SAS, STMICROELECTRONICS (ROUSSET) SAS Société.
Demande(s) d’extension
Mandataire(s) : CABINET BEAUMONT.
PROCEDE DE FABRICATION SIMULTANEE DE DIFFERENTS TRANSISTORS.
FR 3 064 111 - A1 (5/) L'invention concerne un procédé de fabrication de premiers, deuxièmes et troisièmes transistors de types différents dans et sur des premières (LV), deuxièmes (MV) et troisièmes (HV) zones semiconductrices d'un circuit intégré, comprenant les étapes suivantes: a) déposer une première couche de diélectrique (16) et une première couche de silicium polycristallin (18) sur les troisièmes zones; b) déposer une seconde couche de diélectrique (20) sur les deuxièmes zones; c) déposer une couche d'interface (21) sur les premières zones; d) déposer une couche de matériau à forte permittivité (22) puis une couche de matériau métallique (24) sur les premières et secondes zones; e) déposer une seconde couche de silicium polycristallin (26) sur les premières, deuxièmes et troisièmes zones; f) définir les grilles des transistors dans les troisièmes zones (HV); et g) définir les grilles des transistors dans les premières et deuxièmes zones.
Figure FR3064111A1_D0001
Figure FR3064111A1_D0002
B15687 - DD17642VR - 16-ROCO-0234
PROCEDE DE FABRICATION SIMULTANEE DE DIFFERENTS TRANSISTORS
Domaine
La présente demande concerne la fabrication de puces électroniques, et plus particulièrement la fabrication simultanée, sur une même puce, de transistors fonctionnant à des tensions différentes.
Exposé de l'art antérieur
Dans une même puce, on souhaite pouvoir faire cohabiter différents types de transistors pouvant fonctionner avec des tensions d'alimentation différentes. Ces transistors peuvent par exemple être des transistors dits basse tension (LV) , des transistors dits moyenne tension (MV) et des transistors dits haute tension (HV) . Chaque type de transistor a un isolant de grille qui lui est propre et dont les caractéristiques doivent être optimisées pour son fonctionnement.
Les performances et la fiabilité de ces composants dépendent fortement des caractéristiques de leurs isolants de grille. Cependant, les procédés utilisés pour réaliser des isolants de grille optimisés pour différents types de transistors dans une même puce posent divers problèmes de mise en oeuvre. On souhaite donc prévoir un procédé permettant de réaliser dans une même puce différents types de transistors.
B15687 - DD17642VR - 16-ROCO-0234
On souhaite également réaliser ces divers transistors en un minimum d'étapes.
Résumé
Ainsi, un mode de réalisation prévoit un procédé de fabrication de premiers, deuxièmes et troisièmes transistors de types différents dans et sur des premières, deuxièmes et troisièmes zones semiconductrices d'un circuit intégré, comprenant les étapes suivantes : a) déposer une première couche de diélectrique et une première couche de silicium polycristallin sur les troisièmes zones ; b) déposer une seconde couche de diélectrique sur les deuxièmes zones ; c) déposer une couche d'interface sur les premières zones ; d) déposer une couche de matériau à forte permittivité puis une couche de matériau métallique sur les premières et secondes zones ; e) déposer une seconde couche de silicium polycristallin sur les premières, deuxièmes et troisièmes zones ; f) définir les grilles des transistors dans les troisièmes zones ; et g) définir les grilles des transistors dans les premières et deuxièmes zones.
Selon un mode de réalisation, l'étape f) comprend : graver jusqu'à la première couche de diélectrique dans les troisièmes zones de manière à définir des grilles ; et former des premiers espaceurs.
Selon un mode de réalisation, l'étape g) comprend : graver jusqu'au matériau semiconducteur des premières et deuxièmes zones de manière à définir des grilles ; et former des seconds espaceurs.
Selon un mode de réalisation, l'épaisseur de la première couche de silicium polycristallin est comprise entre 10 et 40 nm.
Selon un mode de réalisation, l'épaisseur de la seconde couche de silicium polycristallin est comprise entre 40 et 60 nm.
Selon un mode de réalisation, les première et seconde couches de diélectrique sont en oxyde de silicium.
Selon un mode de réalisation, la couche d'interface est en oxynitrure de silicium.
B15687 - DD17642VR - 16-ROCO-0234
Selon un mode de réalisation, l'épaisseur de la couche d'interface est comprise entre 0,8 et 1,5 nm.
Selon un mode de réalisation, le matériau à forte permittivité est du HfO2.
Selon un mode de réalisation, l'épaisseur du matériau à forte permittivité est comprise entre 1,5 et 3 nm.
Selon un mode de réalisation, dans lequel le matériau métallique est du nitrure de titane.
Selon un mode de réalisation, l'épaisseur de la couche de matériau métallique est comprise entre 3 et 10 nm.
Selon un mode de réalisation, chaque premier espaceur comprend un espaceur d'oxyde de silicium et un espaceur de nitrure de silicium.
Brève description des dessins
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures IA à 1F qui illustrent des étapes successives d'un mode de réalisation d'un procédé de fabrication simultanée de différents types de transistors.
Description détaillée
De mêmes éléments ont été désignés par de mêmes références dans les différentes figures et, de plus, les diverses figures ne sont pas tracées à l'échelle. Par souci de clarté, seuls les éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, les différents masques utilisés au cours de la fabrication ne sont ni décrits ni représentés. De même, les diverses étapes de pré-implantation (LDD) et d'implantation de source et de drain ne sont ni décrites ni représentées.
Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position relative, tels que le terme supérieur, il est fait référence à la position des éléments concernés dans les figures. Sauf précision contraire,
B15687 - DD17642VR - 16-ROCO-0234 l'expression approximativement signifie à 10 % près, de préférence à 5 % près.
Les figures IA à 1F illustrent un mode de réalisation d'un procédé de fabrication simultanée de trois transistors de différents types sur un substrat 2, par exemple un substrat de silicium. Les trois transistors sont formés dans des zones séparées par des tranchées isolantes 3 dites STI (de l'anglais Shallow Trench Isolation). Un transistor, dit basse tension adapté à des tensions d'alimentation faibles, par exemple d'approximativement 0,9 V, est formé dans une zone LV. Un transistor, dit moyenne tension adapté à des tensions d'alimentation moyennes, par exemple d'approximativement 1,8 V, est formé dans une zone MV. Un transistor, dit haute tension adapté à des tensions d'alimentation élevées, par exemple d'approximativement 5 V, est formé dans une zone HV. Bien qu'un seul transistor de chaque type soit représenté, le procédé permet bien évidemment la fabrication simultanée de multiples transistors de ces trois types. D'autres composants seront également généralement formés en d'autres emplacements dans et sur le substrat.
La figure IA illustre le résultat d'une étape initiale. Cette étape initiale est effectuée sur une structure de type silicium sur isolant ou SOI (de l'anglais Silicon On Insulator). Les transistors des zones LV et MV sont formés sur et dans des portions de la couche mince de silicium sur isolant. Dans la zone HV, où sera formé le transistor haute tension, la couche mince de silicium sur isolant et la couche d'isolant ont été éliminées et on a procédé à une croissance épitaxiale de silicium, de sorte que le transistor formé dans la zone HV est en fait un transistor sur substrat massif. La couche d'isolant de la structure SOI est désignée par la référence 11, et les portions de la couche mince de silicium sont désignées par la référence 12. Les tranchées isolantes STI 3 ont ensuite été formées entre les différentes zones LV, MV et HV. Au niveau de la zone HV, une implantation a
B15687 - DD17642VR - 16-ROCO-0234 été réalisée pour optimiser le dopage de la région 14 correspondante.
Au cours de cette étape initiale, les trois zones LV, MV, et HV sont recouvertes d'une couche d'isolant 16, par exemple de l'oxyde de silicium, et d'une couche de silicium polycristallin
18.
A l'étape illustrée en figure IB, les couches 16 et 18 sont retirées des zones LV et MV par exemple par photolithographie. Ainsi, la couche isolante 16 est maintenue seulement dans la zone HV où sera situé le transistor haute tension dont elle constituera l'isolant de grille. Cette couche d'isolant de grille 16 est protégée pendant toute la suite du procédé par la présence de la couche de silicium polycristallin 18 et n'est donc pas affectée par les divers traitements destinés à la formation des transistors LV et MV.
Les zones LV, MV et HV sont ensuite recouvertes d'une couche 20 de diélectrique, par exemple de l'oxyde de silicium.
A l'étape illustrée en figure IC, la couche 20 d'oxyde de silicium est retirée des zones LV et HV et n'est maintenue que dans la zone MV. Une couche d'interface 21 est formée sur la zone LV. Les zones LV, MV et HV sont recouvertes d'une couche 22 de matériau à haute permittivité, ou high K, et la couche 22 est recouverte d'une couche 24 d'un matériau métallique.
La couche 20 d'oxyde de silicium et la couche 22 de matériau à haute permittivité formeront l'isolant de grille du transistor moyenne tension qui sera formé en zone MV. La couche 21 d'interface et la couche 22 de matériau à haute permittivité formeront l'isolant de grille du transistor basse tension qui sera formé en zone LV.
La couche de diélectrique 16, par exemple en oxyde de silicium, a une épaisseur par exemple comprise entre 5 et 20 nm, par exemple 15 nm. La couche de diélectrique 20, par exemple en oxyde de silicium, a une épaisseur comprise entre 2 et 8 nm, par exemple 4 nm. La couche d'interface 21, par exemple en oxynitrure de silicium obtenu par oxynitruration thermique du silicium 12 de
B15687 - DD17642VR - 16-ROCO-0234 la zone LV, a une épaisseur comprise entre 0,6 et 1,5 nm, par exemple 1 nm. La couche 22 de matériau à haute permittivité, par exemple du HfOg, a une épaisseur comprise entre 1,5 et 3 nm, par exemple 2 nm. La couche 24 de matériau métallique, par exemple en nitrure de titane, a une épaisseur comprise entre 3 et 10 nm, par exemple 5 nm.
Ainsi, à la fin de l'étape de la figure IC, tous les isolants de grille des trois types de transistors ont été formés. Des grilles ainsi que des espaceurs seront formés au cours des étapes illustrées dans les figures ID à 1F.
A l'étape illustrée en figure ID, les couches 22 et 24 de matériau à haute permittivité et de matériau métallique sont retirées de la zone HV, l'une après l'autre ou simultanément. Une couche 26 de silicium polycristallin et une couche 28 de diélectrique sont formées sur l'ensemble des zones LV, MV et HV. La couche 28 est par exemple en oxyde de silicium.
Comme cela a été indiqué précédemment, la présence de la couche 18 de silicium polycristallin forme une protection pour la couche 16 d'isolant de grille du transistor haute tension, en particulier lors du retrait des couches 22 et 24 de matériau à haute permittivité et de matériau métallique de la zone HV. Cela permet de maintenir les performances et la fiabilité du transistor haute tension qui sera formé en zone HV. Cela permet également de réaliser le transistor HV sur substrat massif alors que les transistors LV et MV sont sur une structure de type SOI. En effet, alors que le travail de sortie de la couche 24 de matériau métallique est choisi pour ajuster les tensions de seuil des transistors LV et MV sur structure de type SOI, cette couche 24 n'est pas, le plus souvent, adaptée à la réalisation d'un transistor sur substrat massif. Un conducteur de grille en silicium polycristallin permet alors d'ajuster la tension de seuil du transistor HV indépendamment des transistors LV et MV.
A l'étape illustrée en figure 1E, des portions de la zone HV sont creusées jusqu'à la couche 16 d'oxyde de silicium, de manière à définir une grille de transistor composée des couches
B15687 - DD17642VR - 16-ROCO-0234 de silicium polycristallin 18 et 2 6, surmontée de la couche d'oxyde de silicium 28. Des espaceurs sont formées sur les flancs de la grille du transistor haute tension. Ces espaceurs sont par exemple des espaceurs 30 en oxyde de silicium et des espaceurs 32 en nitrure de silicium recouvrant les espaceurs 30.
A l'étape de la figure 1F, des portions des zones LV et MV sont creusées jusqu'à la portion de silicium 12, de manière à définir une grille dans chaque zone LV et MV. L'isolant de grille de la zone LV est composé de la couche d'interface 21 et de la couche de matériau à haute permittivité 22. La grille conductrice de la zone LV est composée de la couche de matériau métallique 24 et de la couche de silicium polycristallin 26, et est surmontée de la couche d'oxyde de silicium 28. L'isolant de grille de la zone MV est composé de la couche d'oxyde de silicium 20 et de la couche de matériau à haute permittivité 22. La grille conductrice de la zone MV est composée de la couche de matériau métallique 24 et de la couche de silicium polycristallin 26, et est surmontée de la couche d'oxyde de silicium 28. Des espaceurs 34 sont formés sur les flancs des grilles des transistors basse et moyenne tension ainsi que sur les flancs des espaceurs du transistor haute tension. Ces espaceurs 34 sont par exemple en nitrure de silicium.
L'épaisseur de la couche de silicium polycristallin 26 est choisie en fonction de la hauteur de grille souhaitée pour les transistors basse et moyenne tension. La hauteur de grille est en particulier choisie pour que les implantations des zones de source et drain ne pénètrent pas dans la région de canal sous la grille. L'épaisseur de la couche de silicium polycristallin 26 est par exemple comprise entre 40 et 60 nm, par exemple 43 nm. La largeur des espaceurs du transistor haute tension est un paramètre qui contribue à fixer la tension d'alimentation à laquelle peut fonctionner le transistor. La hauteur de grille du transistor haute tension, dont dépend la largeur de ses espaceurs, dépend des épaisseurs des couches de silicium polycristallin 18 et 26. L'épaisseur de la couche 18, comprise par exemple entre 10 et 40 nm, permet de sélectionner une hauteur de grille propre à
B15687 - DD17642VR - 16-ROCO-0234 permettre la formation d'espaceurs de largeur souhaitée spécifiquement pour ce transistor HV et indépendamment des transistors LV et MV. L'épaisseur totale des couches 18 et 26 est également choisie en fonction de la profondeur d'implantation souhaitée pour les zones de source et de drain du transistor HV.
La grille du transistor de la zone LV a une longueur comprise par exemple entre 25 et 30 nm, par exemple 28 nm. La grille du transistor de la zone MV a une longueur comprise par exemple entre 125 et 175 nm, par exemple 150 nm. La grille du transistor de la zone HV a une longueur comprise par exemple entre 450 et 550 nm, par exemple 500 nm.
Des ouvertures 38 sont creusées dans la couche d'isolant de grille 16 du transistor haute tension. Ces ouvertures 38 sont faites de manière à permettre le contact avec les zones de source et de drain du transistor haute tension formées dans la région 14 du substrat 2.
Les différentes étapes du procédé de fabrication ont laissé un artefact 40 sur la tranchée isolante 3 séparant la zone HV des zones LV et MV. Cet artefact est composé de diverses couches formées au cours du procédé de fabrication, par exemple les couches de silicium polycristallin 26 et 18, ainsi que des espaceurs 30, 32, et 34. Cet artefact n'est pas utilisé d'un point de vue électrique. Cependant, cet artefact peut par exemple être utile lors du dépôt d'une couche de protection, non représentée, recouvrant entièrement les transistors, pour aider à l'aplanissement de cette couche de protection.
Après l'étape illustrée en figure 1F, les étapes classiques de formation de transistors sont effectuées. Ces étapes comprenent par exemple une implantation, une croissance par épitaxie du silicium, une siliciuration et la formation de contacts.
Un avantage de ce mode de réalisation est qu'il permet de fabriquer, côte à côte, différents types de transistors, particulièrement des transistors haute tension dont la grille comprend une épaisseur de silicium polycristallin supérieure à
B15687 - DD17642VR - 16-ROCO-0234 celle des autres transistors, en ne rajoutant que peu d'étapes dans le procédé de fabrication. Ce mode de réalisation permet également de supprimer la couche 22 de matériau à haute permittivité et la couche 24 de matériau métallique dans la zone HV sans affecter la couche 16 d'oxyde de silicium formant l'isolant de grille.
En plus de la co-intégration de transistors LV et MV ayant des isolants de grille différents, ce mode de réalisation permet donc :
- d'assurer que l'isolant de grille des transistors HV n'est pas affecté par les dépôts suivants ;
- de co-intégrer des transistors comprenant une couche de matériau à haute permittivité et une couche de matériau métallique avec des transistors dont le conducteur de grille est uniquement constitué de silicium polycristallin. Ceci facilite en particulier la co-intégration de transistors sur structure de type SOI et de transistors sur substrat massif. En effet, ces deux types de transistors requièrent des grilles à travaux de sortie différents ; et
- de co-intégrer des transistors basse tension et des transistors haute tension ayant des hauteurs de grille supérieures à celle des transistors basse tension. Ceci permet une augmentation de la profondeur d'implantation et une augmentation de la taille des espaceurs des transistors haute tension.
Ainsi, le mode de réalisation présenté ici propose des moyens d'optimiser les performances d'un transistor haute tension et de le co-intégrer avec des transistors basse et moyenne tension, dont la fabrication est fortement interdépendante (seule l'épaisseur d'isolant de grille les différencie).
Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, les transistors décrits comme étant formés sur SOI peuvent aussi être des transistors formés sur silicium massif. De plus, il est possible de fabriquer des transistors basse tension et des transistors haute tension seuls, c'est-à-dire sans fabriquer de transistor moyenne tension.
B15687 - DD17642VR - 16-ROCO-0234

Claims (13)

  1. REVENDICATIONS
    1. Procédé de fabrication de premiers, deuxièmes et troisièmes transistors de types différents dans et sur des premières (LV) , deuxièmes (MV) et troisièmes (HV) zones semiconductrices d'un circuit intégré, comprenant les étapes suivantes :
    a) déposer une première couche de diélectrique (16) et une première couche de silicium polycristallin (18) sur les troisièmes zones (HV) ;
    b) déposer une seconde couche de diélectrique (20) sur les deuxièmes zones (MV) ;
    c) déposer une couche d'interface (21) sur les premières zones (LV) ;
    d) déposer une couche de matériau à forte permittivité (22) puis une couche de matériau métallique (24) sur les premières et secondes zones (LV, MV) ;
    e) déposer une seconde couche de silicium polycristallin (26) sur les premières, deuxièmes et troisièmes zones (LV, MV, HV) ;
    f) définir les grilles des transistors dans les troisièmes zones (HV) ; et g) définir les grilles des transistors dans les
    premières et deuxièmes zones (LV, MV) .
  2. 2. Procédé de fabrication selon la revendication 1, dans lequel l'étape f) comprend :
    graver jusqu'à la première couche de diélectrique (16) dans les troisièmes zones (HV) de manière à définir des grilles ; et former des premiers espaceurs (30, 32).
  3. 3. Procédé de fabrication selon la revendication 1 ou 2, dans lequel l'étape g) comprend :
    graver jusqu'au matériau semiconducteur (12) des premières et deuxièmes zones (LV, MV) de manière à définir des grilles ; et former des seconds espaceurs (34).
    B15687 - DD17642VR - 16-ROCO-0234
  4. 4. Procédé de fabrication selon l'une quelconque des revendications 1 à 3, dans lequel l'épaisseur de la première couche de silicium polycristallin (18) est comprise entre 10 et 40 nm.
  5. 5. Procédé de fabrication selon l'une quelconque des revendications 1 à 4, dans lequel l'épaisseur de la seconde couche de silicium polycristallin (26) est comprise entre 40 et 60 nm.
  6. 6. Procédé de fabrication selon l'une quelconque des revendications 1 à 5, dans lequel les première et seconde couches de diélectrique (16, 20) sont en oxyde de silicium.
  7. 7. Procédé de fabrication selon l'une quelconque des revendications 1 à 6, dans lequel la couche d'interface (21) est en oxynitrure de silicium.
  8. 8. Procédé de fabrication selon la revendication 7, dans lequel l'épaisseur de la couche d'interface (21) est comprise entre 0,6 et 1,5 nm.
  9. 9. Procédé de fabrication selon l'une quelconque des revendications 1 à 8, dans lequel le matériau à forte permittivité (22) est du HfO2.
  10. 10. Procédé de fabrication selon l'une quelconque des revendications 1 à 9, dans lequel l'épaisseur du matériau à forte permittivité (22) est comprise entre 1,5 et 3 nm.
  11. 11. Procédé de fabrication selon l'une quelconque des revendications 1 à 10, dans lequel le matériau métallique (24) est du nitrure de titane.
  12. 12. Procédé de fabrication selon la revendication 11, dans lequel l'épaisseur de la couche de matériau métallique (24) est comprise entre 3 et 10 nm.
  13. 13. Procédé de fabrication selon l'une quelconque des revendications 1 à 12, dans lequel chaque premier espaceur (30, 32) comprend un espaceur d'oxyde de silicium (30) et un espaceur de nitrure de silicium (32) .
    B 15687
    1/3
FR1752069A 2017-03-14 2017-03-14 Procede de fabrication simultanee de differents transistors Active FR3064111B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR1752069A FR3064111B1 (fr) 2017-03-14 2017-03-14 Procede de fabrication simultanee de differents transistors
US15/897,003 US10332808B2 (en) 2017-03-14 2018-02-14 Device comprising multiple gate structures and method of simultaneously manufacturing different transistors

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1752069 2017-03-14
FR1752069A FR3064111B1 (fr) 2017-03-14 2017-03-14 Procede de fabrication simultanee de differents transistors

Publications (2)

Publication Number Publication Date
FR3064111A1 true FR3064111A1 (fr) 2018-09-21
FR3064111B1 FR3064111B1 (fr) 2019-04-19

Family

ID=59381373

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1752069A Active FR3064111B1 (fr) 2017-03-14 2017-03-14 Procede de fabrication simultanee de differents transistors

Country Status (2)

Country Link
US (1) US10332808B2 (fr)
FR (1) FR3064111B1 (fr)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10553583B2 (en) * 2017-08-28 2020-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. Boundary region for high-k-metal-gate(HKMG) integration technology
US20210408235A1 (en) * 2020-06-25 2021-12-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with silicide gate fill structure
CN113192882A (zh) * 2021-04-22 2021-07-30 晟合微电子(肇庆)有限公司 一种amoled手机显示驱动ic的三态门的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070032021A1 (en) * 2005-08-03 2007-02-08 Dongbu Electronics Co., Ltd. Method for forming a gate dielectric of a semiconductor device
US20090108296A1 (en) * 2007-10-31 2009-04-30 Karve Gauri V Semiconductor devices with different dielectric thicknesses
US20140312423A1 (en) * 2013-04-18 2014-10-23 International Business Machines Corporation Simplified multi-threshold voltage scheme for fully depleted soi mosfets
US20150069524A1 (en) * 2013-09-09 2015-03-12 Freescale Semiconductor, Inc Method of Forming Different Voltage Devices with High-K Metal Gate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070032021A1 (en) * 2005-08-03 2007-02-08 Dongbu Electronics Co., Ltd. Method for forming a gate dielectric of a semiconductor device
US20090108296A1 (en) * 2007-10-31 2009-04-30 Karve Gauri V Semiconductor devices with different dielectric thicknesses
US20140312423A1 (en) * 2013-04-18 2014-10-23 International Business Machines Corporation Simplified multi-threshold voltage scheme for fully depleted soi mosfets
US20150069524A1 (en) * 2013-09-09 2015-03-12 Freescale Semiconductor, Inc Method of Forming Different Voltage Devices with High-K Metal Gate

Also Published As

Publication number Publication date
US20180269115A1 (en) 2018-09-20
US10332808B2 (en) 2019-06-25
FR3064111B1 (fr) 2019-04-19

Similar Documents

Publication Publication Date Title
JP6343721B2 (ja) 金属ゲートを備えた自己整合型分割ゲートメモリセルアレイ及び論理デバイスの形成方法
EP0426250B1 (fr) Procédé pour fabriquer un dispositif à transistors MIS ayant une grille débordant sur les portions des régions de source et de drain faiblement dopées
JP2957757B2 (ja) トランジスタ製作方法
FR2795554A1 (fr) Procede de gravure laterale par trous pour fabriquer des dis positifs semi-conducteurs
EP2562802A2 (fr) Procede de realisation d'un circuit integre tridimensionnel
FR3064111A1 (fr) Procede de fabrication simultanee de differents transistors
FR2739976A1 (fr) Structure de terminaison, dispositif a semi-conducteur, et leurs procedes de fabrication
EP3503175A1 (fr) Procede de realisation d'un substrat semi-conducteur comprenant au moins une portion de semi-conducteur contraint en compression
FR3036530A1 (fr) Procede de realisation de cellules memoires du type a programmation unique comportant des condensateurs mos et circuit integre correspondant
EP1292991B1 (fr) Procédé de fabrication d'un transistor MOS vertical à grille enterrée
EP3249689A1 (fr) Procédé de formation de transistors pdsoi et fdsoi sur un même substrat
FR2860919A1 (fr) Structures et procedes de fabrication de regions semiconductrices sur isolant
FR3040538A1 (fr) Transistor mos et son procede de fabrication
FR3067516A1 (fr) Realisation de regions semiconductrices dans une puce electronique
JP2005093897A (ja) 半導体装置，及び半導体装置の製造方法
TWI253118B (en) Method of forming isolation film in semiconductor device
FR3059148B1 (fr) Realisation d'elements d'interconnexions auto-alignes pour circuit integre 3d
EP0675544A1 (fr) Procédé de fabrication d'un transistor à effet de champ à grille isolée de longueur de canal réduite, et transistor correspondant
EP3671826B1 (fr) Procédé amélioré de fabrication d'un circuit intégré comportant un transistor nmos et un transistor pmos
FR2976401A1 (fr) Composant electronique comportant un ensemble de transistors mosfet et procede de fabrication
FR3106696A1 (fr) Procédé de formation d'espaceurs différentiels asymétriques pour des performances optimisées des mosfet et une co-intégration optimisée des mosfet et des sonos
EP3038160B1 (fr) Transistor comprenant un canal mis sous contrainte en cisaillement et procede de fabrication
EP0065464B1 (fr) Procédé de fabrication de circuits intégrés de type MOS
FR3035265A1 (fr) Procede de fabrication de transistors soi pour une densite d'integration accrue
FR3055469A1 (fr) Transistor a effet de champ a grille entourante

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20180921

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8