FR2976401A1 - Composant electronique comportant un ensemble de transistors mosfet et procede de fabrication - Google Patents

Composant electronique comportant un ensemble de transistors mosfet et procede de fabrication Download PDF

Info

Publication number
FR2976401A1
FR2976401A1 FR1154929A FR1154929A FR2976401A1 FR 2976401 A1 FR2976401 A1 FR 2976401A1 FR 1154929 A FR1154929 A FR 1154929A FR 1154929 A FR1154929 A FR 1154929A FR 2976401 A1 FR2976401 A1 FR 2976401A1
Authority
FR
France
Prior art keywords
transistors
layer
buried
upper gate
recesses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR1154929A
Other languages
English (en)
Inventor
Jean-Luc Huguenin
Stephane Monfray
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
Original Assignee
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics Crolles 2 SAS
Priority to FR1154929A priority Critical patent/FR2976401A1/fr
Priority to US13/488,038 priority patent/US8772879B2/en
Publication of FR2976401A1 publication Critical patent/FR2976401A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82345—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Composant électronique comportant un ensemble de transistors à effet de champ à grille isolée, lesdits transistors (1, 2, 3) appartenant à au moins deux sous-ensembles distincts par leur tension de seuil, dans lequel chaque transistor inclut une grille possédant deux électrodes, à savoir une première électrode enfouie (14) implantée à l'intérieur du substrat où est défini le canal (10) du transistor, et une seconde électrode (20) supérieure disposée au-dessus du substrat, en regard de l'électrode (14) enfouie par rapport au canal (10), et séparée dudit canal par une couche (15) de matériau diélectrique, et dans lequel les électrodes enfouies de l'ensemble des transistors sont formées par un matériau identique, les électrodes supérieures présentant une couche (32, 33, 37) au contact du matériau diélectrique qui est formée de matériaux différents d'un sous-ensemble de transistors à l'autre.

Description

-1- COMPOSANT ELECTRONIQUE COMPORTANT UN ENSEMBLE DE TRANSISTORS MOSFET ET PROCEDE DE FABRICATION
Domaine technique L'invention se rattache au domaine technique de la microélectronique, elle vise plus particulièrement une nouvelle structure de transistors à effet de champ à grille isolée, ou MOSFET, ainsi que des procédés de fabrication.
Arrière plan de l'invention Dans le domaine des circuits intégrant des transistors MOSFET, la réduction des dimensions conduit à faire évoluer la structure des transistors eux-mêmes, pour s'affranchir de phénomènes parasites pouvant dégrader les performances des composants.
Ainsi, une solution alternative existe pour fabriquer le canal des transistors sans employer de technique de dopage du silicium. Cette solution consiste à utiliser des structures de grille composites dites « double grille » dans lesquelles le canal du transistor est délimité par deux grilles en regard. Une première partie de la grille se trouve donc sur la face supérieure du substrat, tandis que la seconde partie de la grille se trouve enfouie à l'intérieur du substrat, ce qui permet d'éviter l'utilisation de silicium dopé aux abords du canal.
Exposé de l'invention Or, le besoin peut se faire sentir dans certaines applications de disposer de transistors présentant des caractéristiques légèrement différentes, en particulier en matière de tension de seuil.
Pour un aspect de l'invention, il est prévu un composant électronique comportant un ensemble de transistors à effet de champ à grille isolée, lesdits transistors appartenant à au moins deux sous-ensembles distincts par leur tension de seuil, dans lequel chaque transistor possédant deux grilles, à savoir une première grille enfouie implantée à l'intérieur du substrat où est défini le canal du transistor, et 2976401 -2- une seconde grille, ou grille supérieure, disposée au-dessus du substrat, en regard de la grille enfouie par rapport au canal, et séparée dudit canal par une couche de matériau diélectrique, et dans lequel les grilles enfouies de l'ensemble des transistors sont formées par un matériau identique, les grilles supérieures 5 présentant une couche au contact du matériau diélectrique qui est formée d'un matériau différent d'un sous-ensemble de transistors à l'autre.
Bien entendu, ce principe peut se décliner en autant de sous-ensembles que de tensions de seuil souhaitées. Ainsi, en pratique les transistors peuvent par 10 exemple être répartis en trois sous-ensembles distincts.
Selon d'autres aspects de l'invention : - les grilles supérieures peuvent être formées par l'empilement de couches de matériaux différents, le nombre de couches différant d'un sous-ensemble de 15 transistors à l'autre. - le matériau des grilles enfouies peut être différent des matériaux des grilles supérieures de tous les sous-ensembles de transistors. - le matériau des grilles enfouies peut faire partie du groupe des matériaux employés pour former les grilles supérieures. 20 Selon divers exemples de réalisation, pour les transistors de type N-MOS, le matériau de la grille supérieure d'un premier sous-ensemble peut être choisi parmi le groupe comprenant l'aluminium, le molybdène. Le matériau de la grille supérieure d'un second sous-ensemble peut être choisi parmi le groupe comprenant 25 le nitrure de tantale et le nitrure de titane. Le matériau de la grille supérieure d'un troisième sous-ensemble peut être choisi parmi le groupe comprenant le nitrure de titane et le disiliciure de cobalt (CoSi2).
Selon d'autres exemples de réalisation, pour les transistors de type P-MOS, 30 le matériau de la grille supérieure d'un premier sous-ensemble peut être choisi parmi le groupe comprenant le nickel, l'or, le platine. Le matériau de la grille supérieure d'un second sous-ensemble peut être choisi parmi le groupe comprenant 2976401 -3- le silicium, le nickel. Le matériau de la grille supérieure d'un troisième sous-ensemble peut être choisi parmi le groupe comprenant le nitrure de titane et le disiliciure de cobalt (CoSi2).
5 Une telle structure peut s'obtenir selon plusieurs procédés alternatifs, selon la technologie souhaitée. Ainsi, selon un autre aspect de l'invention, il est prévu un procédé de fabrication d'un ensemble de transistors à effet de champ à grille isolée, à partir d'un substrat semi-conducteur dans lequel : ^ on réalise dans le substrat un évidement enfoui et localisé en dessous du 10 canal de chaque transistor ; ^ on réalise au-dessus de chaque canal, les structures de grille supérieure présentant au moins deux types de matériaux métalliques, définissant au moins deux sous-ensembles de transistors possédant des tensions de seuil différentes ; 15 ^ on dépose dans les évidements enfouis un matériau diélectrique, puis on emplit les évidements avec un matériau métallique identique pour l'ensemble des transistors, pour définir une structure de grille enfouie.
Différentes variantes peuvent être envisagées, selon les matériaux, les applications 20 et les technologies souhaités ou disponibles. En pratique, on peut déposer les matériaux métalliques des structures de grille supérieure par dépôts successifs de couches métalliques différentes, le nombre de couches déposées définissant le sous-ensemble auquel appartient le transistor.
25 Selon un premier mode d'exécution : ^ on forme les évidements, puis on les comble d'un matériau sacrificiel ; ^ on réalise les structures de grille supérieure incluant les matériaux métalliques ; ^ on élimine le matériau sacrificiel des évidements ; 30 ^ on emplit les évidements enfouis d'un matériau métallique. 2976401 -4- Selon un second mode d'exécution : ^ on forme des structures de grille supérieure en utilisant un matériau sacrificiel en lieu et place des électrodes ; ^ on réalise des évidements enfouis ; 5 ^ on élimine le matériau sacrificiel des structures de grille supérieure ; ^ on dépose les matériaux métalliques des structures de grille supérieure ; ^ on emplit les évidements enfouis d'un matériau métallique.
Selon un troisième mode d'exécution : 10 ^ on réalise simultanément les évidements enfouis et des zones formant les emplacements des structures de grille supérieure ; ^ on dépose les matériaux métalliques des structures de grille supérieure dans lesdites zones ; ^ on emplit les évidements enfouis d'un matériau métallique. 15 Description sommaire des figures Certaines caractéristiques de l'invention, et les avantages qui en découlent ressortiront bien de la description des modes de réalisation qui suivent, à l'appui des figures annexées dans lesquelles : 20 La figure 1 est une vue en coupe transversale d'un ensemble de trois transistors réalisés selon un premier mode de réalisation. Les figures 2 à 15 sont des vues en coupe transversale décrivant l'enchaînement des différentes étapes pour la fabrication d'un ensemble de trois transistors selon un premier exemple de procédé de fabrication. 25 Les figures 13A, 14A et 15A sont des vues en coupes longitudinales des transistors, montrées respectivement aux figures 13, 14 et 15, dans le même état de fabrication. Les figures 16, 17 et 18 sont des vues en coupe respectivement transversale, longitudinale et de dessus d'un transistor tel que fabriqué selon le premier exemple 30 de procédé de fabrication, montré au moment de la création des contacts grille, source et drain. 2976401 -5- La figure 19 est une vue analogue à la figure 17 illustrant un stade ultérieur de réalisation du contact de grille. Les figures 18 à 27 sont des vues en coupe transversale montrant l'enchaînement des étapes de fabrication selon un deuxième exemple de procédé 5 de fabrication. Les figures 28 à 36 sont des vues en coupe transversale d'un transistor unique montrant les enchaînements des premières étapes d'un troisième exemple de procédé de fabrication. Les figures 37 à 41 sont des vues en coupe transversale d'un ensemble de 10 trois transistors, montrés au fur et à mesure d'enchaînement des étapes de fabrication du troisième exemple de procédé de fabrication, à partir des étapes ultérieures à celle représentée à la figure 36.
Bien entendu, les différents éléments représentés aux figures l'ont été 15 uniquement dans le but de faciliter la compréhension de l'invention. Certains éléments sans rapport direct avec l'invention peuvent ainsi avoir été omis. De même, les dimensions et proportions de chacun des éléments représentés ne l'ont été que dans le but de faciliter la compréhension de l'invention, et peuvent différer des dimensions et proportions réelles. 20 Description détaillée Comme illustré à la figure 1, l'ensemble des trois transistors représenté présente une structure essentiellement commune. Ainsi, chaque transistor 1, 2, 3 comporte un canal 10 réalisé dans un substrat semi-conducteur 11. Les différents 25 transistors 1, 2, 3 sont séparés les uns des autres par des tranchées profondes isolantes 12. De part et d'autre du canal 10, le transistor comporte une structure de double grille. Une première grille 14 est enfouie à l'intérieur du substrat, et présente en périphérie une couche diélectrique 15 à haute permittivité relative, qui sépare le canal 10 du dépôt métallique 16 qui remplit le volume correspondant. 30 Au-dessus du substrat 11, la seconde structure de grille ou structure de grille supérieure 17 possède une électrode 20 qui repose sur une couche de matériau 2976401 -6- diélectrique 19 à haute permittivité relative, qui repose elle-même sur une couche isolante d'oxyde 18, qui repose elle-même sur le substrat et plus particulièrement sur la zone formant le canal 10. Classiquement, la structure de grille 17 supérieure comporte des parois verticales 22 permettant de l'isoler électriquement du reste du 5 composant.
Au-dessus de l'électrode 20, la grille supérieure 17 comporte un matériau de remplissage conducteur 21, qui peut être de nature variée, comme cela sera détaillé plus loin. 10 Selon un aspect de l'invention, le matériau formant l'électrode 20, c'est-à-dire celui qui est au contact de la couche 19 de matériau diélectrique à forte permittivité relative, peut être différent entre la grille enfouie et la grille supérieure, mais il peut également être identique dans certains cas de figures 15 évoqués plus loin.
Selon un autre aspect de l'invention, le matériau formant l'électrode 20 de la grille supérieure varie d'un transistor 1, 2, 3 à l'autre, afin de définir plusieurs et dans le cas représenté, trois sous-ensembles de transistors possédant des propriétés 20 différentes.
Par matériaux « différents », on entend les matériaux qui présentent des travaux de sorties distincts. Ainsi, il peut s'agir de matériaux chimiquement différents ou encore des matériaux chimiquement identiques ou analogues, et qui 25 diffèrent par une propriété particulière, et en particulier son épaisseur. On citera à titre d'exemple le nitrure de titane (TiN) qui en fonction de son épaisseur peut présenter une variation dans son travail de sortie.
L'emploi de matériaux présentant des travaux de sortie différents permet de 30 créer des transistors qui possèdent des tensions de seuil différentes, ce qui se révéler utile dans certains applications. 2976401 -7- Ainsi, à titre d'exemple, pour des transistors de type N-MOS, on pourra choisir comme matériau présentant un faible travail de sortie l'aluminium ou le molybdène, qui donneront des transistors présentant une tension de seuil relativement faible. Un niveau de travail de sortie intermédiaire peut être obtenu en utilisant du nitrure de tantale ou du nitrure de titane, avec une tension de seuil également intermédiaire.
10 Pour des tensions de seuil plus élevées, on pourra choisir des matériaux présentant des travaux de sortie plus élevés tels que le disiliciure de cobalt (CoSi2) ou du nitrure de titane, utilisés à des épaisseurs plus importantes que pour l'exemple précédent.
15 Dans le cas de transistor de type P-MOS, on pourra utiliser par exemple comme matériau de faible travail de sortie du nitrure de titane ou du disiliciure de cobalt, donnant une tension de seuil élevée, du fait du type de porteur majoritaire pour les transistors P-MOS.
20 L'emploi d'un matériau de travail de sortie intermédiaire tel que le siliciure de nickel permet d'obtenir une tension de seuil intermédiaire. Des matériaux de fort travail de sortie tel que le nickel, l'or ou le platine permettent d'obtenir des tensions de seuil plus faibles.
25 Bien entendu, d'autres exemples de matériaux peuvent être employés en respectant ce principe, et donc en répondant à l'esprit de l'invention.
On pourra choisir avantageusement pour les structures de grille enfouies, un matériau présentant un travail de sortie intermédiaire, en particulier si l'on ne 30 souhaite pas privilégier globalement une tension de seuil haute ou basse. 5 2976401 -8- Comme déjà évoqué, différents procédés de réalisation permettent d'obtenir des structures de transistors évoquées.
Un premier exemple de procédé est décrit dans les figures 2 à 19. Ainsi, dans une première étape illustrée à la figure 2, un substrat 11 de silicium cristallin est tout d'abord traité en réalisant les tranchées d'isolation profondes 12 pour définir les emplacements des différents transistors 1, 2, 3.
10 Dans une seconde étape illustrée à la figure 3, une gravure humide, par exemple l'acide chlorhydrique, permet d'éliminer le silicium entre les tranchées isolantes 12. Cette gravure forme des évidements 25 d'une profondeur correspondant à la somme de l'épaisseur du canal du transistor et de l'épaisseur de la structure de grille enfouie. 15 Dans une troisième étape illustrée à la figure 4, on procède à un remplissage des volumes 25 ainsi créés, par épitaxie d'une première couche sacrificielle 26, à base d'un mélange de silicium et germanium. Une proportion de germanium entre 25 et 35 % préférée pour obtenir un compromis entre d'une part le caractère 20 sélectif du procédé de gravure du mélange vis-à-vis du silicium, et d'autre part des risques de dislocation du silicium à l'interface avec le ce mélange.
L'épaisseur de la couche sacrificielle 26 de silicium/germanium correspond à l'épaisseur de la future grille enfouie. Puis, on procède toujours par épitaxie, à la 25 croissance d'une couche 27 de silicium. Ainsi, comme illustré à la figure 4, le silicium du futur canal affleure au niveau des tranchées isolantes 12.
Puis, comme illustré à la figure 5, on dépose sur le dessus du substrat ainsi reformé les couches qui formeront la partie basse de la grille, à savoir une première 30 couche d'oxyde 30 reposant sur le silicium 27 du canal, puis une couche 31 de matériau diélectrique à forte permittivité relative. Puis enfin, on dépose une première couche 32 d'un premier métal qui recouvre l'ensemble des emplacements 5 2976401 -9- des transistors 1-3 de manière indifférente. Jusqu'à ce stade, tous les transistors sont traités de manière indifférenciée.
Dans une étape ultérieure illustrée à la figure 6, on procède au dépôt d'une 5 résine 35 de photo-lithogravure qui est ensuite éliminée à l'aplomb de deux des trois transistors, pour protéger la couche de métal 32 déposée sur le premier transistor 1, par une étape de gravure visant à éliminer cette couche de métal sur les deux autres transistors 2, 3.
10 Par la suite, et comme illustré à la figure 7, après élimination de la résine 35 qui protégeait la couche métallique 32 du premier transistor 1, on dépose une deuxième couche 33 de métal. Ce métal est différent du métal déposé sur le premier transistor 1. C'est ce métal qui est en contact de la couche diélectrique du transistor 2, et dont le travail de sortie déterminera la tension de seuil du transistor 15 2.
Dans une étape ultérieure illustrée à la figure 8, on procède au dépôt d'une résine 36 qui est ensuite éliminée pour ne rester que sur la seconde couche métallique 33 déposée sur le premier 1 et le second 2 transistor. La seconde couche 20 métallique déposée est ensuite éliminée à l'aplomb du troisième transistor 3, de manière à libérer la couche 31 de matériau diélectrique.
Le dépôt métallique d'une troisième couche 37 permet de réaliser, comme illustré à la figure 9, l'électrode du troisième transistor 3, avec un matériau 25 différent de ceux des électrodes du premier 1 et deuxième 2 transistors.
Puis comme illustré à la figure 10, on procède à l'élimination des couches métalliques sur les trois transistors 1, 2, 3 pour ne conserver que les empilements 41, 42, 43 réalisés dans la partie centrale, afin de définir les trois structures de 30 grille supérieure. Les parois de protection ou espaceurs 45, 46 peuvent être ainsi réalisées pour protéger 1 électrode de grille lors des étapes ultérieures du procédé et de manière plus générale la structure de grille du reste du composant. 2976401 -10- On notera que les structures de grille ainsi définies s'étendent longitudinalement d'une tranchée d'isolement transversale à l'autre, de sorte qu'elles ne reposent pas uniquement sur la couche de silicium 11 formant le canal 5 du transistor, mais en débordent légèrement, bien que cela n'apparaisse pas sur les figures en coupe transversale.
Dans une étape ultérieure illustrée à la figure 11, on procède à une gravure anisotrope, permettant de former les évidements 51, 52 par élimination du silicium 10 de la couche supérieure 27 et du matériau sacrificiel 26 à l'aplomb des zones qui ne sont pas recouvertes par les structures de grille.
Puis, comme illustré à la figure 12, on procède à un comblement des volumes 51 ; 52 ainsi créés, par une croissance épitaxique de silicium qui forme les futures 15 jonctions source 55 et drain 56. On note que le matériau sacrificiel 26 est conservé dans le volume qui constituera la future grille enfouie.
Dans une étape ultérieure illustrée à la figure 13, on procède à une gravure des tranchées d'isolation 12, à une profondeur correspondant sensiblement au 20 niveau le plus profond du matériau sacrificiel 26. Cette gravure est de préférence isotrope de manière à éliminer également les parties des tranchées d'isolation qui se trouvent recouvertes par les structures de grille, comme évoqué ci-avant, et définie les volumes 58, 59 visibles sur la figure 13A. Ceci permet en effet, de libérer l'accès aux extrémités des volumes de matériau sacrificiel 26, qui se 25 trouvent en dessous de la structure de grille supérieure.
Puis, comme illustré à la figure 14, on procède à une gravure du matériau sacrificiel, typiquement à l'aide d'un plasma mettant en oeuvre du tétrafluorométhane (CF4) ou de l'hexafluorure de soufre (SF6). On forme ainsi les 30 évidements 60 destinés à accueillir les futures grilles enfouies, comme illustré à la figure 14A. 2976401 -11- Puis, comme illustré à la figure 15, on procède au dépôt d'une couche 65 de matériau de haute permittivité électrique, qui tapisse les évidements 60. Ensuite, on procède au remplissage de ces évidements par un dépôt métallique 63.
5 Ainsi, et comme illustré à la figure 15A, la structure de grille inférieure s'étend sur la même longueur que la structure de grille supérieure, et emplit les volumes 64, 65 situés entre les tranchées d'isolation 12 et les extrémités 44 des structures de grille supérieure.
10 Dans une étape ultérieure, on procède de manière classique à la formation d'une couche siliciurée à l'aplomb des jonctions source et drain, de manière à faciliter le contact électrique. On procède également au dépôt des espaceurs 54 visant à améliorer l'isolation du transistor.
15 Par la suite, et comme illustré aux figures 16, 17, 18, on procède à la réalisation des contacts avec les trous source et drain et la grille. Pour ce faire, et comme illustré à la figure 16, après dépôt d'une couche diélectrique 70, on procède à la formation de trous verticaux 71, 72, 73 débouchant sur les zones siliciurées créées à l'aplomb des jonctions source et drain. 20 Les trous concernant les contacts des jonctions source et drain sont ensuite protégés, puisqu'une étape ultérieure est nécessaire pour relier la structure de grille enfouie et la structure de grille supérieure.
25 Ainsi, comme illustré à la figure 18, un masque 79 est déposé au-dessus des trous 71, 73 dans lesquels seront réalisés les contacts pour la source et le drain. Puis, comme illustré à la figure 19, une gravure complémentaire est réalisée au niveau du trou 72 formé dans le contact grille, de manière à éliminer les couches 31, 65 de haute permittivité électrique et la couche d'oxyde 30 qui sépare les 30 électrodes des deux structures de grille.
Les contacts sont ensuite créés de manière classique pour l'homme du métier. 2976401 -12- Une alternative de procédé de fabrication est décrite aux figures 20 à 27.
Dans ce cas, le procédé commence par des étapes identiques à celles décrites 5 aux figures 3, 4 et 5 du premier exemple de réalisation jusqu'à la formation de la couche 127 de silicium qui formera le canal des différents transistors 101, 102, 103.
Ainsi, dans une étape ultérieure illustrée à la figure 20, on procède à la 10 formation de structures de grille sacrificielles 111, 112, 113, par le dépôt d'une couche 115 de dioxyde de silicium d'une couche 116 de polysilicium qui sont ensuite conservées uniquement aux emplacements des futures grilles, étant entendu que la couche 115 de dioxyde de silicium demeurera dans le composant final, alors que la couche 116 de polysilicium est utilisée à titre de matériau sacrificiel. 15 Puis, on procède de manière analogue aux figures 11 à 14 du premier exemple, pour réaliser la gravure des zones des futures jonctions source et drain, la croissance épitaxiale pour former ces zones de jonction, la gravure des tranchées profondes d'isolation 1, 2 et l'élimination du matériau sacrificiel à base de silicium 20 germanium emplissant le volume 160 des futures grilles enfouies. On obtient alors la structure illustrée à la figure 21.
Puis, dans une étape illustrée à la figure 22, on procède au dépôt d'un matériau diélectrique 130 pour combler les volumes situés entre les structures de 25 grille sacrificielles 111, 112, 113. L'ensemble est ensuite planarisé pour laisser apparaître les couches 116 de polysilicium formant le matériau sacrificiel des futures grilles supérieures 111, 112, 113.
Puis, tel qu'illustré à la figure 23, les régions de polysilicium 116 sont ensuite 30 éliminées, libérant les volumes 141, 142, 143 des futures grilles supérieures, et permettant ainsi le dépôt d'une couche 131 de matériau diélectrique à haute permittivité relative. Ce matériau est déposé dans le fond des futures grilles 2976401 -13- supérieures, ainsi que sur l'ensemble du pourtour de l'évidement qui accueillera la future grille enfouie pour former une couche 165 qui séparera le substrat de l'électrode de la grille enfouie.
5 Dans une étape ultérieure illustrée à la figure 24, on procède au dépôt d'une résine 150 de photo-lithogravure, permettant de protéger les volumes 142, 143 des futures grilles supérieures pour deux des transistors 102, 103. Dans le volume libre 141 du premier transistor 101, on procède à un dépôt non-conforme d'un premier métal. Le caractère non-conforme d'une couche 132 de ce dépôt permet d'éviter 10 que ce métal ne se dépose dans d'autres régions ou il ne serait pas souhaité, et en particulier à l'emplacement des futures grilles enfouies.
Lorsque l'électrode 132 de la grille supérieure du premier transistor est ainsi formée, on peut, comme illustré à la figure 25, éliminer le masque de résine qui 15 protège le second transistor, pour ensuite déposer également de manière non-conforme une couche 133 d'un second métal, différent de celui qui a été déposé dans la grille supérieure du premier transistor. On note qu'une couche analogue 134 est également déposée sur l'électrode 132 de la grille du premier transistor.
20 De manière analogue, et comme illustré à la figure 26, on procède ensuite au dépôt d'une couche 137 du troisième métal pour former l'électrode de la grille du troisième transistor. Ce troisième métal se dépose également dans les volumes libres des grilles supérieures des deux autres transistors.
25 Puis, comme illustré à la figure 27, on procède au dépôt conforme de métal 163 de manière à remplir les volumes formés par les évidements des grilles enfouies.
On notera qu'il est également possible que ce dépôt conforme intervienne en 30 même temps que l'un des trois dépôts 132, 133, 137 intervenus pour les grilles supérieures, ce qui permet d'éliminer une étape de fabrication. 2976401 -14- Dans ce deuxième exemple de réalisation, on tirera avantage du fait que la structure de grille est réalisée après les étapes impliquant des recuits, de sorte que les propriétés diélectriques des grilles sont conservées. Un autre avantage du procédé correspondant à cet exemple est de permettre une définition plus précise 5 des grilles. .
Une alternative constituant un troisième procédé de réalisation peut également être mise en oeuvre, tel qu'illustré aux figures 28 à 41.
10 Dans cet exemple, les premières étapes étant communes à tous les transistors quel que soit le groupe auquel ils appartiendront ultérieurement, de sorte qu'un seul transistor a été représenté dans les figures 28 à 36.
Ainsi, comme illustré à la figure 28, on utilise comme déjà évoqué un 15 substrat 211 de silicium cristallin, dans lequel ont été réalisées les tranchées d'isolation 212.
Puis, comme illustré à la figure 29, on procède à la gravure du silicium, par exemple à l'acide chlorhydrique, de manière à définir le volume 225 dans lequel 20 devra être mise en place la grille inférieure.
Puis, comme déjà évoqué et illustré à la figure 30, on procède par croissance épitaxique à un dépôt d'un mélange de silicium/germanium 226, puis d'une couche 227 de silicium qui formera le futur canal du transistor. 25 Puis, comme illustré à la figure 31, on procède à la gravure isotrope des tranchées d'isolation 212 de manière à rendre apparentes les tranches des couches 226 de matériau sacrificiel de silicium/germanium préalablement déposées. Une gravure plasma typiquement à base de composés fluorés permet ensuite d'éliminer 30 ce matériau sacrificiel comme illustré à la figure 31. 2976401 -15- Dans une étape ultérieure illustrée à la figure 32, on procède au dépôt conforme d'une couche 215 de silsesquioxane d'hydrogène (HSQ), en tant que résine, qui emplit donc le volume 216 libéré sous la couche 227 formant le canal du transistor. 5 Comme illustré à la figure 33, cette résine exposée à un rayonnement spécifique, après application d'un masque de protection à l'aplomb des futures grilles. Cette exposition au rayonnement transforme cette couche d'HSQ en oxyde de silicium, à l'exception de la zone 221 des futures grilles où elle était protégée 10 du rayonnement.
Ces zones 221 sont ensuite éliminées comme illustré à la figure 34, de manière à définir deux volumes 228, 229 vides définissant l'emplacement de la future grille supérieure et celui de la grille enfouie. Puis comme illustré à la figure 35, ces volumes 228, 229 reçoivent chacun des structures de grilles sacrificielles formées d'une couche 218, 219 de dioxyde de silicium (SiO2) et d'une couche 220, 221 de polysilicium.
20 Comme illustré à la figure 36, on élimine l'oxyde de silicium issu de la résine HSQ, puis on dépose un matériau diélectrique 222 à l'intérieur de l'évidement libéré, ainsi que sur la couche supérieure où l'on procède ensuite à la formation par gravure des espaceurs 223 de la future grille supérieure.
25 Puis, comme illustré à la figure 37, on réalise le dépôt 230 d'un matériau diélectrique entre les espaceurs des futures grilles supérieures.
Après planarisation pour laisser apparaître les zones 220 de polysilicium préalablement déposées, on procède ensuite à une gravure de ces zones de 30 polysilicium utilisé en tant que matériau sacrificiel, ce qui libère le volume 252 des futures grilles enfouies et le volume 251 des futures grilles supérieures. 15 -16- Puis, comme illustré à la figure 38, on procède de manière analogue à celle qui est évoquée dans les exemples précédents, au dépôt d'une couche 231, 265 de matériau diélectrique à forte permittivité relative, qui tapisse le fond du volume 254 de la future grille supérieure, et le volume 252 de la future grille enfouie. Puis, après dépôt d'un masque de résine 250 protégeant deux des trois transistors 202, 203, on procède au dépôt non-conforme d'une première couche 232 métallique dans le fond de la future grille supérieure du premier transistor 201 de manière à former l'électrode de la grille supérieure. 10 Puis, comme illustré à la figure 39, après élimination d'une partie du masque de protection 250, on procède également au dépôt non-conforme d'un second métal 233, qui recouvre l'électrode de la grille supérieure du premier transistor 201, et recouvre le matériau diélectrique 231 situé au fond de la grille supérieure 15 du second transistor.
Puis, comme illustré à la figure 40, après élimination du masque de résine, on procède au dépôt non-conforme du troisième métal 237, qui crée ainsi l'électrode de la grille supérieure du troisième transistor 203. 20 Puis, comme illustré à la figure 41, on procède au dépôt conforme du métal 263 qui forme l'électrode de l'ensemble des grilles enfouies. Il est à noter que ce matériau peut être identique à l'un des trois matériaux préalablement employés pour réaliser les électrodes de la grille supérieure, auquel cas ce dernier peut alors 25 être déposé de manière conforme.
Bien entendu, d'autres étapes accessoires, ou sans rapport direct avec l'invention peuvent être mises en oeuvre, mais elles n'ont pas été décrites ici dans la mesure où elles ne présentent pas d'incidence immédiate sur l'invention. Il ressort de ce qui précède que le procédé conforme à l'invention et la structure de transistor ainsi obtenue permet à la fois de bénéficier d'une bonne 30 2976401 -17- immunité électrostatique à l'intérieur du canal, du fait qu'il permet d'employer des canaux en silicium non dopé, grâce à la présence de la double structure de grille.
Cet avantage est combiné avec le fait de pouvoir réaliser des transistors qui 5 possèdent différents niveaux de tensions de seuil en fonction des matériaux choisis.

Claims (1)

  1. REVENDICATIONS1/ Composant électronique comportant un ensemble de transistors à effet de champ à grille isolée, lesdits transistors (1, 2, 3) appartenant à au moins deux sous- ensembles distincts par leur tension de seuil, dans lequel chaque transistor inclut deux grilles, à savoir une première grille enfouie (14) implantée à l'intérieur du substrat où est défini le canal (10) du transistor et séparée dudit canal par une couche (15) de matériau diélectrique, et une seconde grille supérieure (17) disposée au-dessus du substrat, en regard de la grille enfouie (14) par rapport au canal (10), les grilles supérieures présentant une couche (32,33,37) au contact d'un même empilement de matériau diélectrique (30,31) qui est formée de matériaux différents d'un transistor à l'autre, et dans lequel les grilles enfouies de l'ensemble des transistors sont formées par un matériau identique. 2/ Composant selon la revendication 1 dans lequel les transistors sont répartis en trois sous-ensembles distincts. 3/ Composant selon la revendication 1 dans lequel les grilles (20) supérieures sont formées par l'empilement de couches de matériau différents, le nombre de couches différant d'un sous-ensemble de transistors à l'autre. 4/ Composant selon la revendication 1 dans lequel le matériau des grilles enfouies est différent des matériaux des grilles supérieures de tous les sous-ensembles de transistors. 5/ Composant selon la revendication 1 dans lequel le matériau des grilles enfouies fait partie du groupe des matériaux employés pour former les grilles supérieures. 6/ Composant selon la revendication 1 dans lequel pour les transistors de type 30 N-MOS et d'un premier sous-ensemble, la couche de la grille supérieure au contact de la couche de matériau diélectrique est en un matériau choisi parmi le groupe comprenant l'aluminium, le molybdène.25-19- 7/ Composant selon la revendication 1 dans lequel pour les transistors de type N-MOS et d'un second sous-ensemble, la couche de la grille supérieure au contact de la couche de matériau diélectrique est en un matériau choisi parmi le groupe comprenant le nitrure de tantale et le nitrure de titane. 8/ Composant selon la revendication 1 dans lequel pour les transistors de type N-MOS et d'un troisième sous-ensemble, la couche de la grille supérieure au contact de la couche de matériau diélectrique est en un matériau choisi parmi le groupe comprenant le nitrure de titane et le disiliciure de cobalt (CoSi2). 9/ Composant selon la revendication 1 dans lequel pour les transistors de type P-MOS et d'un premier sous-ensemble, la couche de la grille supérieure au contact de la couche de matériau diélectrique est en un matériau choisi parmi le groupe comprenant le nickel, l'or, le platine. 10/ Composant selon la revendication 1 dans lequel pour les transistors de type P-MOS et d'un second sous-ensemble, la couche de la grille supérieure au contact de la couche de matériau diélectrique est en un matériau choisi parmi le groupe comprenant le silicium, le nickel. 11/ Composant selon la revendication 1 dans lequel pour les transistors de type P-MOS et d'un troisième sous-ensemble, la couche de la grille supérieure au contact de la couche de matériau diélectrique est en un matériau choisi parmi le groupe comprenant le nitrure de titane et le disiliciure de cobalt (CoSi2). 25 12/ Procédé de fabrication d'un ensemble de transistors à effet de champ à grille isolée, à partir d'un substrat semi-conducteur dans lequel : ^ on réalise dans le substrat un évidement enfoui (60, 160, 252) et localisé en dessous du canal de chaque transistor ; 30 ^ on réalise au-dessus de chaque canal, les structures de grille supérieure présentant au moins deux types de matériaux métalliques, définissant au 10 15 20 2976401 -20- moins deux sous-ensembles de transistors possédant des tensions de seuil différentes ; ^ on dépose dans les évidements enfouis un matériau diélectrique, puis on emplit les évidements avec un matériau métallique (63,163,263) identique 5 pour l'ensemble des transistors, pour définir une structure de grille enfouie. 13/ Procédé selon la revendication 12 dans lequel on dépose les matériaux métalliques des structures de grille supérieure par dépôts successifs de couches métalliques différentes, le nombre de couches déposées définissant le sous- ensemble auquel appartient le transistor. 14/ Procédé selon la revendication 12 dans lequel : ^ on forme les évidements, puis on les comble d'un matériau sacrificiel (27) ; ^ on réalise les structures de grille supérieure (41, 42, 43) incluant les matériaux métalliques ; ^ on élimine le matériau sacrificiel des évidements (60) ; ^ on emplit les évidements enfouis d'un matériau métallique (63). 15/ Procédé selon la revendication 12 dans lequel : ^ on forme des structures de grille supérieure (111, 112, 113) en utilisant un matériau sacrificiel en lieu et place des électrodes ; ^ on réalise des évidements enfouis (160); ^ on élimine le matériau sacrificiel (116) des structures de grille supérieure ; ^ on dépose les matériaux métalliques (131, 132, 137) des structures de grille supérieure ; ^ on emplit les évidements enfouis d'un matériau métallique (163). 2976401 -21- 16/ Procédé selon la revendication 12 dans lequel : ^ on réalise simultanément les évidements enfouis (228) et des zones (229) formant les emplacements des structures de grille supérieure ; ^ on dépose les matériaux métalliques (232, 233, 237) des structures de grille 5 supérieure dans lesdites zones ; ^ on emplit les évidements enfouis d'un matériau métallique (263).
FR1154929A 2011-06-07 2011-06-07 Composant electronique comportant un ensemble de transistors mosfet et procede de fabrication Pending FR2976401A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR1154929A FR2976401A1 (fr) 2011-06-07 2011-06-07 Composant electronique comportant un ensemble de transistors mosfet et procede de fabrication
US13/488,038 US8772879B2 (en) 2011-06-07 2012-06-04 Electronic component comprising a number of MOSFET transistors and manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1154929A FR2976401A1 (fr) 2011-06-07 2011-06-07 Composant electronique comportant un ensemble de transistors mosfet et procede de fabrication

Publications (1)

Publication Number Publication Date
FR2976401A1 true FR2976401A1 (fr) 2012-12-14

Family

ID=44550774

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1154929A Pending FR2976401A1 (fr) 2011-06-07 2011-06-07 Composant electronique comportant un ensemble de transistors mosfet et procede de fabrication

Country Status (2)

Country Link
US (1) US8772879B2 (fr)
FR (1) FR2976401A1 (fr)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130137238A1 (en) * 2011-11-30 2013-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming high mobility channels in iii-v family channel devices
US10062680B2 (en) * 2014-05-08 2018-08-28 Qualcomm Incorporated Silicon-on-insulator (SOI) complementary metal oxide semiconductor (CMOS) standard library cell circuits having a gate back-bias rail(s), and related systems and methods
US11158712B2 (en) * 2017-12-27 2021-10-26 Intel Corporation Field-effect transistors with buried gates and methods of manufacturing the same

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030216038A1 (en) * 2002-05-20 2003-11-20 Sucharita Madhukar Dual metal gate transistors for CMOS process
US20060068575A1 (en) * 2004-09-29 2006-03-30 International Business Machines Corporation Gate electrode forming methods using conductive hard mask
US20060115939A1 (en) * 2004-11-29 2006-06-01 Walker Andrew J Dual-gate device and method
US20070023817A1 (en) * 2005-07-28 2007-02-01 Dao Thuy B Structure and manufacturing method of multi-gate dielectric thicknesses for planar double gate device having multi-threshold voltages
US20070063284A1 (en) * 2005-08-01 2007-03-22 Renesas Technology Corp. Semiconductor device and semiconductor integrated circuit using the same
US20070249103A1 (en) * 2006-04-19 2007-10-25 Dao Thuy B Method of making a multi-gate device
US20090039433A1 (en) * 2007-08-08 2009-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with high-k/dual metal gate
EP2323160A1 (fr) * 2009-11-12 2011-05-18 Commissariat à l'Énergie Atomique et aux Énergies Alternatives Procédé de réalisation de transistors à effet de champs avec une contre-électrode et dispositif semi-conducteur
EP2325873A1 (fr) * 2009-11-23 2011-05-25 STMicroelectronics (Crolles 2) SAS Procédé de fabrication d'une membrane suspendue et transistor MOS à double grille

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2838237B1 (fr) * 2002-04-03 2005-02-25 St Microelectronics Sa Procede de fabrication d'un transistor a effet de champ a grille isolee a canal contraint et circuit integre comprenant un tel transistor
EP1638149B1 (fr) * 2004-09-15 2011-11-23 STMicroelectronics (Crolles 2) SAS Procédé de fabrication d'un transistor à effet de champ à grille isolée à canal à hétérostructure
US20070052037A1 (en) * 2005-09-02 2007-03-08 Hongfa Luan Semiconductor devices and methods of manufacture thereof
US8994123B2 (en) * 2011-08-22 2015-03-31 Gold Standard Simulations Ltd. Variation resistant metal-oxide-semiconductor field effect transistor (MOSFET)

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030216038A1 (en) * 2002-05-20 2003-11-20 Sucharita Madhukar Dual metal gate transistors for CMOS process
US20060068575A1 (en) * 2004-09-29 2006-03-30 International Business Machines Corporation Gate electrode forming methods using conductive hard mask
US20060115939A1 (en) * 2004-11-29 2006-06-01 Walker Andrew J Dual-gate device and method
US20070023817A1 (en) * 2005-07-28 2007-02-01 Dao Thuy B Structure and manufacturing method of multi-gate dielectric thicknesses for planar double gate device having multi-threshold voltages
US20070063284A1 (en) * 2005-08-01 2007-03-22 Renesas Technology Corp. Semiconductor device and semiconductor integrated circuit using the same
US20070249103A1 (en) * 2006-04-19 2007-10-25 Dao Thuy B Method of making a multi-gate device
US20090039433A1 (en) * 2007-08-08 2009-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with high-k/dual metal gate
EP2323160A1 (fr) * 2009-11-12 2011-05-18 Commissariat à l'Énergie Atomique et aux Énergies Alternatives Procédé de réalisation de transistors à effet de champs avec une contre-électrode et dispositif semi-conducteur
EP2325873A1 (fr) * 2009-11-23 2011-05-25 STMicroelectronics (Crolles 2) SAS Procédé de fabrication d'une membrane suspendue et transistor MOS à double grille

Also Published As

Publication number Publication date
US20120313182A1 (en) 2012-12-13
US8772879B2 (en) 2014-07-08

Similar Documents

Publication Publication Date Title
EP3502047A1 (fr) Transistor fet à nanofil à resistance de contact reduite
EP1589572B1 (fr) Procédé de fabrication d'un circuit intégré comprenant l'élaboration de tranchées d'isolation creuses
EP0426251A1 (fr) Procédé pour fabriquer un dispositif à transistors MIS ayant une électrode de grille en forme de "T" inversé
EP2323160A1 (fr) Procédé de réalisation de transistors à effet de champs avec une contre-électrode et dispositif semi-conducteur
FR2806832A1 (fr) Transistor mos a source et drain metalliques, et procede de fabrication d'un tel transistor
FR3060841A1 (fr) Procede de realisation d'un dispositif semi-conducteur a espaceurs internes auto-alignes
EP2999001A2 (fr) Réalisation d'espaceurs au niveau de flancs d'une grille de transistor
FR2990295A1 (fr) Procede de formation de contacts de grille, de source et de drain sur un transistor mos
FR2985089A1 (fr) Transistor et procede de fabrication d'un transistor
EP1292991B1 (fr) Procédé de fabrication d'un transistor MOS vertical à grille enterrée
FR3047352A1 (fr) Procede de fabrication d'un transistor a dopant localise a l'aplomb de la grille
FR2976401A1 (fr) Composant electronique comportant un ensemble de transistors mosfet et procede de fabrication
FR3040538A1 (fr) Transistor mos et son procede de fabrication
FR2991502A1 (fr) Procede de fabrication d'un circuit integre ayant des tranchees d'isolation avec des profondeurs distinctes
FR3067516A1 (fr) Realisation de regions semiconductrices dans une puce electronique
FR3049110A1 (fr) Procede de fabrication d'un transistor a effet de champ a capacite parasite reduite
FR2718287A1 (fr) Procédé de fabrication d'un transistor à effet de champ à grille isolée, en particulier de longueur de canal réduite, et transistor correspondant.
FR2981502A1 (fr) Procede de realisation d'au moins une tranchee d'isolation profonde
EP3038160B1 (fr) Transistor comprenant un canal mis sous contrainte en cisaillement et procede de fabrication
EP3783644A1 (fr) Procédé de fabrication de composants microélectroniques
EP3667734B1 (fr) Procédé de fabrication de composants microélectroniques
FR3055469A1 (fr) Transistor a effet de champ a grille entourante
FR3035265A1 (fr) Procede de fabrication de transistors soi pour une densite d'integration accrue
FR3050315B1 (fr) Transistor a overlap des regions d'acces maitrise
EP1968106B1 (fr) Procédé de fabrication d'un transistor à effet de champ à grilles auto-alignées