FR3049110A1 - Procede de fabrication d'un transistor a effet de champ a capacite parasite reduite - Google Patents

Procede de fabrication d'un transistor a effet de champ a capacite parasite reduite Download PDF

Info

Publication number
FR3049110A1
FR3049110A1 FR1652403A FR1652403A FR3049110A1 FR 3049110 A1 FR3049110 A1 FR 3049110A1 FR 1652403 A FR1652403 A FR 1652403A FR 1652403 A FR1652403 A FR 1652403A FR 3049110 A1 FR3049110 A1 FR 3049110A1
Authority
FR
France
Prior art keywords
sacrificial
spacers
gate
field effect
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1652403A
Other languages
English (en)
Other versions
FR3049110B1 (fr
Inventor
Royer Cyrille Le
Frederic Boeuf
Laurent Grenouillet
Louis Hutin
Yves Morand
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
STMicroelectronics Crolles 2 SAS
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, STMicroelectronics Crolles 2 SAS, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR1652403A priority Critical patent/FR3049110B1/fr
Priority to US15/464,763 priority patent/US9911820B2/en
Publication of FR3049110A1 publication Critical patent/FR3049110A1/fr
Application granted granted Critical
Publication of FR3049110B1 publication Critical patent/FR3049110B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66606—Lateral single gate silicon transistors with final source and drain contacts formation strictly before final or dummy gate formation, e.g. contact first technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

L'invention concerne un procédé de fabrication, comprenant les étapes de : -fournir un substrat (100) comportant une couche de matériau semi-conducteur (133) surmontée d'une grille sacrificielle comportant un isolant de grille sacrificiel comportant : -une partie médiane, et -des bords surmontés d'espaceurs sacrificiels et présentant une épaisseur tox; -retirer l'isolant de grille sacrificiel et le matériau de grille sacrificiel; -former un dépôt conforme d'une épaisseur thk de matériau diélectrique à l'intérieur de la gorge formée pour former un isolant de grille, avec tox > thk ≥ tox/2 ; -former une électrode de grille (142) dans la gorge ; -retirer les espaceurs sacrificiels pour découvrir des bords (122) de la couche d'isolant de grille ; -former des espaceurs (150, 151) sur les bords (122) de la couche d'isolant de grille de part et d'autre de l'électrode de grille (142), ces espaceurs présentant une constante diélectrique au plus égale à 3,5.

Description

PROCEDE DE FABRICATION D’UN TRANSISTOR A EFFET DE CHAMP A CAPACITE PARASITE REDUITE L’invention concerne les procédés de fabrication de transistors à effet de champ, en particulier des transistors à effet de champ pour des nœuds technologiques de petites dimensions, avec des capacités parasites réduites.
Dans la réalisation d’un transistor à effet de champ, on cherche de façon générale à réduire la consommation à la commutation et la durée de commutation. Ces paramètres sont notamment très fortement affectés par les capacités parasites entre la grille d’une part, et les contacts pour la source et le drain du transistor d’autre part.
Les capacités parasites tendent à devenir particulièrement importantes pour des transistors à effet de champ de très petites dimensions, typiquement pour des longueurs de grille inférieures à une cinquantaine de nanomètres, et en particulier inférieures à 20 nm. En effet, plus la longueur de grille est réduite, plus les distances entre la grille d’une part et les contacts de la source et du drain d’autre part deviennent réduites.
Des procédés de fabrication dits à grille sacrificielle permettent de ne pas détériorer le métal de grille et l’isolant de grille lors d’étapes de recuit d’activation des dopants implantés dans la source et le drain. Dans un tel procédé de fabrication, une grille sacrificielle est déposée préalablement à la formation de la source et du drain, puis est retirée pour être remplacée par un empilement de grille incluant un isolant de grille à forte permittivité dit Hk (dit High K en langue anglaise) et un matériau d’électrode de grille. Des transistors à effet de champ réalisés selon de tels procédés de fabrication présentent cependant des capacités parasites fortement accrues entre la grille et les contacts.
Le document W02009/002670 décrit un procédé de fabrication d’un transistor à effet de champ. Ce procédé de fabrication est de type à grille sacrificielle. Dans le procédé de fabrication décrit dans ce document, la grille sacrificielle comprend un premier diélectrique de grille en contact avec le substrat. Le premier diélectrique de grille est surmonté d’un matériau de grille sacrificiel dans sa partie médiane et d’espaceurs sacrificiels sur ses bords. Le procédé comprend la gravure du matériau de grille sacrificiel et de la partie médiane du premier diélectrique de grille, de façon à former un accès au substrat en forme de gorge. Une couche de diélectrique Hk est déposée sur les différentes parois de la gorge. Un métal de grille est ensuite déposé sur cette couche de diélectrique Hk, de façon à remplir les gorges. Les espaceurs sacrificiels sont ensuite retirés jusqu’à découvrir les bords du premier diélectrique de grille. La majeure partie de la couche de diélectrique Hk est retirée des faces latérales du métal de grille, de façon à conserver le diélectrique Hk comme deuxième diélectrique de grille sous le métal de grille, et dans des extensions jusqu’au premier diélectrique de grille. Le deuxième diélectrique de grille présente alors une épaisseur inférieure à celle du premier diélectrique de grille. Le procédé comprend ensuite la formation d’espaceurs de type à faible permittivité dit Lk (dit Low k en langue anglaise) de part et d’autre du métal de grille, à la fois sur le premier diélectrique de grille et sur les extensions du deuxième diélectrique de grille. Les espaceurs de type Lk permettent ainsi de réduire la capacité parasite entre la grille et les contacts de source et de drain.
Un tel procédé de fabrication n’est pas optimal industriellement et peut conduire à des dispersions dans les transistors formés. L’invention vise à résoudre un ou plusieurs de ces inconvénients. Il existe notamment un besoin pour un autre procédé de fabrication, permettant de former des espaceurs en matériaux Lk sur un isolant de grille en matériau Hk. L’invention porte ainsi sur procédé de fabrication d’un transistor à effet de champ, comprenant les étapes de : -fournir un substrat comportant une couche de matériau semi-conducteur surmontée d’une grille sacrificielle, la grille sacrificielle comportant un isolant de grille sacrificiel comportant : -une partie médiane surmontée d’un matériau de grille sacrificiel, et -des bords surmontés d’espaceurs sacrificiels, lesdits bords présentant une épaisseur tox; -retirer l’isolant de grille sacrificiel et le matériau de grille sacrificiel pour ménager une gorge entre et sous les espaceurs sacrificiels ; -former un dépôt conforme d’une épaisseur thk de matériau diélectrique à l’intérieur de la gorge sur les faces internes des espaceurs sacrificiels, et sur la couche de matériau semi-conducteur et sous les espaceurs sacrificiels pour former une couche d’isolant de grille ; -former une électrode de grille sur la couche d’isolant de grille dans la gorge ; -retirer les espaceurs sacrificiels et le dépôt de matériau diélectrique formé sur les faces internes des espaceurs sacrificiels, de façon à découvrir des bords de la couche d’isolant de grille ; -former des espaceurs sur les bords de la couche d’isolant de grille de part et d’autre de l’électrode de grille. L’invention porte également sur les variantes suivantes. L’homme du métier comprendra que chacune des caractéristiques des variantes suivantes peut être combinée indépendamment aux caractéristiques ci-dessus, sans pour autant constituer une généralisation intermédiaire.
Selon des variantes : -ledit matériau diélectrique peut présenter une constante diélectrique au moins égale à 4 ; -lesdits espaceurs présentent une constante diélectrique au plus égale à 3,5; - tox > thk > tox/2
Selon une variante, Ehk/EIk = Rk > 2, avec Ehk la constante diélectrique du matériau diélectrique déposé pour former la couche d’isolant de grille et Elk la constante diélectrique des espaceurs formés sur les bords de la couche d’isolant de grille.
Selon une autre variante, tox est comprise entre 2 et 5 nm.
Selon une autre variante, ledit matériau diélectrique déposé est sélectionné dans le groupe constitué du Ti02, du AI2O3, du ZrÜ2, du HfC>2, du HfSiO, du Ta205, du La2Ü3, et des nitrures de ces matériaux.
Selon encore une variante, le procédé comprend en outre une étape de formation de contacts de source et de drain de part et d’autre de l’électrode de grille, lesdits contacts s’étendant à l’aplomb desdits espaceurs formés sur les bords de la couche d’isolant de grille.
Selon encore une autre variante, lesdits espaceurs formés recouvrent les bords de la couche d’isolant de grille.
Selon une variante, ledit substrat fourni comprend : -une couche d’isolant enterrée sous la couche de matériau semi-conducteur ; et -des éléments surélevés en matériau semi-conducteur disposés de part et d’autre de la grille sacrificielle.
Selon une autre variante, lesdits espaceurs formés sur les bords de la couche d’isolant de grille comportent des extensions sur un bord desdits éléments surélevés.
Selon encore une variante, lesdites extensions s’étendent sur une longueur comprise entre 3 et 5 nm sur le bord desdits éléments surélevés.
Selon encore une autre variante, le procédé comprend une étape préalable de dépôt desdits éléments surélevés par épitaxie de part et d’autre de l’isolant de grille sacrificiel.
Selon une variante, ledit substrat fourni est du type substrat massif et comporte une source et un drain dopés ménagés de part et d’autre de la grille sacrificielle.
Selon encore une variante, le matériau diélectrique déposé à l’intérieur de la gorge est différent du matériau des espaceurs sacrificiels.
Selon encore une autre variante, le procédé comprend en outre la formation d’un bouchon en matériau diélectrique sur ladite électrode de grille formée.
Selon une variante, l’isolant de grille sacrificiel est un oxyde. L’invention porte par ailleurs sur un circuit intégré comprenant un transistor à effet de champ, comprenant : -un isolant de grille en matériau diélectrique présentant une constante diélectrique au moins égale à 4, l’isolant de grille étant disposé sur une zone de canal d’une couche de matériau semi-conducteur ; -une électrode de grille disposée sur la partie médiane de l’isolant de grille ; -des éléments en matériau semi-conducteur, disposés de part et d’autre de l’électrode de grille, lesdits éléments pouvant être surélevés par rapport à la couche de matériau semi-conducteur ; -des espaceurs disposés sur les bords de l’isolant de grille, de part et d’autre de l’électrode de grille, lesdits espaceurs présentant chacun une extension s’étendant à l’aplomb du bord d’un élément surélevé respectif, lesdits espaceurs présentant une constante diélectrique au plus égale à 3,5.
Selon une variante, ledit transistor à effet de champ comporte des contacts de source et de drain de part et d’autre de l’électrode de grille, lesdits contacts s’étendant chacun au moins partiellement à l’aplomb d’un espaceur respectif. D'autres caractéristiques et avantages de l'invention ressortiront clairement de la description qui en est faite ci-après, à titre indicatif et nullement limitatif, en référence aux dessins annexés, dans lesquels : -les figures 1 à 13 sont des vues en coupe transversale d’un circuit intégré à différentes étapes d’un exemple d’un procédé de fabrication selon un mode de réalisation de l’invention ; - les figures 14 à 21 sont des vues en coupe transversale d’un circuit intégré réalisé selon une variante d’un procédé de fabrication de l’invention, appliquée à un substrat de type massif.
La figure 1 est une vue en coupe d'un circuit intégré 1 au cours d’un exemple d’un procédé de fabrication selon un mode de réalisation de l’invention. Le circuit intégré 1 fourni à ce stade comporte des transistors à effet de champ 171 à 173 en cours de formation. Le circuit intégré 1 comporte de façon connue en soi un substrat semi-conducteur 100. Le substrat 100 est ici de type SOI, et est donc surmonté par une couche d'isolant enterrée 102.
La couche d'isolant enterrée 102 est surmontée par une couche en matériau semi-conducteur 133 usuellement désignée par le terme de couche active. La couche de matériau semi-conducteur 133 est notamment configurée pour permettre la formation d’un canal sous la grille respective de chaque transistor en cours de formation. La couche 133 est typiquement réalisée en silicium ou en semi-conducteur contenant du Silicium ou en semi-conducteur de type lll-V. Pour un transistor 1 de type FDSOI, la couche 133 présente un dopage typiquement inférieur à 5*1015cnr3 sous des grilles sacrificielles et typiquement de l'ordre de 1015cnr3. La couche 133 présente par exemple une épaisseur comprise entre 3 et 15 nm. Une tranchée d’isolation profonde 101 (de structure connue en soi) est ici formée sur le côté des transistors 171 à 173, et traverse la couche de matériau semi-conducteur 133 et la couche d’isolant enterrée 102, jusqu’à atteindre le substrat 100. La tranchée d’isolation 101 peut comprendre du S1O2, de façon connue en soi.
Pour chacun des transistors à effet de champ 171 à 173 en cours de formation, le circuit intégré 1 comporte des grilles factices ou sacrificielles. Chaque grille sacrificielle comprend ici un isolant de grille sacrificiel 165. L’isolant de grille sacrificiel 165 est par exemple réalisé en SiC>2. L’isolant de grille sacrificiel 165 présente une épaisseur désignée par le paramètre tox. L’épaisseur tox est par exemple avantageusement comprise entre 2 et 5 nm. L’isolant de grille sacrificiel 165 est surmonté dans sa partie médiane par un matériau de grille sacrificiel 162, le matériau de grille sacrificiel 162 étant surmonté par un bouchon sacrificiel 163. Le matériau de grille sacrificiel 162 est par exemple réalisé en polysilicium. Le bouchon sacrificiel 163 est par exemple réalisé en SiN. Les bords de l’isolant de grille sacrificiel 165 sont surmontés par des espaceurs sacrificiels 160 et 161, positionnés de part et d’autre du matériau de grille sacrificiel 162 et du bouchon sacrificiel 163. Les espaceurs sacrificiels 160 et 161 sont par exemple réalisés en SiN ou en S1O2. Les paramètres gp et gl illustrés ici correspondent respectivement au pas de grille et à la longueur de grille des transistors 171 à 173 à former. Les valeurs de gp et gl sont par exemple respectivement 64 nm et 20 nm pour un nœud technologique à 14nm.
Chacun des transistors 171 à 173 en cours de formation comporte une source et un drain positionnés de part et d’autre de sa grille sacrificielle. Dans le mode de réalisation illustré ici, entre deux grilles sacrificielles adjacentes, un élément en matériau semi-conducteur 131 est ménagé en surélévation par rapport à la couche en matériau semi-conducteur 133. Chaque élément en matériau semi-conducteur surélevé 131 est ici destiné à former une électrode de conduction (source ou drain) commune pour les deux transistors en cours de formation entre lesquels il est ménagé. Chaque élément 131 peut être réalisé de façon connue en soi par une reprise d’épitaxie de silicium. Chaque élément 131 peut par exemple présenter une épaisseur comprise entre 10 et 40 nm. À l’étape illustrée à la figure 2, on a procédé au dépôt d’un diélectrique de remplissage 115, de façon à recouvrir les grilles sacrificielles et les éléments 131. Le diélectrique 115 est par exemple réalisé en S1O2. À l’étape illustrée à la figure 3, on a procédé à une étape de polissage mécano chimique du diélectrique 115, avec arrêt sur le bouchon sacrificiel 163. Le diélectrique de remplissage 115 est ainsi conservé entre les grilles sacrificielles, sur les éléments surélevés 131. À l’étape illustrée à la figure 4, on retire le bouchon sacrificiel 163, le matériau de grille sacrificiel 162, et l’isolant de grille sacrificiel 165, selon des technologies de gravure connues en soi. Une gorge 164 est ainsi ménagée entre chaque paire d’espaceurs sacrificiels 160, 161. Des évidements 166 présentant une épaisseur tox sont également ménagés sous les espaceurs 160 et 161, du fait du retrait de l’isolant de grille sacrificiel 165. À l’étape illustrée à la figure 5, on réalise un dépôt conforme d’une couche 120 d’un diélectrique de type Hk. Le dépôt conforme de la couche 120 peut par exemple être réalisé par un procédé de type ALD. Le dépôt conforme de la couche 120 est avantageusement réalisé sur une épaisseur vérifiant la relation suivante : thk > tox/2
Avec un tel paramètre, on garantit que la couche 120 forme bien un remplissage intégral 122 des évidements 166 sous les espaceurs sacrificiels 160 et 161. On évite ainsi de ménager des poches d’air dans la couche 120 à l’intérieur des évidements 166. La couche 120 comporte une paroi de fond 121 recouvrant la couche 133 dans le fond des gorges 164, et comporte des parois latérales 123 recouvrant les faces latérales internes des espaceurs 160 et 161. Après le dépôt de la couche 120, des gorges 125 restent ménagées entre les espaceurs sacrificiels 160 et 161.
Par la suite, on considérera qu’un diélectrique à haute permittivité diélectrique ou Hk est un diélectrique qui présente une constante diélectrique au moins égale à 4. La constante diélectrique de la couche 120 sera avantageusement au moins égale à 7. La couche de diélectrique 120 pourra par exemple être réalisée en "ΠΟ2, en AI2O3, en ZrC>2, en HfCte, en Ta20s, ou La2C>3, ou nitrures de ces matériaux. La couche 120 est dans un matériau qui peut être gravé de manière sélective par rapport aux espaceurs sacrificiels 160 et 161. À la figure 6, on a réalisé une métallisation, de façon à remplir les gorges 125. La métallisation peut comprendre un dépôt métallique d’un métal de grille 141 connu en soi. De façon alternative, les gorges 125 peuvent également être remplies de polysilicium dopé. On a ensuite réalisé une étape de polissage mécanochimique du métal de grille 141, avec arrêt sur le diélectrique de remplissage 115. À la figure 7, on a réalisé un retrait partiel du métal de grille entre les espaceurs sacrificiels 160 et 161. Le retrait partiel est par exemple effectué sur une profondeur comprise entre 5 et 20 nm. Un tel retrait partiel peut être réalisé selon un procédé connu en soi de l’homme du métier. Du métal de grille est conservé dans les gorges 125 pour former les électrodes de grille 142 sur les parois 121 des couches 120. À la figure 8, on a procédé de façon connue en soi à la formation de bouchons 143 de diélectrique sur les électrodes de grille 142. Les bouchons 143 sont par exemple réalisés en SiN. Les bouchons 143 peuvent également être réalisés dans d’autres matériaux diélectriques, dont la gravure est sélective par rapport au diélectrique de remplissage 115, ou par rapport au matériau des espaceurs sacrificiels 160 et 161. À la figure 9, on a procédé à des étapes de photolithographie et de gravure du diélectrique de remplissage 115. Le diélectrique de remplissage 115 est gravé jusqu’à former des accès 166 découvrant à la fois les faces latérales externes des espaceurs sacrificiels 160 et 161, et la face supérieure des éléments en matériau semi-conducteur surélevés 131. À la figure 10, on a procédé au retrait des espaceurs sacrificiels 160 et 161. On a ainsi découvert les parois latérales 123 et les remplissages 122 de la couche 120. À la figure 11, on a retiré les parois latérales 123 de la couche 120. On a ainsi découvert les parois latérales des électrodes de grille 142 et des bouchons 143. Par ailleurs, la partie supérieure des remplissages 122 est également partiellement retirée. On a ainsi ménagé des accès 167 à la partie supérieure des remplissages 122. Pour une couche 120 en silicate d’Hafnium, une gravure de type HF permet de retirer les parois latérales 123 sans endommager les électrodes de grille 142. Pour une couche 120 en Hf02, une gravure sèche isotrope au BCb peut être réalisée, ou on peut réaliser une implantation avec inclinaison dans la couche 120, avant de réaliser une gravure sèche ou humide.
En définissant RH = tox / thk, si on retire une épaisseur tre (tre £ thk) de la couche 120, le remplissage 122 conserve une épaisseur tfi définie par la relation suivante :
Avec thk > tox/2, RH<2, et donc tfi < thk
Afin de ne pas retirer intégralement le remplissage 122 lors du retrait des parois latérales 123, tox > thk. À la figure 12, on a procédé à la formation des espaceurs 150 et 151 de part et d’autres de chaque empilement d’une électrode de grille 142 et d’un bouchon 143. Les espaceurs 150 et 151 sont en matériau de type Lk, c’est-à-dire que leur constante diélectrique est au plus égale à 3.5, de préférence au plus égale à 3. Avantageusement, si on définit par Rk le rapport entre la constante diélectrique de la couche 120 et la constante diélectrique des espaceurs 150 et 151, Rk est avantageusement au moins égal à 2, et de préférence au moins égal à 5. Ainsi, on peut à la fois optimiser les performances de l’isolant de grille jusque sous les espaceurs, et limiter les capacités parasites entre la grille et des contacts de source ou de drain. Les espaceurs 150 et 151 pourront par exemple être réalisés en organosilicate, incluant des atomes de Si, C, O ou H.
On constate que l’isolant de grille formé par la couche 120 s’étend entre deux éléments en matériau semi-conducteur 131 adjacents, ce qui permet d’obtenir un isolant de grille de type Hk sur une surface maximale de la couche de semi-conducteur 133.
Dans l’exemple illustré, les espaceurs 150 et 151 recouvrent la face supérieure des remplissages 122 et bouchent les accès 167, afin de procurer une protection optimale des remplissages 122 par rapport à un contact de source ou de drain. Avantageusement, selon l’exemple illustré, les espaceurs 150 et 151 comportent des extensions 152 surplombant un élément surélevé 131 respectif. Ainsi, on améliore encore la protection des remplissages 122 par rapport à un contact de source ou de drain. Les extensions 152 pourront par exemple s’étendre latéralement sur une longueur comprise entre 3 et 5 nm, afin de garantir un surplomb d’un élément surélevé 131 malgré des dispersions de procédés de fabrication. À la figure 13, on a procédé à une métallisation afin de remplir les accès 166, jusqu’en contact avec les éléments surélevés 131. La métallisation peut par exemple comprendre une étape de dépôt métallique d’un matériau choisi dans le groupe constitué de : Cu, Co, W, Al, Ti. On a ensuite procédé à une étape de polissage mécanochimique du dépôt métallique, avec arrêt sur les bouchons 143.
On a ainsi formé des contacts 180 sur les éléments surélevés 131. Les contacts 180 sont ainsi connectés électriquement aux sources et drains des transistors 171 à 173. Ces contacts 180 sont auto alignés avec les empilements des grilles des différents transistors 171 à 173, puisqu’ils s’étendent jusqu’à l’aplomb des espaceurs 150 et 151.
On peut au préalable envisager de réaliser des étapes de siliciuration des éléments en matériau semi-conducteur surélevé 131, ou de dépôt d’une fine couche de diélectrique sur ces éléments 131, afin de réduire la résistance de contact avec les contacts 180 de source ou de drain.
Dans l’exemple illustré, les espaceurs Lk 150 et 151 comportent des extensions 152 sur les éléments 131. On peut également prévoir une absence de débordement des espaceurs 150 et 151 sur les éléments 131.
Dans l’exemple illustré, les transistors adjacents partagent une électrode de connexion commune, et un contact commun pour cette électrode. Des transistors adjacents présentant des électrodes de conduction dissociées peuvent bien entendu être utilisés.
Le mode de réalisation détaillé auparavant s’appliquait à un circuit intégré 1 de type SOI, comportant des sources et drains relevés par un dépôt sur une couche de semi-conducteur 133 pour former le canal des transistors. L’invention s’applique bien entendu à un circuit intégré 1 comportant un substrat massif 100, tel qu’illustré à la figure 14.
La figure 15 est une vue en coupe du circuit intégré 1 comportant un substrat massif 100, au cours d’un exemple d’un procédé de fabrication selon un autre mode de réalisation de l’invention. Le circuit intégré fourni à ce stade comporte des transistors à effet de champ 171 à 173 en cours de formation. Le substrat massif 100 présente une structure connue en soi de l’homme du métier. Le substrat 100 est par exemple réalisé à base de silicium non intentionnellement dopé. Dans sa partie supérieure, le substrat massif 100 comporte des zones 132 présentant une concentration accrue en dopant, de façon connue en soi de l’homme du métier. Les zones 132 sont chacune destinées à former une source et/ou un drain pour les transistors.
Pour chacun des transistors à effet de champ 171 à 173 en cours de formation, le circuit intégré 1 comporte des grilles factices ou sacrificielles. Chaque grille sacrificielle peut présenter la même structure et/ou composition que dans le mode de réalisation précédent. Chaque grille sacrificielle comprend ici un isolant de grille sacrificiel 165. L’isolant de grille sacrificiel 165 présente une épaisseur tox. L’isolant de grille sacrificiel 165 est surmonté dans sa partie médiane par un matériau de grille sacrificiel 162, le matériau de grille sacrificiel 162 étant surmonté par un bouchon sacrificiel 163. Les bords de l’isolant de grille sacrificiel 165 sont surmontés par des espaceurs sacrificiels 160 et 161, positionnés de part et d’autre du matériau de grille sacrificiel 162 et du bouchon sacrificiel 163. Les bords de l’isolant de grille sacrificiel 165 surplombent des bords des zones 132 adjacentes. Chaque grille sacrificielle comporte ainsi de part et d’autre une source et un drain formés dans des zones 132. La partie médiane de l’isolant de grille sacrificiel 165 surplombent une zone de canal du substrat 100. À l’étape illustrée à la figure 16, on a procédé au dépôt d’un diélectrique de remplissage 115, de façon à recouvrir les grilles sacrificielles et les zones 132 (au moins leur partie médiane). Le diélectrique 115 est par exemple réalisé en S1O2. On a ensuite procédé à une étape de polissage mécanochimique du diélectrique 115, avec arrêt sur le bouchon sacrificiel 163. Le diélectrique de remplissages 115 est ainsi conservé entre les grilles sacrificielles, sur les zones 132. À l’étape illustrée à la figure 17, on a retiré le bouchon sacrificiel 163, le matériau de grille sacrificiel 162, et l’isolant de grille sacrificiel 165 pour chaque grille sacrificielle, selon des technologies de gravure connues en soi. Après avoir ainsi ménagé une gorge entre chaque paire d’espaceurs sacrificiels 160,161, et ménagé des évidements d’épaisseur tox sous les espaceurs 160 et 161, on a procédé à un dépôt conforme d’une couche 120 d’un diélectrique de type Hk. Le dépôt conforme de la couche 120 peut par exemple être réalisé par un procédé de type ALD. Le dépôt de la couche 120 est typiquement réalisé avec les mêmes paramètres que ceux décrits dans le mode de réalisation précédent. La couche 120 peut présenter la même composition que dans le mode de réalisation précédent.
La couche 120 forme ainsi un remplissage intégral 122 des évidements sous les espaceurs sacrificiels 160 et 161. La couche 120 comporte une paroi de fond 121 recouvrant la face supérieure du substrat 100 au fond des gorges entre les espaceurs sacrificiels 160 et 161. La couche 120 comporte également des parois latérales 123 recouvrant les faces latérales internes des espaceurs 160 et 161. Après le dépôt de la couche 120, des gorges 125 restent ménagées entre les espaceurs sacrificiels 160 et 161. À la figure 18, on a réalisé une métallisation de façon à remplir les gorges 125, par exemple par dépôt métallique d’un métal de grille. On a ensuite réalisé une étape de polissage mécano chimique de ce métal de grille, avec arrêt sur le diélectrique de remplissage 115. On a ensuite réalisé un retrait partiel du métal de grille entre les espaceurs sacrificiels 160 et 161. Le retrait partiel du métal de grille est par exemple effectué sur une profondeur comprise entre 5 et 20 nm. Le métal de grille conservé dans les gorges 125 forme des électrodes de grille 142 sur les parois 121 des couches 120. On a ensuite procédé de façon connue en soi à la formation de bouchons 143 de diélectrique sur les électrodes de grille 142. Les bouchons 143 peuvent présenter la même composition que dans le mode de réalisation précédent. À la figure 19, on a procédé à des étapes de photolithographie et de gravure du diélectrique de remplissage 115. Le diélectrique de remplissage 115 est gravé jusqu’à former des accès 166 découvrant à la fois les faces latérales externes des espaceurs sacrificiels 160 et 161, et la face supérieure des zones 132, au moins dans leur partie médiane. À la figure 20, on a procédé au retrait des espaceurs sacrificiels 160 et 161. On a ainsi découvert initialement les parois latérales et les remplissages 122 de la couche 120. On a ensuite retiré les parois latérales 123 de la couche 120. On a ainsi découvert les parois latérales des électrodes de grille 142 et des bouchons 143. Par ailleurs, la partie supérieure de remplissages 122 est également partiellement retirée. On a ainsi ménagé des accès 167 à la partie supérieure des remplissages 122. On peut utiliser les procédés et paramètres de gravure de la couche 120 décrits dans le mode de réalisation précédent. À la figure 21, on a procédé à la formation des espaceurs 150 et 151 de part et d’autre de chaque empilement d’une électrode de grille 142 et d’un bouchon 143. Les espaceurs 150 et 151 sont en matériau de type Lk, et peuvent présenter la même composition que dans le mode de réalisation précédent. Les espaceurs 150 et 151 recouvrent ici intégralement la face supérieure des remplissages 122 et bouchent les accès 167, afin de procurer une protection optimale des remplissages 122 par rapport un contact de source ou de drain.
Pour obtenir le circuit intégré illustré à la figure 14, on a procédé à une métallisation afin de remplir les accès 166, jusqu’en contact avec les zones 132. On a ensuite procédé à une étape de polissage mécanochimique du dépôt métallique, avec arrêt sur les bouchons 143.
On a ainsi formé des contacts 180 sur les zones 132. Les contacts 180 sont ainsi connectés électriquement aux sources et drains des transistors 171 à 173. Ces contacts 180 sont auto alignés avec les empilements de grille des différents transistors 171 à 173, puisqu’ils s’étendent jusqu’à l’aplomb des espaceurs 150 et 151. Ces contacts 180 peuvent être réalisés dans le même matériau que dans le mode de réalisation précédent.
On peut au préalable envisager de réaliser des étapes de siliciuration des zones 132, ou de dépôt d’une fine couche de diélectrique sur ces zones 132, afin de réduire la résistance de contact avec les contacts 180 de source ou de drain. L’invention peut également s’appliquer à un circuit intégré 1 comportant des transistors de type FIN-FET.
Bien que l’invention s’avère particulièrement appropriée pour réduire les capacités parasite pour des transistors comportant des contacts de source ou de drain auto alignés, l’invention permet également de réduire les capacités parasites lorsque ces contacts sont décalés latéralement par rapport aux espaceurs des transistors.

Claims (14)

  1. REVENDICATIONS
    1. Procédé de fabrication d’un transistor à effet de champ (171) à partir d’un substrat (100) comportant une couche de matériau semi-conducteur (133) surmontée d’une grille sacrificielle, la grille sacrificielle comportant un isolant de grille sacrificiel (165) comportant : -une partie médiane surmontée d’un matériau de grille sacrificiel (162), et -des bords surmontés d’espaceurs sacrificiels (160, 161), lesdits bords présentant une épaisseur tox; le procédé comprenant les étapes de : -retirer le matériau de grille sacrificiel (162) et l’isolant de grille sacrificiel (165) pour ménager une gorge (164) entre et sous les espaceurs sacrificiels (160,161); -former un dépôt conforme d’une épaisseur thk de matériau diélectrique à l’intérieur de la gorge (164) sur les faces internes des espaceurs sacrificiels, et sur la couche de matériau semi-conducteur (133) et sous les espaceurs sacrificiels (160,161) pour former une couche d’isolant de grille (120), ledit matériau diélectrique présentant une constante diélectrique au moins égale à 4, et tox > thk > tox/2 ; -former une électrode de grille (142) sur la couche d’isolant de grille (120) dans la gorge ; -retirer les espaceurs sacrificiels (160, 161) et le dépôt de matériau diélectrique formé (123) sur les faces internes des espaceurs sacrificiels (160,161), de façon à découvrir des bords (122) de la couche d’isolant de grille (120) ; -former des espaceurs (150, 151) sur les bords (122) de la couche d’isolant de grille de part et d’autre de l’électrode de grille (142), ces espaceurs présentant une constante diélectrique au plus égale à 3,5.
  2. 2. Procédé de fabrication d’un transistor à effet de champ (171) selon la revendication 1, dans lequel Rk = Ehk/EIk > 2, avec Ehk la constante diélectrique du matériau diélectrique déposé pour former la couche d’isolant de grille (120) et Elk la constante diélectrique des espaceurs (150,151 ) formés sur les bords (122) de la couche d’isolant de grille (120).
  3. 3. Procédé de fabrication d’un transistor à effet de champ (171) selon la revendication 1 ou 2, dans lequel tox est comprise entre 2 et 5 nm.
  4. 4. Procédé de fabrication d’un transistor à effet de champ (171) selon l’une quelconque des revendications précédentes, dans lequel ledit matériau diélectrique déposé est sélectionné dans le groupe constitué du T1O2, du AI2O3, du ZrC>2, du Hf02, du HfSiO, du Ta20s, du l_a2C>3, et des nitrures de ces matériaux.
  5. 5. Procédé de fabrication d’un transistor à effet de champ (171) selon l'une quelconque des revendications précédentes, comprenant en outre une étape de formation de contacts (180) de source et de drain de part et d’autre de l’électrode de grille (142), lesdits contacts s’étendant à l’aplomb desdits espaceurs (150, 151) formés sur les bords (122) de la couche d’isolant de grille.
  6. 6. Procédé de fabrication d’un transistor à effet de champ (171) selon l'une quelconque des revendications précédentes, dans lequel lesdits espaceurs formés (150,151) recouvrent les bords (122) de la couche d’isolant de grille.
  7. 7. Procédé de fabrication d’un transistor à effet de champ (171) selon l’une quelconque des revendications précédentes, dans lequel ledit substrat (100) fourni comprend : -une couche d’isolant enterrée (102) sous la couche de matériau semi-conducteur (133) ; et -des éléments surélevés (131) en matériau semi-conducteur disposés de part et d’autre de la grille sacrificielle.
  8. 8. Procédé de fabrication d’un transistor à effet de champ (171) selon la revendication 7, dans lequel lesdits espaceurs (150,151) formés sur les bords (122) de la couche d’isolant de grille comportent des extensions (152) sur un bord desdits éléments surélevés (131).
  9. 9. Procédé de fabrication d’un transistor à effet de champ (171) selon la revendication 8, dans lequel lesdites extensions (152) s’étendent sur une longueur comprise entre 3 et 5 nm sur le bord desdits éléments surélevés (131).
  10. 10. Procédé de fabrication d’un transistor à effet de champ (171) selon l’une quelconque des revendications 7 à 9, comprenant une étape préalable de dépôt desdits éléments surélevés (131) par épitaxie de part et d’autre de l’isolant de grille sacrificiel (165).
  11. 11. Procédé de fabrication d’un transistor à effet de champ (171) selon l’une quelconque des revendications 1 à 7, dans lequel ledit substrat (100) fourni est du type substrat massif et comporte une source et un drain dopés (132) ménagés de part et d’autre de la grille sacrificielle.
  12. 12. Procédé de fabrication d’un transistor à effet de champ (171) selon l'une quelconque des revendications précédentes, dans lequel le matériau diélectrique déposé à l’intérieur de la gorge (164) est différent du matériau des espaceurs sacrificiels (160, 161).
  13. 13. Procédé de fabrication d’un transistor à effet de champ (171) selon l'une quelconque des revendications précédentes, comprenant en outre la formation d’un bouchon (143) en matériau diélectrique sur ladite électrode de grille formée (142).
  14. 14. Procédé de fabrication d’un transistor à effet de champ (171) selon l'une quelconque des revendications précédentes, dans lequel l’isolant de grille sacrificiel (165) est un oxyde.
FR1652403A 2016-03-21 2016-03-21 Procede de fabrication d'un transistor a effet de champ a capacite parasite reduite Active FR3049110B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR1652403A FR3049110B1 (fr) 2016-03-21 2016-03-21 Procede de fabrication d'un transistor a effet de champ a capacite parasite reduite
US15/464,763 US9911820B2 (en) 2016-03-21 2017-03-21 Method for fabrication of a field-effect with reduced stray capacitance

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1652403 2016-03-21
FR1652403A FR3049110B1 (fr) 2016-03-21 2016-03-21 Procede de fabrication d'un transistor a effet de champ a capacite parasite reduite

Publications (2)

Publication Number Publication Date
FR3049110A1 true FR3049110A1 (fr) 2017-09-22
FR3049110B1 FR3049110B1 (fr) 2018-06-15

Family

ID=55808754

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1652403A Active FR3049110B1 (fr) 2016-03-21 2016-03-21 Procede de fabrication d'un transistor a effet de champ a capacite parasite reduite

Country Status (2)

Country Link
US (1) US9911820B2 (fr)
FR (1) FR3049110B1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4167294A1 (fr) * 2021-10-14 2023-04-19 Commissariat à l'énergie atomique et aux énergies alternatives Dispositif comprenant des espaceurs comportant une zone d air localisée et procédés de fabrication associés

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10157856B2 (en) * 2016-05-31 2018-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Seal ring structure and fabrication method therefor
US11881520B2 (en) * 2017-11-30 2024-01-23 Intel Corporation Fin patterning for advanced integrated circuit structure fabrication

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060008973A1 (en) * 2004-07-07 2006-01-12 Phua Timothy W H Selective oxide trimming to improve metal T-gate transistor
US20100038705A1 (en) * 2008-08-12 2010-02-18 International Business Machines Corporation Field effect device with gate electrode edge enhanced gate dielectric and method for fabrication
US20140110798A1 (en) * 2012-10-22 2014-04-24 Globalfoundries Inc. Methods of forming a semiconductor device with low-k spacers and the resulting device
US20150108590A1 (en) * 2013-10-22 2015-04-23 International Business Machines Corporation Anisotropic dielectric material gate spacer for a field effect transistor
US20150263128A1 (en) * 2014-03-17 2015-09-17 International Business Machines Corporation Method of preventing epitaxy creeping under the spacer

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7585716B2 (en) 2007-06-27 2009-09-08 International Business Machines Corporation High-k/metal gate MOSFET with reduced parasitic capacitance
US8617956B2 (en) * 2010-08-19 2013-12-31 International Business Machines Corporation Method and structure for forming high-K/metal gate extremely thin semiconductor on insulator device
US8435846B2 (en) * 2011-10-03 2013-05-07 International Business Machines Corporation Semiconductor devices with raised extensions

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060008973A1 (en) * 2004-07-07 2006-01-12 Phua Timothy W H Selective oxide trimming to improve metal T-gate transistor
US20100038705A1 (en) * 2008-08-12 2010-02-18 International Business Machines Corporation Field effect device with gate electrode edge enhanced gate dielectric and method for fabrication
US20140110798A1 (en) * 2012-10-22 2014-04-24 Globalfoundries Inc. Methods of forming a semiconductor device with low-k spacers and the resulting device
US20150108590A1 (en) * 2013-10-22 2015-04-23 International Business Machines Corporation Anisotropic dielectric material gate spacer for a field effect transistor
US20150263128A1 (en) * 2014-03-17 2015-09-17 International Business Machines Corporation Method of preventing epitaxy creeping under the spacer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4167294A1 (fr) * 2021-10-14 2023-04-19 Commissariat à l'énergie atomique et aux énergies alternatives Dispositif comprenant des espaceurs comportant une zone d air localisée et procédés de fabrication associés
FR3128310A1 (fr) * 2021-10-14 2023-04-21 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif comprenant des espaceurs comportant une zone d’air localisée et procédés de fabrication associés

Also Published As

Publication number Publication date
US20170271470A1 (en) 2017-09-21
FR3049110B1 (fr) 2018-06-15
US9911820B2 (en) 2018-03-06

Similar Documents

Publication Publication Date Title
EP1145300B1 (fr) Procede de fabrication d&#39;un transistor mis sur un substrat semi-conducteur
US10629743B2 (en) Semiconductor structure including low-K spacer material
EP2999001B1 (fr) Réalisation d&#39;espaceurs au niveau de flancs d&#39;une grille de transistor
FR2806832A1 (fr) Transistor mos a source et drain metalliques, et procede de fabrication d&#39;un tel transistor
EP2323160A1 (fr) Procédé de réalisation de transistors à effet de champs avec une contre-électrode et dispositif semi-conducteur
FR3060850A1 (fr) Procede de fabrication d’un transistor a nanocouches a canal vertical
FR3060839A1 (fr) Procede de realisation d&#39;un dispositif semi-conducteur a nanofil et espaceurs externe et interne alignes
FR2990295A1 (fr) Procede de formation de contacts de grille, de source et de drain sur un transistor mos
FR2823010A1 (fr) Procede de fabrication d&#39;un transistor vertical a grille isolee a quadruple canal de conduction, et circuit integre comportant un tel transistor
EP2763177A1 (fr) Procédé de fabrication d&#39;un transistor MOS à espaceurs d&#39;air
FR2985089A1 (fr) Transistor et procede de fabrication d&#39;un transistor
FR3038774A1 (fr) Procede de realisation d&#39;un transistor haute tension a encombrement reduit, et circuit integre correspondant
FR3073666B1 (fr) Procede de fabrication d&#39;un transistor a effet de champ
FR3049110A1 (fr) Procede de fabrication d&#39;un transistor a effet de champ a capacite parasite reduite
JP2010010587A (ja) 半導体素子及び半導体素子の製造方法
FR3050867A1 (fr) Procede de fabrication d&#39;un transistor a nanocouches a canal vertical
FR3040538A1 (fr) Transistor mos et son procede de fabrication
EP3079178B1 (fr) Procede de fabrication d&#39;un circuit integre cointegrant un transistor fet et un point memoire oxram
TWI476932B (zh) 溝槽式閘極接面型場效電晶體及其製作方法
FR2848726A1 (fr) Transistor mis a grille auto-alignee et son procede de fabrication
FR2976401A1 (fr) Composant electronique comportant un ensemble de transistors mosfet et procede de fabrication
FR3035265A1 (fr) Procede de fabrication de transistors soi pour une densite d&#39;integration accrue
FR3037714A1 (fr) Procede de realisation d&#39;un contact sur une zone active d&#39;un circuit integre, par exemple realise sur un substrat du type soi, en particulier fdsoi, et circuit integre correspondant
WO2006070154A1 (fr) Structure amelioree de transistor sur film mince semi-conducteur
FR3046875A1 (fr) Procede de fabrication d&#39;un transistor

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20170922

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9