FR2848726A1 - Transistor mis a grille auto-alignee et son procede de fabrication - Google Patents

Transistor mis a grille auto-alignee et son procede de fabrication Download PDF

Info

Publication number
FR2848726A1
FR2848726A1 FR0215916A FR0215916A FR2848726A1 FR 2848726 A1 FR2848726 A1 FR 2848726A1 FR 0215916 A FR0215916 A FR 0215916A FR 0215916 A FR0215916 A FR 0215916A FR 2848726 A1 FR2848726 A1 FR 2848726A1
Authority
FR
France
Prior art keywords
drain
source
gate
layer
zones
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0215916A
Other languages
English (en)
Other versions
FR2848726B1 (fr
Inventor
Simon Deleonibus
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR0215916A priority Critical patent/FR2848726B1/fr
Priority to EP03809986A priority patent/EP1573793A2/fr
Priority to US10/539,928 priority patent/US20070001239A1/en
Priority to PCT/FR2003/050173 priority patent/WO2004057658A2/fr
Publication of FR2848726A1 publication Critical patent/FR2848726A1/fr
Application granted granted Critical
Publication of FR2848726B1 publication Critical patent/FR2848726B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28238—Making the insulator with sacrificial oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Un transistor MIS ayant une grille en T est caractérisé par la présence d'un matériau (14) de forme enrobant une forme pleine en T. La structure de grille est logée dans l'enveloppe formée par le matériau de forme (14). L'enrobage de la forme en T de la grille par le matériau de forme (14) est réalisé dès le début de la réalisation de la structure de grille et est choisi de façon telle qu'il résiste à tous les traitements ultérieurs de fabrication du transistor et subsiste, définissant ainsi la forme définitive de la structure de grille. On obtient ainsi une forme de grille parfaitement contrôlée.

Description

TRANSISTOR MIS A GRILLE AUTO-ALIGNEE ET SON PROCEDE DE FABRICATION
DESCRIPTION
DOMAINE TECHNIQUE
La présente invention se rapporte à un transistor MIS à grille autoalignée et à son procédé de fabrication. On entend par transistor MIS un 10 transistor ayant une structure de type Métal-IsolantSemiconducteur telle que, par exemple les transistors MOS (Métal-Oxyde-Semiconducteur).
L'invention concerne plus particulièrement la fabrication sur un substrat de silicium de tels 15 transistors, aptes à fonctionner dans le domaine des hyperfréquences. L'invention trouve des applications en microélectronique pour la fabrication de circuits hyperfréquence et/ou de puissance, par exemple pour la 20 réalisation de circuits utilisables dans le domaine des télécommunications.
ETAT DE LA TECHNIQUE ANTERIEURE
De façon connue, les composants et circuits de 25 type hyperfréquence sont habituellement réalisés sur des substrats en arséniure de gallium (AsGa) ou sur des substrats de silicium (Si).
Pour raisons de cot, les circuits réalisés sur substrat d'arséniure de gallium ne sont 30 généralement pas d'une grande complexité et ne présentent pas une densité d'intégration élevée.
B 14152.3 GB L'architecture de ces circuits n'est de ce fait pas optimisée du point de vue de leur compacité.
La figure 1 annexée donne également un exemple de composant hyperfréquence, en l'occurrence un 5 transistor MOS (Metal Oxide Semiconductor), réalisé sur un substrat de silicium.
Le transistor de la figure 1 comporte une région de source 10, une région de canal 12 et une région de drain 14 définies dans un substrat 16 de 10 silicium. La source 10 et le drain 14 sont, par exemple, formés par implantation d'impuretés dopantes de type n si le canal 12 est de type p, ou de type p si le canal 12 est de type n.
Une couche isolante d'oxyde de silicium 18 est 15 formée à la surface du substrat 16 et recouvre les régions de source 10, de canal 12 et de drain 14.
Une ouverture non traversante 20 est pratiquée par gravure dans la couche d'oxyde 18, sensiblement à l'aplomb de la région de canal 12. Au fond de 20 l'ouverture 20, une mince couche 22 d'oxyde forme une isolation de grille. Une grille 24 est enfin formée dans l'ouverture 20 au dessus de la couche 22 d'isolation de grille.
Le matériau formant la grille 24, en 25 l'occurrence un métal, présente une faible résistivité et autorise ainsi un fonctionnement à haute fréquence du transistor réalisé.
La densité d'intégration des dispositifs réalisés conformément à la figure 1 dépend de la 30 précision avec laquelle l'ouverture 20, et partant, la grille 24, sont alignées par rapport au canal 12 et par B 14152.3 GB rapport aux régions 10, 14 de source et de drain. Cette précision dépend directement de la qualité des outils de fabrication (notamment d'alignement) des dispositifs à semi-conducteur.
De façon connue, dans le cadre de la réalisation de circuits intégrés à transistors MOS sur un substrat de silicium, une solution pour augmenter la compacité et la densité d'intégration des circuits consiste à autoaligner la grille 24 par rapport aux 10 zones 10, 14 de source et de drain.
On considère que la grille 24 est auto-alignée par rapport aux zones 10, 14 de source et de drain lorsque la position relative de la grille 24 et des zones 10, 14 de source et de drain ne résulte pas d'un 15 alignement des moyens mis en oeuvre (masques par exemple) pour réaliser ces parties, mais lorsque la position des zones 10, 14 de source et de drain est directement définie par la position de la grille 24 elle-même. De façon pratique, l'auto-alignement de la 20 grille par rapport aux régions de source et de drain résulte d'un procédé de formation des régions 10, 14 de source et de drain dans lequel ces régions sont formées par implantation d'impuretés dans le substrat en utilisant la grille, réalisée antérieurement, comme 25 masque d'implantation. L'emplacement de la grille fixe ainsi précisément et automatiquement la position de la source 10 du canal 12 et du drain 14.
Les procédés de formation de transistors avec une grille auto-alignée par rapport aux zones de source 30 et de drain, impliquent généralement des traitements thermiques effectués à haute température. A titre B 14152.3 GB d'exemple, dans des procédés de réalisation de transistors MOS sur silicium à grille auto-alignée, un traitement thermique à une température de l'ordre de 7500C ou plus est effectué après l'implantation 5 d'impuretés, afin d'activer les zones de source et de drain.
Par ailleurs, une densification ou un fluage de l'isolant placé entre la grille et le premier niveau de métal d'interconnexions est effectué dans un domaine 10 de température sensiblement identique.
Par ailleurs, comme évoqué ci-dessus, il est nécessaire d'utiliser un matériau de grille de faible résistivité pour obtenir un fonctionnement de transistor à haute fréquence. A titre indicatif, lors 15 de la fabrication de dispositifs de type hyperfréquence, c'est-à-dire qui fonctionnent en général à une fréquence supérieure à 100 MHz, le matériau de grille utilisé pour réaliser les transistors doit présenter préférentiellement une 20 résistivité comprise environ entre 1 et 100 oQ. cm.
Il s'avère que les matériaux présentant une résistivité située dans la gamme indiquée soit ne sont pas capables de supporter les températures des traitements thermiques mis en oeuvre dans les procédés 25 indiqués de fabrication de transistors à grille autoalignée, soit supportent ces températures mais diffusent et viennent contaminer des couches adjacentes, réduisant leurs performances.
Un matériau fréquemment utilisé pour la 30 réalisation de la grille des transistors à grille autoalignée est le silicium polycristallin (Si poly) . Le B 14152.3 GB silicium polycristallin est en effet apte à supporter la température, couramment de l'ordre de 7500, des traitements thermiques mis en òuvre lors de la formation de ces transistors. La résistivité du 5 silicium polycristallin, de l'ordre de 103 pQ.cm, n'est pas compatible avec les applications envisagées des transistors dans le domaine hyperfréquence. On ne sait par ailleurs pas diminuer suffisamment la résistivité du silicium polycristallin pour obtenir un 10 fonctionnement des transistors en hyperfréquence. La plupart des métaux sont capables également de supporter les traitements thermiques, mais ils diffusent dans les couches adjacentes, ce qui transforme les performances de ces couches.
Ainsi par exemple, il est souvent difficile d'utiliser un matériau de grille de faible résistivité comme le cuivre (Cu) ou l'argent (Ag) compatible avec l'intégration CMOS. Dans le cas de Cu la diffusion dans l'oxyde de silicium, y compris en dessous de 4000est 20 très rapide et nécessite l'emploi d'un matériau barrière comme par exemple le nitrure de titane (TiN), pour empêcher la diffusion. TiN est connu pour être une bonne barrière pour Cu mais l'emploi de ce matériau est limité aux tensions d'alimentation supérieures ou 25 égales à 1,5 volts. L'argent s'oxyde très facilement y compris à basse température, ce qui augmente sa résistivité. Ag est donc également difficile à employer. Etant donné le fait que l'on ne peut utiliser les matériaux les moins résistifs, il est connu de 30 diminuer la résistance de grille en utilisant une grille en forme de T ayant une barre verticale dont le B 14152.3 GB dessous se situe au dessus d'une couche isolante surplombant le canal. L'impédance d'ensemble de la grille, en particulier la capacité parasite (capacité Miller) entre la grille et la source et le drain et la 5 source est faible, car la surface de recouvrement entre la grille et la source ou la grille et le drain est limité à la section de la barre verticale du T. La résistance de la grille elle-même est diminuée par la présence de la barre horizontale du T qui est plus 10 large que la barre verticale. Le transistor réalisé avec une telle grille en T peut être auto aligné ou non. Comme expliqué plus haut l'emploi de la grille non auto alignée impacte de façon négative la densité d'intégration de dispositifs utilisant cette technologie. Un exemple connu de réalisation d'un transistor ayant une grille en T et une source et un drain auto alignés sur cette grille est décrit dans le brevet FR 2 757 312 (US 6 346 450) du même inventeur.
Dans cet exemple de réalisation le procédé de fabrication sur un substrat semiconducteur d'un transistors MIS (Métal-Isolant-Semi-conducteur) comporte les étapes suivantes: a) la réalisation sur le substrat d'une 25 grille factice constituée d'un ou plusieurs matériau(x) apte(s) à résister à un traitement thermique. La grille factice est réalisée par exemple, par formation sur le substrat d'un empilement de couches comprenant dans l'ordre, une 30 couche d'oxyde dite couche piédestal, une couche de silicium polycristallin ou amorphe et une couche de B 14152.3 GB nitrure de silicium. On réalise ensuite la mise en forme de l'empilement par gravure pour constituer la forme de la grille factice avec des flancs latéraux.
b) la formation dans le substrat de régions 5 de source et de drain autoalignées sur la grille factice, c) l'enrobage latéral de la grille factice avec au moins un matériau isolant électrique, d) l'élimination de la grille factice et la 10 formation à la place de la grille factice d'une grille définitive constituée d'un ou plusieurs matériau(x) de faible résistivité, la grille définitive étant séparée du substrat par une couche d'isolant de grille.
Un tel procédé dans lequel l'emplacement de la grille est tout d'abord occupé par une grille factice, cette grille factice étant remplacée dans une phase terminale par la grille définitive est dit procédé damascène. La grille factice, réalisée au cours du procédé, a une double fonction: elle permet, dans un premier temps, de définir l'emplacement des régions de source et de drain lors de l'étape b), puis de définir l'emplacement de la grille définitive du transistor en 25 matériau de faible résistivité. En effet, l'enrobage de la grille factice sur ses flancs latéraux forme, après l'élimination de cette grille factice, un "moule" pour la grille définitive.
Dans un exemple de réalisation décrit dans le 30 brevet précité le transistor se présente comme représenté sur la figure 2 des dessins annexés à la B 14152.3 GB présente demande. Cette figure correspond à la figure 5 du brevet précité. La description qui va suivre de cette figure est destinée à faire apercevoir un exemple d'état du stade de fabrication d'un transistor, avant 5 élimination de la grille factice. Elle décrit l'état du transistor à ce stade de la fabrication indépendamment des modes de réalisation pour arriver à cet état.
Sur un substrat de silicium 100 par exemple dopé p sont implantés des régions de source et de drain 10 graduelles repérées sur la figure 2 avec les références 118 et 120. Ces régions 118, 120 sont implantées de part et d'autre d'une zone de canal 112. Une couche de siliciure, formée au dessus des régions de source 118 et de drain 120, est indiquée avec les références 119 15 et 121 respectivement.
Un empilement 110 de couches formant ensemble la grille factice est implanté au dessus du canal 122 et de la couche de siliciure 119, 121. Cet empilement comprend une couche 114 dite d'oxyde thermique, dont la 20 partie inférieure vient immédiatement au dessus des couches 119, 121 et du canal 122. Une partie centrale de l'empilement 110 comporte au dessus de la couche 114 d'oxyde thermique, une couche de silicium polycristallin ou amorphe 104 puis une couche de 25 nitrure de silicium 106. Les flancs de cette partie centrale sont bordées de l'intérieur vers l'extérieur par une remontée de la couche 114 d'oxyde thermique, des espaceurs latéraux 116 par exemple en oxyde de silicium dopé au phosphore ou en PSG (phosphosilicate 30 glass), et enfin une autre couche 124 en oxyde de silicium dopé au phosphore. Cette dernière couche 124 B 14152.3 GB borde les flancs latéraux de l'empilement 110 au niveau des espaceurs 116 et vient également au dessus des couches 119, 121 de siliciure. La partie inférieure des espaceurs 116 repose sur une partie périphérique de la couche 114.
Une couche 126, soit d'oxyde de silicium intrinsèque non intentionnellement dopée, soit de borophosphosilicate (BPSG) se situe au dessus de la.
Couche 124 et enrobe l'empilement de grille 110.
L'épaisseur totale des couches 104 et 106 est, par exemple, de l'ordre de 100 à 500 nm et correspond sensiblement à l'épaisseur de la grille du transistor qui sera finalement obtenue au terme du procédé de fabrication. L'exemple qui a été décrit ci-dessus en liaison avec la figure 2, a été donné afin de faire apercevoir que l'attaque chimique qui va être réalisée à partir de ce stade de la fabrication, pour former une ouverture dont la forme va déterminer la forme 20 définitive de la grille en T, doit remplir des conditions qui sont difficiles à remplir et qui conduisent à des dispersions des dimensions et des formes des ouvertures qui sont préjudiciables d'une part à une intégration dans des dispositifs CMOS à 25 technologie 60 nm ou moins car on contrôle mal la taille d'une partie évasée de l'ouverture destinée à former la barre horizontale du T de la future grille.
D'autre part on contrôle mal également les dimensions de la partie inférieure de la barre verticale du T, ce 30 qui conduit à un risque d'augmentation du recouvrement des source et drain par la grille, et en conséquence à B 14152.3 GB un risque d'augmentation de la capacité de Miller, ce qui est préjudiciable à un fonctionnement en haute fréquence. A partir de l'état représenté figure 2 5 l'élimination de la grille factice comprend une étape finale de gravure chimique par exemple à l'acide fluorhydrique. Pour obtenir une forme de l'ouverture qui soit évasée, correspondant sensiblement à la forme en T que l'on souhaite obtenir pour la grille, il 10 convient d'effectuer un choix particulier des matériaux des couches 114, 116, 124 et 126. L'attaque à l'acide, plus ou moins rapide selon les matériaux, permet d'évaser une ouverture 130 représentée figure 3, selon un profil particulier choisi. Dans le cas de l'exemple 15 décrit, il s'agit, vu en coupe, d'un profil en T. En effet, à titre d'exemple la vitesse d'attaque de la couche des espaceurs latéraux 116 en PSG est 5 fois supérieure à la vitesse d'attaque de l'oxyde thermique 114 et 3 fois supérieure à la vitesse 20 d'attaque de l'oxyde intrinsèque de la couche 126. Si la couche 126 est en borophosphosilicate (BPSG) on note que la vitesse d'attaque du PSG est 6 fois supérieure à celle du BPSG.
En règle générale la forme de l'évasement 25 obtenu pour la barre horizontale du T est tributaire de l'attaque des espaceurs latéraux dont la taille dépend avant tout de l'optimisation des source et drain et qui doivent être obligatoirement fabriqués avec un matériau ayant une vitesse d'attaque plus grande que le matériau 30 utilisé pour la planarisation.
B 14152.3 GB EXPOS DE L'INVENTION L'invention a pour but de proposer un transistor MOS qui présente des performances améliorées par rapport aux transistors de l'art antérieur.
Un autre but est de proposer un tel transistor particulièrement compact compatibles avec la réalisation de circuits CMOS (MOS complémentaires) avec une grande densité d'intégration.
L'invention vise un transistor MIS, ayant une 10 résistance de grille et une capacité de Miller de valeur contrôlée et reproductible présentant une fréquence de coupure très élevée permettant de fonctionner dans la gamme des hyperfréquences par exemple supérieures à 200 gigahertz.
Dans une forme de réalisation l'invention vise en outre un transistor ayant des courants de fuite inférieurs à ceux de l'art antérieur.
L'invention a également pour but de proposer des procédés de réalisation d'un tel transistor.
Un but de la présente invention est, par conséquent, de proposer un procédé de fabrication d'un transistor MIS à grille, source et drain autoalignés et susceptible de fonctionner dans la gamme des hyperfréquences. A toutes ces fins l'invention est relative à un transistor MIS autoaligné ayant une zone de source et une zone de drain de part et d'autre d'une zone de canal, ainsi qu'une structure de grille en forme de T composée d'une barre verticale située au dessus de la 30 zone de canal, surmontée d'une barre horizontale dépassant de part et d'autre de la barre verticale, B 14152.3 GB cette barre horizontale ayant une partie inférieure, une partie latérale et une partie supérieure, la structure de grille étant constituée par un empilement de une ou plusieurs couches conductrices, une zone de 5 pied de la structure de grille étant définie comme étant autour du pied de la barre verticale du T, caractérisé en ce que la structure de grille est enrobée dans un matériau de forme, ce matériau recouvrant la zone de pied de la structure, la barre 10 verticale du T, et les parties inférieure et latérale de la barre horizontale du T. Les expressions horizontales et verticales ou supérieur, inférieur employées dans la présente demande ne font pas référence à la direction horizontale et à 15 la direction verticale terrestre. Par convention, la direction horizontale est celle du plan d'une plaquette supportant les transistors, et la direction verticale est la direction perpendiculaire à cette plaquette.
Dans un mode de réalisation, des premières 20 zones d'extension entre les zones de canal et de source et drain respectivement ont un dopage de même nature que les zones de sources et drain mais plus faible.
Dans un autre mode de réalisation des secondes zones d'extension entre les zones de canal et de source 25 et drain respectivement ou entre les zones de canal et les premières zones d'extension ont un dopage de nature opposé à celui des zones de sources et drain.
L'invention est également relative à un procédé de fabrication sur un substrat semiconducteur 30 d'au moins transistor MIS auto-aligné ayant une zone de source et une zone de drain de part et d'autre d'une B 14152. 3 GB zone de canal, ainsi qu'une structure de grille en forme de T composée d'une barre verticale située au dessus de la zone de canal, surmontée d'une barre horizontale dépassant de part et d'autre de la barre 5 verticale, cette barre horizontale ayant une partie inférieure, une partie latérale et une partie supérieure, la structure de grille étant constituée par un empilement de une ou plusieurs couches conductrices, une zone de pied de la structure de grille étant 10 définie comme étant autour du pied de la barre verticale du T, caractérisé en ce qu'il comporte une étape de réalisation d'une forme pleine ayant la forme en T de la grille que l'on veut réaliser, et l'enrobage de cette forme dans un matériau de forme, ce matériau 15 recouvrant la zone de pied de la structure de grille, la barre verticale du T, et les parties inférieure et latérale de la barre horizontale du T de la grille définitive. Lorsqu'il est dit que le matériau d'enrobage 20 recouvre la zone de pied de la structure de grille, la barre verticale du T, et les parties inférieure et latérale de la barre horizontale du T de la grille définitive, on veut dire que ce matériau sera conservé tout au long des étapes ultérieures de fabrication, et 25 subsistera dans le transistor. Il s'agit donc d'un matériau apte à résister à tous les traitements chimiques postérieurs à sa pose.
Dans un mode de réalisation le matériau de forme recouvre une partie au moins des zones de source 30 et de drain.
B 14152.3 GB De préférence le matériau d'enrobage sera constitué par du nitrure de silicium Si3N4, de l'oxyde d'hafnium HfO2, de l'oxyde de zirconium ZrO2 ou encore par de l'oxyde d'aluminium A1203.
Dans le cas o le matériau initial formant la forme pleine initiale enrobée par le matériau de forme n'est pas le matériau formant la grille, il pourra s'agir pour la barre verticale du T d'un métal ou de silicium polycristallin et pour la barre horizontale 10 d'un bicouche formé par une première sous couche de silicium polycristallin, ou d'un métal ou d'un siliciure, et d'une seconde sous couche de silice ou de nitrure de silicium. Le matériau formant la grille définitive pourra quant à lui être par exemple un métal 15 ou du silicium polycristallin.
Dans le cas o le matériau initial formant la forme pleine initiale enrobée par le matériau de forme est le matériau initial formant la grille, il pourra s'agir pour la barre verticale du T de métal oxydable 20 ou de silicium polycristallin et pour la barre horizontale d'un métal ou d'un siliciure pour la première sous couche et de silice ou de nitrure de silicium pour la seconde sous couche.
De préférence lorsque le matériau d'enrobage 25 est constitué par du nitrure de silicium Si3N4, le matériau constituant la forme pleine initiale pourra être du silicium polycristallin et le matériau final du métal ou du silicium polycristallin. Lorsque le matériau initial est le même que le matériau final de 30 grille il pourra s'agir de métal oxydable ou de silicium polycristallin.
B 14152.3 GB De préférence lorsque le matériau d'enrobage est constitué par de l'oxyde d'hafnium HfO2, le matériau constituant la forme pleine initiale pourra être un métal ou du silicium polycristallin et le 5 matériau final du métal ou du silicium polycristallin.
Lorsque le matériau initial est le même que le matériau final de grille il pourra s'agir de métal oxydable ou de silicium polycristallin.
De préférence lorsque le matériau d'enrobage 10 est constitué par de l'oxyde de zirconium ZrO2, le matériau constituant la forme pleine initiale pourra être un métal ou du silicium polycristallin et le matériau final un métal ou du silicium polycristallin.
Lorsque le matériau initial est le même que le matériau 15 final de grille il pourra s'agir de métal ou de silicium polycristallin
BREVE DESCRIPTION DES DESSINS
D'autres caractéristiques et avantages de l'invention ressortiront mieux de la description qui va 20 suivre faite en référence aux dessins annexés dans lesquels: - la figure 1, déjà décrite, est une coupe transversale schématique d'un transistor MOS de type connu formé sur un substrat semi-conducteur massif; - la figure 2, déjà décrite, est une coupe transversale schématique représentant une étape de réalisation d'un transistor ayant une grille en T; - la figure 3, déjà décrite, est une coupe transversale schématique d'une étape de réalisation 30 d'un transistor représentant en particulier la forme B 14152.3 GB d'une ouverture en T dans laquelle va s'insérer une grille. Les figures 1 à 3 sont relatives à l'art antérieur. Les figures 4 à 13 représentent des coupes transversales de transistors en cours de fabrication et représentent la forme de ce qui sera appelé à devenir en fin de processus de fabrication un transistor selon l'invention. Ces figures sont plus spécialement orientées vers la formation de la grille du transistor car c'est cette grille qui est plus spécifiquement concernée par l'invention. Dans la description qui va suivre, des couches 15 de matériau sont découpées ou implantées pour obtenir des formes et des modifications des propriétés des matériaux de ces couches. A chaque fois qu'il n'y a pas de confusion possible, la couche initiale et ce qu'elle est devenue après traitement portent le même numéro de 20 référence.
EXPOSE DETAILLE DE MODES DE REALISATION PARTICULIERS
La figure 4 représente la forme d'une grille réalisée selon l'invention. Le mode d'obtention de cette forme sera maintenant décrit. cette forme est 25 réalisée sur un substrat 2, par exemple, en silicium dopé p. Sur ce substrat est réalisé un empilement de couches comme suit. Tout d'abord, une couche 4 dans un matériau à forte permittivité, les restes de cette couche formeront plus tard un isolant de grille ou de 30 piédestal. Cet isolant est sacrificiel ou non. Il pourra, par exemple, s'agir d'une couche de silice B 14152.3 GB (SiO2) ou d'une couche de SiOXNy ou d'oxyde d'hafnium Hf0O2, ou d'oxyde de zirconium ZrO2 ou encore d'oxyde d'aluminium A1203. Vient ensuite une couche 6 de matériau de grille sacrificielle ou non, selon que la 5 grille est réalisée selon un procédé damascène ou non.
Ce matériau de grille pourra être, par exemple, un métal ou du silicium polycristallin. Enfin, on trouve une couche 8 qui sera appelée à former un masque dur, elle même formée de deux sous couches 10, 12, une 10 première 10 et une seconde 12. La première sous couche pourra être, par exemple, un silicium poly intrinsèque ou un métal ou un siliciure. La sous couche 12 de surface pourra être, par exemple, une couche de silice. La gravure du masque dur 8 formé par une sous 15 couche de silicium polycristallin intrinsèque 10 et une sous couche de silice 12 est effectuée, pour donner la forme de la barre horizontale du T qui sera une partie de la forme de la grille définitive. La barre verticale 6 de la structure de grille en T est effectuée par 20 gravure isotrope de la couche 6 en métal ou en silicium polycristallin, sous le masque dur 8, sélectivement par rapport à l'isolant de grille 4 ou piédestal. Le rôle de la couche de silice 12 sera par la suite d'éviter la croissance d'une couche épitaxiale et la siliciuration 25 de la structure de grille. A la fin de cette première étape on obtient la forme en T de la future grille.
Cette forme repose sur un piédestal 4, sur lequel repose sensiblement en son centre la forme de la barre verticale 6 du T constituée par exemple d'une couche de 30 silicium polycristallin fortement dopée (As, bore, phosphore) ou d'une couche d'alliage de Si: Ge: C. La B 14152.3 GB forme de la barre horizontale 8 du T vient au-dessus de la barre verticale 6 sous forme du masque dur 8. La barre verticale 6 du T comporte une surface inférieure 61 au contact de la couche d'isolant 4, une surface 5 latérale 62 et une surface supérieure 63 au contact de la sous couche inférieure 10 du masque dur 8. La barre horizontale 8 du T comporte une surface inférieure 81, une surface latérale 82 et une surface supérieure 83.
A partir de l'état représenté figure 4 on 10 arrive aux états représentés figure 5 de la façon suivante. La structure en T représentée figure 4 est enrobée avec un matériau de forme 14 dont la fonction sera de conserver la forme de la structure en T jusqu'à 15 la fin du procédé de fabrication. Il permettra, par conséquent, de conserver aussi la taille des motifs. Le choix du matériau de forme 14 suppose que les différents traitements physico-chimiques qu'il subira au cours du procédé de fabrication le consommeront peu, 20 voire le laisseront intact. En effet, les procédés d'élimination du masque dur 8, de la grille sacrificielle formée des matériaux contenus dans la barre verticale 6 et la barre horizontale 8 du T, de l'oxyde sacrificiel 4, et les divers nettoyages 25 précédant le dépôt de l'empilement de grilles définitif doivent laisser intact ou consommer le moins possible ce matériau de forme. Le matériau de forme 14 pourra être déposé par une technique LPCVD (Low pressure Chimical Vapor Deposition). Des matériaux tels que 30 Si3N4, HfO2, ZrO2 ou A1203 par exemple sont susceptibles de répondre aux exigences susmentionnées pour le B 14152.3 GB matériau de forme 14. Le matériau de forme 14 représenté figure 5 enrobe complètement la structure en T représentée figure 4, et vient recouvrir la couche 4 d'isolant de grille. On note en particulier que le 5 matériau 14 recouvre complètement la surface latérale 62 de labarre verticale 6, les surfaces inférieure 81 et supérieure 83 de la barre horizontale 8 ainsi que la surface latérale 82 de cette barre horizontale. Dans l'exemple représenté sur la figure 5, la couverture du 10 pied de grille par le matériau 14 s'étend de façon à couvrir une partie de zones 16 et 18 qui deviendront après implantation comme expliqué ci après la source et le drain respectivement. Evidemment, les surfaces inférieure et supérieure 61 et 63 de la barre verticale 15 du T, qui sont en contact respectivement avec l'oxyde de grille 4 et la surface inférieure 81 du T, ne sont pas enrobées. Après dépôt du matériau de forme 14, on réalise par masquage des zones complémentaires n et p. Selon une première variante, on procède, de façon en 20 elle-même connue, à l'implantation ionique des zones 16 et 18 de la couche 2, qui deviendront ainsi comme indiqué ci-dessus la source et le drain. De façon à ce que le bord de grille ne soit pas masqué par l'ombre portée du masque dur 8, on inclinera le faisceau 25 d'implantation ionique, comme indiqué par des flèches sur la figure 5, de façon à ce que les ions implantés puissent arriver en bord de grille. On obtiendra ainsi une implantation source et drain graduelle, avec une seule implantation ionique. On s'affranchit ainsi de la 30 nécessité d'une réalisation de deux implantations ioniques successives. Comme décrit en relation avec la B 14152.3 GB figure 2 on réalise habituellement au voisinage de la grille une première implantation ionique faible, par exemple, quelques 1013/cm3 à quelques 1014/cm3. Une deuxième implantation plus forte, par exemple, de 5 quelques 1014 à quelques 1015/cm3 est réalisée après la pose d'espaceurs représentés en 116 sur la figure 2.
Dans le mode de réalisation, ici décrit, le masque dur 8 joue entre autres le rôle d'espaceur. On procédera à la rotation des plaquettes pendant l'implantation 10 ionique afin de conserver la symétrie des structures.
Selon une seconde variante l'implantation est réalisée de façon dissymétrique comme représenté figure 5, conduisant à des zones source et drain 16, 18 dissymétriques. On exploite un effet d'ombrage de l'implantation ionique d au masque dur 8 et une inclinaison du faisceau d'ions telle que les dopants ne passent pas sous la grille d'un seul côté par exemple côté drain. On obtient alors un transistor 20 dissymétrique comportant une zone 19 entre la zone de canal 20 et la source ou le drain, non recouverte faiblement implantée représentée en traits pointillés figure 5 entre la zone de canal et le drain, pouvant être avantageusement exploitée pour les applications 25 autres que les applications logiques. Il suffit de ne pas faire subir de rotation au substrat pendant l'implantation et d'orienter la plaquette de telle façon que l'on obtienne la dissymétrie, l'orientation des structures de grille sur le substrat étant connue 30 par masquage.
Les applications intéressantes sont B 14152.3 GB 1) transistors MIS à haute tension. La tension d'avalanche du drain est augmentée par rapport à un transistor implanté de façon traditionnelle conduisant à une implantation symétrique, car le non 5 recouvrement de la grille par le drain ajoute une résistance série côté drain au canal. Une partie de la tension appliquée est reportée sur la zone 19 non recouverte par la grille située entre une zone de drain 18 non ombragée par le masque 8 et le bord de grille.
2) mémoires MIS statiques. Dans ce cas, on pourra utiliser la zone 19 non recouverte comme résistance de charge de transistors de bascule (flipflop. Voir l'article "Semiconductor Memoriesrr de D.A.Hodges p.7, IEEE Press 1972. On peut ajuster le 15 dopage du substrat en surface côté drain dans la zone 19 représentée en pointillés, de façon à ajuster la valeur de la résistance de charge côté drain. Cette résistance peut rapidement atteindre des valeurs de plusieurs kohms à plusieurs Mohms suivants le dopage 20 utilisé. On note que l'ajustage de la résistance série côté drain est obtenu par une orientation du substrat à 1800 de l'implantation précédente, cette dernière orientation favorisant l'ombrage côté source.
A la fin de cette deuxième étape, on obtient 25 la forme représentée figure 5. Sur le substrat 2, il a été réalisé ainsi une zone de canal 20, correspondant à la zone non implantée du substrat 2, avec de part et d'autre des zones implantées 16, 18, de source et de drain respectivement ainsi que la structure en T 30 représentée figure 4 enrobée comme indiqué plus haut par le matériau de forme 14. Lorsque l'implantation est B 14152.3 GB dissymétrique on a de plus une zone 19 faiblement implantée par rapport aux autres zones 16, 18 de source et de drain.
A partir des formes représentées figure 5, on 5 procède ensuite à une gravure anisotrope du matériau de forme 14. L'objectif de cette gravure est de dégager les zones 16 et 18 de source et de drain respectivement. Sur la figure 6, seule la forme obtenue à partir d'une implantation symétrique a été 10 représentée.
La forme obtenue à l'issu de cette gravure est représentée figure 6. Par rapport à la forme représentée figure 5, on voit que la surface supérieure du matériau de forme 14, recouvrant la surface 15 supérieure 83 de la grille factice et une partie de la surface latérale supérieure 82 de la barre horizontale 8 du T ne sont plus recouvertes du matériau d'enrobage 14. De même, la partie supérieure de la couche 4 d'isolant de grille dépassant de part et d'autre d'une 20 projection verticale de la barre horizontale 8 du T de grille sur le plan de la couche 4, n'est plus recouverte du matériau d'enrobage 14.
A partir de l'état représenté figure 6, on arrive à l'état représenté figure 7 de la façon 25 suivante. on procède à la réalisation de source et drain surélevés de la façon suivante. On élimine la partie de la couche 4 d'oxyde de piédestal/grille de façon sélective par rapport aux autres matériaux. On utilisera pour cette élimination de l'acide 30 f luorhydrique dans le cas o la couche 4 est de la silice SiO2, sinon on l'éliminera dans la foulée de la B 14152.3 GB gravure sèche de la couche 14. A l'issu de cette élimination il ne reste plus que la partie de couche 4 qui se trouve sous la barre horizontale du T. Cette partie de couche 4 est recouverte du matériau 5 d'enrobage 14. Compte tenu de la gravure latérale de cette couche 4, il existe tout de même une zone périphérique, sous la couche d'enrobage 14 qui se trouve gravée. Cette zone a été délimitée par des traits 41 sur la figure 7. Les surfaces dégagées par 10 l'élimination d'une partie de la couche 4 et, se trouvant immédiatement au-dessus des zones 16 et 18 de source et de drain ont été repérées 22 et 24 respectivement. On réalise ensuite des zones de source et de drain surélevées par une épitaxie sélective 15 permettant d'épaissir à partir des surfaces 22 et 24 les zones de source et de drain 16 et 18 respectivement. On remarque que la croissance de la couche épitaxiale sélective peut se faire avec un facettage en bord de motif. Ce facettage a été 20 représenté par une inclinaison 26, 28 de la couche de croissance épitaxiale elle-même repérée 30, 32, ces couches 30, 32 se trouvant respectivement au-dessus des zones de source 16 et de drain 18. Etant donné que la partie exposée du masque dur 8 n'est pas du silicium ou 25 un de ses alliages, il n'y a pas de croissance de couche épitaxiale sur la structure de grille. A l'issu de cette étape le transistor futur a la forme représentée figure 7.
Par rapport à la figure 6, les zones de source 30 et de drain ont été agrandies par un surélèvement. Une source 34 et un drain 36, sont maintenant formés par la B 14152.3 GB partie 16 et la partie de croissance épitaxiale 30, et par la partie 18 et la partie de croissance épitaxiale 32 respectivement.
De façon optionnelle on peut à partir de 5 l'état représenté figure 5, réaliser la gravure de la couche d'enrobage 14 pour éliminer la partie de cette couche se trouvant au-delà d'une surface située en dessous de la barre horizontale du T. On élimine également la partie d'oxyde de grille 4 se trouvant 10 sous la couche 14 ainsi diminuée. Cette gravure de l'enrobage 14 fait également disparaître la partie de l'enrobage 14 se trouvant au dessus de la surface supérieure 83 et une partie supérieure de l'enrobage 14 de la surface latérale 82 de la barre horizontale 8 du 15 T. On réalise ensuite la croissance épitaxiale des zones de source et drain 16 et 18 à partir des surfaces 22 et 24 respectivement de ces zones.
L'implantation ionique est alors réalisée après épaississement des zones de source et de drain de 20 la même façon que celle décrite en relation avec la figure 5. L'implantation ionique réalisée après épaississement des sources et drain 16, 18 permet, de diminuer la profondeur de jonction dans les régions source 16 et drain 18 de la partie enterrée dans le 25 substrat. Pour des raisons de clarté de la figure cette diminution de l'épaisseur des zones implantées 16 et 18 n'apparaît pas figure 8, mais il faut comprendre que ces zones sont moins épaisses dans le mode de réalisation commenté en liaison avec la figure 8 que 30 dans celui commenté en liaison avec la figure 7. En effet, une partie du dopant est retenue dans la couche B 14152.3 GB épitaxiale surélevée 30, 32. La résistance de couches des régions source 16 et drain 18 fortement dopées reste la même. Avec cette façon de faire, le courant de fuite des dispositifs ainsi réalisés pourra être 5 diminué. La forme à laquelle on arrive après cette implantation, représentée figure 8, est la même que celle représentée figure 7, à l'exception des zones 16 et 18 de source et de drain dont l'épaisseur est diminuée. On a également représenté en figure 8, une 10 première variante optionnelle o la région des extensions entre la zone de canal et chacune des régions de source 16 et de drain 18, a une profondeur de jonction plus importante que la région fortement dopée. Ces régions de plus grande profondeur sont 15 représentées en pointillés en 42 et 44 figure 8. Pour obtenir ce résultat il suffit d'ajuster l'épaisseur du matériau de mise en forme 14 par rapport à l'épaisseur des couches épitaxiales 30, 32 des source 16 et drain 18 surélevés.
Selon une seconde variante optionnelle représentée également figure 8, on réalise une seconde implantation ionique, dîtes de poche. Alors que l'implantation ionique des régions de plus grande profondeur 42 et 44 correspond à l'implantation des 25 extensions source et drain, la seconde implantation ionique est du même type que le substrat 2, et donc de type opposé à l'implantation source et drain. Cette implantation se fait dans des poches 45, 46 qui se trouvent sous les zones 42, 44 de première implantation 30 ionique.
B 14152.3 GB L'avantage de ces modes de réalisation est de permettre d'ajuster la résistance série de la source du transistor sous la grille tout en limitant la capacité parasite dans les zones de contact des source et drain 5 surélevés 30 et 32. L'implantation de poche 45 et 46 permet en outre de diminuer la fuite des transistors sans influence notable sur les capacités parasites de la source et du drain 16 et 18 car l'épaisseur des couche 30 et 32 permet d'éviter la pénétration des ions 10 implantés pour former les zones 45 et 46 sous les zones 16 et 18 respectivement.
Pour réaliser la première implantation ionique 42 et 44 on utilise par exemple: As, P, Sb par exemple si les source et 15 drain sont de type n; B, In, Ga, BF2 par exemple si les source et drain sont de type p; Pour réaliser les implantations de poche 45 et 46 on utilisera: B, In, Ga, BF2 par exemple si les poches sont de type p(source et drain de type n) ; As, P, Sb par exemple si les poches sont de type n (source et drain de type p) .
A partir de l'état représenté en figure 7 ou 25 en figure 8, la fabrication se poursuit comme il sera indiqué ci-après.
Les états de fabrication représentés respectivement aux figures 9 à 12 correspondent au cas représenté figure 7. Il convient de comprendre que la 30 poursuite de la fabrication à partir du cas représenté figure 8 est exactement la même que celle qui va être B 14152.3 GB décrite maintenant. Après l'épitaxie figure 7, ou l'implantation dans le cas des figures 8, on réalise une siliciuration des source et drain 16, 18 auto-alignés. Le masque dur est protégé superficiellement par la couche de SiO2 et latéralement par la couche de forme 14. A l'issu de cette étape, le transistor 1 se trouve dans l'état représenté figure 9.
Les couches surélevées 30, 32 se trouvent recouvertes respectivement par une couche 50, 52 de siliciure. De 10 façon connue, cette couche de siliciure sera utilisé pour la réalisation des contacts électriques.
A partir de l'état représenté figure 9, on passe à l'état représenté figure 10 de la façon suivante, on dépose une couche isolante, par exemple 15 d'oxyde, 54 cette couche recouvrant toute la partie représentée figure 9 y compris la forme en T de grille.
Une planarisation de la couche 54 par polissage mécano-chimique est alors réalisée. Lors de cette opération on attaque totalement la couche 12 de SiO2 du 20 masque dur 8 et partiellement la sous couche 10 de Si polyintrinsèque ou de métal ou de siliciure. A l'issu de cette étape, on se trouve dans l'état représenté figure 10. La couche d'oxyde isolant 54 enrobe totalement les zones 34, 36 de drain et source ainsi 25 que les parties latérales de la barre verticale 6 du T et affleure au même niveau que ce qui reste de la sous couche 10 de Si poly-intrinsèque. On note que des parties latérales de la couche 14 qui enrobaient la partie latérale de la barre horizontale du T dépassent 30 au-dessus de ce niveau.
B 14152.3 GB A partir de l'état représenté figure 10, on arrive à l'état représenté figure il de la façon suivante, on élimine complètement la structure de grille sacrificielle, c'est-à-dire la couche 10 de Si 5 polyintrinsèque formant la barre horizontale du T ainsi que le silicium polyintrinsèque dopé ou le SiGeC formant la barre verticale du T. Cette élimination est effectuée sélectivement par rapport à SiO2 ainsi que par rapport au matériau de mise en forme 14. A l'issu 10 de cette élimination, on se trouve dans l'état représenté figure 11, qui diffère de l'état représenté figure 10 par le fait que la partie interne du T a été vidée de son contenu, y compris la base du T formée par la couche d'isolant 4.
A partir de l'état représenté figure 11, afin de terminer la structure, on réalise ensuite l'empilement de la structure de grille définitif par dépôt d'un isolant de grille ou par oxydation du substrat 2.
Comme représenté figure 12, une couche d'isolant de grille 65 vient recouvrir totalement la surface interne de la couche d'enrobage 14 ainsi que la partie se trouvant immédiatement au-dessus de la zone de canal 20. La couche d'isolant 65 comporte ainsi une 25 partie 64 prenant la place de la partie de couche 4 qui se trouvait sous la surface 63 de la barre verticale du T. De façon optionnelle représentée également figure 12, la partie 64 de la couche d'isolant de grille 65, pourra être remplacée par une partie 64', représentée 30 en pointillés figure 12, obtenue par oxydation de la couche 2 au pied de la barre verticale du T. La couche B 14152.3 GB d'isolant de grille 65 comprend une partie 66 recouvrant la paroi interne latérale de la couche 14 qui formait la barre verticale du T. Elle comprend enfin des parties 67 et 68 qui recouvrent 5 respectivement la surface interne de la partie inférieure et la partie latérale de la barre horizontale du T. Le matériau isolant de grille 65 peut être déposé, par exemple, par une méthode du type LPCVD donnant lieu à un dépôt conforme. Ce dépôt est suivi du 10 dépôt d'un matériau 69 de grille par LPCVD également.
Un polissage permettra de dégager des zones isolées non représentées et de planariser la structure de grille ainsi réalisée.
Dans le mode de réalisation ici décrit, la 15 structure de grille a été réalisée en damascène.
Cette structure pourra également, comme représentée figure 13, être réalisée avec un matériau dans lequel l'empilement de grille de départ n'est pas sacrificiel. Dans ce cas, le matériau de grille et 20 l'isolant de grille sont ceux que l'on souhaite en final. Le matériau de grille de départ contribuera à la résistance de la grille au cours de la fabrication.
Tout en étant plus simple, ce procédé donne moins de souplesse quant au choix du matériau isolant de grille 25 et du matériau de grille Le passage de l'état représenté par exemple figure 6, à l'état représenté figure 13 sera maintenant succinctement décrit en omettant les étapes d'implantation ioniques et leurs variantes qui sont les 30 mêmes que celle déjà décrites.
B 14152.3 GB Après que la gravure de la couche enrobante 14 a été effectuée c'est à dire dans l'état représenté figure 6, on procède à l'élimination de la couche 12 du masque dur 8. Si cette couche 12 est du SiO2 déposé, on 5 pourra procéder par attaque au FH dilué. Si l'isolant de grille 4 est du SiO2 thermique il s'éliminera aussi lors de cette attaque mais à une vitesse 3 fois plus faible que l'isolant formant la couche 12. Un isolant du type HfO2 s'attaquera difficilement(voire attaque 10 quasi nulle) on l'éliminera du substrat par gravure sèche dans la foulée de la gravure de la couche 14; idem pour ZrO2. Par contre A1203 s'éliminera à une vitesse comparable à celle de la couche 4 en SiO2. On observera dans ce cas, un retrait de la couche 4 sous 15 la couche 14, jusqu'à une limite 41, tel que décrite en relation avec la figure 7, et une mise à nu du matériau 10 qui est soit du Si polycristallin soit du métal soit du siliciure. Par la suite, on réalise l'épitaxie auto alignée et sélective sur les régions des source et 20 drain 16, 18 ainsi que sur la couche 10 formant une couche Il représentée figure 13. La couche Il remplace sur la couche 10, la couche 12 de par exemple SiO2. On procède ensuite à une siliciuration auto-alignée de zones 50, 52, et 53 au dessus des zones 30 et 32 de 25 source et drain et de la couche il respectivement, puis au dépôt et à la planarisation d'un oxyde 54 déposé dans lequel on pourra venir réaliser les contacts sur les zones siliciurées 50, 52 et 53.
B 14152.3 GB

Claims (10)

REVENDICATIONS
1. Transistor MIS (1) auto-aligné ayant une zone de source (16,30,34) et une zone de drain 5 (18,32,36) de part et d'autre d'une zone de canal (20), ainsi qu'une structure de grille en forme de T composée d'une barre verticale (6) située au dessus de la zone de canal (20, surmontée d'une barre horizontale (8) dépassant de part et d'autre de la barre verticale (6), 10 cette barre horizontale (8) ayant une partie inférieure (81), une partie latérale (82) et une partie supérieure (83), la structure de grille étant constitué par un empilement de une ou plusieurs couches conductrices (69), une zone de pied de la structure de grille étant 15 définie comme étant autour du pied de la barre verticale (6) du T, caractérisé en ce que la structure de grille est enrobée dans un matériau de forme (14), ce matériau (14) recouvrant la zone de pied de la structure, la 20 barre verticale (6) du T, et les parties inférieure (81) et latérale (82) de la barre horizontale (8) du T.
2. Transistor MIS (1) auto-aligné selon la revendication 1, caractérisé en ce que la zone de pied recouverte par le matériau de forme (14) s'étend au 25 dessus des zones de source (16,30,34) et de drain (18,32,36).
3. Transistor MIS (1) auto-aligné selon l'une des revendications 1 ou 2, caractérisé en ce que des premières zones d'extension (42, 44) entre les zones de 30 canal (20) et de source et drain (16, 18) B 14152.3 GB respectivement ont un dopage de même nature que les zones de sources et drain (16, 18) mais plus faible.
4. Transistor MIS (1) auto-aligné selon l'une des revendications 1 ou 2, caractérisé en ce que des 5 secondes zones d'extension (45, 46) entre les zones de canal (20) et de source et drain (16, 18) respectivement ont un dopage de nature opposé à celui des zones de sources et drain.
5. Transistor MIS (1) auto-aligné selon la 10 revendication 3, caractérisé en ce que des secondes zones d'extension (45, 46) entre les premières zones d'extension (42, 44) et la zone de canal (20) respectivement ont un dopage de nature opposé à celui des zones de sources et drain (16, 18).
6. Transistor MIS (1) auto-aligné selon l'une des revendications 1 à 5, caractérisé en ce que le matériau de forme est du nitrure de silicium (Si3N4) ou de l'afnie (HfO2) ou de l'oxyde de zirconium (ZrO2) ou de l'alumine (A1203).
7. Transistor MIS (1) auto-aligné selon l'une des revendications 1 à 6, caractérisé en ce que l'empilement de couches constituant la structure de grille logée dans le matériau de forme (14) est du silicium polyintrinsèque ou un métal.
8. Procédé de fabrication sur un substrat (2) de semiconducteur d'au moins un transistor MIS (1) auto-aligné ayant une zone de source (16,30,34) et une zone de drain (18,32,36) de part et d'autre d'une zone de canal (20), ainsi qu'une structure de grille de 30 faible résistivité en forme de T composée d'une barre verticale (6) située au dessus de la zone de canal B 14152.3 GB (20), surmontée d'une barre horizontale (8) dépassant de part et d'autre de la barre verticale (6), cette barre horizontale (8) ayant une partie inférieure (81), une partie latérale (82) et une partie supérieure (83), 5 la structure de grille étant constituée par un empilement de une ou plusieurs couches conductrices (69), une zone de pied de la structure de grille étant définie comme étant autour du pied de la barre verticale (6) du T, caractérisé en ce qu'il comporte une étape de réalisation d'une forme pleine ayant la forme en T de la grille que l'on veut réaliser, et l'enrobage de cette forme dans un matériau (14) de forme, ce matériau (14) de forme enrobant la surface latérale (62) de la 15 barre verticale (6) du T, les surfaces inférieure (81) et latérale (82) de la barre horizontale du T ainsi que la zone de pied de la structure de grille définitive.
9. Procédé selon la revendication 8 caractérisé en ce que le matériau de forme recouvre une 20 partie au moins des zones de source et de drain (16, 18).
10. Procédé selon l'une des revendications 8
ou 9 caractérisé en ce que le matériau de forme est du nitrure de silicium (Si3N4) ou de l'afnie (HfO2) ou de 25 l'oxyde de zirconium (ZrO2) ou de l'alumine (A1203).
B 14152.3 GB
FR0215916A 2002-12-16 2002-12-16 Transistor mis a grille auto-alignee et son procede de fabrication Expired - Fee Related FR2848726B1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
FR0215916A FR2848726B1 (fr) 2002-12-16 2002-12-16 Transistor mis a grille auto-alignee et son procede de fabrication
EP03809986A EP1573793A2 (fr) 2002-12-16 2003-12-15 Transistor mis a grille auto-alignee et son procede de fabrication
US10/539,928 US20070001239A1 (en) 2002-12-16 2003-12-15 Mis transistor with self-aligned gate and method for making same
PCT/FR2003/050173 WO2004057658A2 (fr) 2002-12-16 2003-12-15 Transistor mis a grille auto-alignee et son procede de fabrication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0215916A FR2848726B1 (fr) 2002-12-16 2002-12-16 Transistor mis a grille auto-alignee et son procede de fabrication

Publications (2)

Publication Number Publication Date
FR2848726A1 true FR2848726A1 (fr) 2004-06-18
FR2848726B1 FR2848726B1 (fr) 2005-11-04

Family

ID=32338828

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0215916A Expired - Fee Related FR2848726B1 (fr) 2002-12-16 2002-12-16 Transistor mis a grille auto-alignee et son procede de fabrication

Country Status (4)

Country Link
US (1) US20070001239A1 (fr)
EP (1) EP1573793A2 (fr)
FR (1) FR2848726B1 (fr)
WO (1) WO2004057658A2 (fr)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8698230B2 (en) * 2012-02-22 2014-04-15 Eastman Kodak Company Circuit including vertical transistors with a conductive stack having reentrant profile
JP5944285B2 (ja) 2012-09-18 2016-07-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9000539B2 (en) * 2012-11-08 2015-04-07 Texas Instruments Incorporated Metal-gate MOS transistor and method of forming the transistor with reduced gate-to-source and gate-to-drain overlap capacitance
US10734498B1 (en) * 2017-10-12 2020-08-04 Hrl Laboratories, Llc Method of making a dual-gate HEMT
US11404541B2 (en) 2018-02-14 2022-08-02 Hrl Laboratories, Llc Binary III-nitride 3DEG heterostructure HEMT with graded channel for high linearity and high power applications
WO2019160598A1 (fr) 2018-02-14 2019-08-22 Hrl Laboratories, Llc Structures hemt au gan linéaires très échelonnées
TWI736300B (zh) * 2020-06-01 2021-08-11 國立陽明交通大學 射頻積體電路及其製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994191A (en) * 1998-07-09 1999-11-30 Advanced Micro Devices, Inc. Elevated source/drain salicide CMOS technology
US6180978B1 (en) * 1997-12-30 2001-01-30 Texas Instruments Incorporated Disposable gate/replacement gate MOSFETs for sub-0.1 micron gate length and ultra-shallow junctions
US6246091B1 (en) * 1997-12-05 2001-06-12 Texas Instruments Incorporated Lateral MOSFET having a barrier between the source/drain regions and the channel
US6323525B1 (en) * 1997-09-18 2001-11-27 Kabushiki Kaisha Toshiba MISFET semiconductor device having relative impurity concentration levels between layers
US20020000611A1 (en) * 2000-06-30 2002-01-03 Kabushiki Kaisha Toshiba Semiconductor device having a gate electrode with a sidewall insulating film and manufacturing method thereof
US6346450B1 (en) * 1996-12-16 2002-02-12 Commissariat A L'energie Atomique Process for manufacturing MIS transistor with self-aligned metal grid

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5289030A (en) * 1991-03-06 1994-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide layer
US6077733A (en) * 1999-09-03 2000-06-20 Taiwan Semiconductor Manufacturing Company Method of manufacturing self-aligned T-shaped gate through dual damascene
JP4447128B2 (ja) * 2000-07-12 2010-04-07 富士通マイクロエレクトロニクス株式会社 絶縁ゲート型半導体装置の製造方法
KR100342306B1 (ko) * 2000-09-05 2002-07-02 윤종용 트랜지스터 및 이의 형성 방법
KR100398874B1 (ko) * 2001-11-21 2003-09-19 삼성전자주식회사 티자형의 게이트 전극을 갖는 모스 트랜지스터 및 그 제조방법
US6452229B1 (en) * 2002-02-21 2002-09-17 Advanced Micro Devices, Inc. Ultra-thin fully depleted SOI device with T-shaped gate and method of fabrication

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6346450B1 (en) * 1996-12-16 2002-02-12 Commissariat A L'energie Atomique Process for manufacturing MIS transistor with self-aligned metal grid
US6323525B1 (en) * 1997-09-18 2001-11-27 Kabushiki Kaisha Toshiba MISFET semiconductor device having relative impurity concentration levels between layers
US6246091B1 (en) * 1997-12-05 2001-06-12 Texas Instruments Incorporated Lateral MOSFET having a barrier between the source/drain regions and the channel
US6180978B1 (en) * 1997-12-30 2001-01-30 Texas Instruments Incorporated Disposable gate/replacement gate MOSFETs for sub-0.1 micron gate length and ultra-shallow junctions
US5994191A (en) * 1998-07-09 1999-11-30 Advanced Micro Devices, Inc. Elevated source/drain salicide CMOS technology
US20020000611A1 (en) * 2000-06-30 2002-01-03 Kabushiki Kaisha Toshiba Semiconductor device having a gate electrode with a sidewall insulating film and manufacturing method thereof

Also Published As

Publication number Publication date
WO2004057658A3 (fr) 2004-08-19
FR2848726B1 (fr) 2005-11-04
WO2004057658A2 (fr) 2004-07-08
EP1573793A2 (fr) 2005-09-14
US20070001239A1 (en) 2007-01-04

Similar Documents

Publication Publication Date Title
EP1145300B1 (fr) Procede de fabrication d'un transistor mis sur un substrat semi-conducteur
EP1266409B1 (fr) Transistor mos a source et drain metalliques, et procede de fabrication d'un tel transistor
EP0426250B1 (fr) Procédé pour fabriquer un dispositif à transistors MIS ayant une grille débordant sur les portions des régions de source et de drain faiblement dopées
EP2643848B1 (fr) Procede de fabrication d'un dispositif de transistor a effet de champ implemente sur un reseau de nanofils verticaux
EP0426251A1 (fr) Procédé pour fabriquer un dispositif à transistors MIS ayant une électrode de grille en forme de "T" inversé
EP1292974B1 (fr) Procede de realisation d'un composant electronique a source, drain et grille auto-alignes, en architecture damascene.
FR2823009A1 (fr) Procede de fabrication d'un transistor vertical a grille isolee a faible recouvrement de la grille sur la source et sur le drain, et circuit integre comportant un tel transistor
EP2323160A1 (fr) Procédé de réalisation de transistors à effet de champs avec une contre-électrode et dispositif semi-conducteur
FR2799305A1 (fr) Procede de fabrication d'un dispositif semi-conducteur a grille enveloppante et dispositif obtenu
FR2823010A1 (fr) Procede de fabrication d'un transistor vertical a grille isolee a quadruple canal de conduction, et circuit integre comportant un tel transistor
FR2795554A1 (fr) Procede de gravure laterale par trous pour fabriquer des dis positifs semi-conducteurs
EP1346405B1 (fr) Procede de fabrication d'un ilot de matiere confine entre des electrodes, et applications aux transistors
FR2990295A1 (fr) Procede de formation de contacts de grille, de source et de drain sur un transistor mos
FR2894069A1 (fr) Fabrication de transistors mos
EP0635880B1 (fr) Procédé de fabrication d'un transistor en technologie silicium sur isolant
EP2120258B1 (fr) Procédé de réalisation d'un transistor à source et drain métalliques
FR2848726A1 (fr) Transistor mis a grille auto-alignee et son procede de fabrication
EP0414618B1 (fr) Transistor MOS en couche mince avec la zone de canal reliée à la source et son procédé de fabrication
EP3079178B1 (fr) Procede de fabrication d'un circuit integre cointegrant un transistor fet et un point memoire oxram
EP0190243B1 (fr) Procede de fabrication d'un circuit integre de type mis
FR2853134A1 (fr) Procede de fabrication d'un transistor a grille metallique, et transistor correspondant
FR3000840A1 (fr) Procede de realisation de contacts metalliques au sein d'un circuit integre, et circuit integre correspondant
FR3049110A1 (fr) Procede de fabrication d'un transistor a effet de champ a capacite parasite reduite
FR2864345A1 (fr) Realisation de la peripherie d'une diode schottky a tranchees mos
WO2006070154A1 (fr) Structure amelioree de transistor sur film mince semi-conducteur

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20130830