FR2823009A1 - Procede de fabrication d'un transistor vertical a grille isolee a faible recouvrement de la grille sur la source et sur le drain, et circuit integre comportant un tel transistor - Google Patents

Procede de fabrication d'un transistor vertical a grille isolee a faible recouvrement de la grille sur la source et sur le drain, et circuit integre comportant un tel transistor Download PDF

Info

Publication number
FR2823009A1
FR2823009A1 FR0104436A FR0104436A FR2823009A1 FR 2823009 A1 FR2823009 A1 FR 2823009A1 FR 0104436 A FR0104436 A FR 0104436A FR 0104436 A FR0104436 A FR 0104436A FR 2823009 A1 FR2823009 A1 FR 2823009A1
Authority
FR
France
Prior art keywords
gate
semiconductor
dielectric
insulated
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0104436A
Other languages
English (en)
Other versions
FR2823009B1 (fr
Inventor
Thomas Skotnicki
Emmanuel Josse
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Priority to FR0104436A priority Critical patent/FR2823009B1/fr
Priority to US10/114,329 priority patent/US6861684B2/en
Publication of FR2823009A1 publication Critical patent/FR2823009A1/fr
Application granted granted Critical
Publication of FR2823009B1 publication Critical patent/FR2823009B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/2807—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being Si or Ge or C and their alloys except Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/2815—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects part or whole of the electrode is a sidewall spacer or made by a similar technique, e.g. transformation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Le transistor vertical comporte sur un substrat semiconducteur, un pilier vertical 5 incorporant à son sommet l'une des régions de source et de drain, l'autre des régions de source et de drain étant située dans la substrat à la périphérie du pilier, une couche de diélectrique de grille 7 située sur les flancs du pilier et sur la surface supérieure du substrat, et une grille semiconductrice s'appuyant sur la couche de diélectrique de grille. La grille comporte un bloc semiconducteur possédant une première région 800 s'appuyant sur la couche de diélectrique de grille 7, et une deuxième région 90 située en regard de parties au moins des régions de source et de drain, et séparée de ces parties des régions de source et de drain par des cavités diélectriques 14S, 14D.

Description

<Desc/Clms Page number 1>
Procédé de fabrication d'un transistor vertical à grille isolée à faible recouvrement de la grille sur la source et sur le drain, et circuit intégré comportant un tel transistor.
L'invention concerne les circuits intégrés et plus particulièrement les transistors verticaux à grilles isolées.
L'invention s'applique notamment mais non exclusivement aux circuits de logique rapide ainsi qu'aux circuits radiofréquence. Plus généralement, l'invention trouve une application dans les technologies inférieures à 0,07 micron.
Le transistor vertical est un dispositif permettant de contourner les limites du transistor MOS dit"plan" ("planar"), de longueur inférieure à 0,1 micron. Son corps de conduction est constitué d'un pilier de silicium isolé et enrobé par une grille. Il présente ainsi au moins deux interfaces de conduction. De ce fait, le courant Ion ainsi que la transconductance par unité de largeur sont au moins multipliés par deux. Pour des piliers de silicium suffisamment fins, de l'ordre de 50 nm, on assite à un phénomène de couplage entre les grilles permettant de réduire les effets des canaux courts. Ceci permet de diminuer le dopage du pilier, ce qui est particulièrement favorable du point de vue du courant Ion. D'autre part, la conduction sur plusieurs interfaces, alliée au couplage des grilles, permet de s'affranchir du besoin de réaliser des oxydes de grille ultrafins, ou bien des diélectriques à forte permittivité.
Par ailleurs, le transistor vertical est un support technologique particulièrement bien adapté à la réalisation d'une architecture à grille enrobante avec des dimensions ultracourtes. En effet, la longueur du canal n'est pas fixée dans le cas du transistor vertical par la résolution de la photolithographie. On peut ainsi réaliser des canaux avec des dimensions très petites en utilisant un équipement de photolithographie standard. Par ailleurs, enrober un pilier de silicium saillant par une grille est largement plus simple qu'enrober un film de silicium mince enterré dans un substrat.
On connaît de nombreux procédés de fabrication d'un transistor vertical à grille isolée. Parmi ces procédés, la technique de formation du pilier de silicium diffère. Dans certains cas, le pilier de silicium est
<Desc/Clms Page number 2>
épitaxié dans une fenêtre ouverte dans un empilement de diélectrique. Dans d'autres cas, le pilier de silicium est gravé de façon anisotrope à partir du substrat isolé.
Cette dernière approche est largement inspirée des étapes du procédé classique de réalisation d'un transistor planar. En particulier, la formation du pilier par gravure rappelle la gravure de la grille du transistor planar. Après formation du pilier, celui-ci est dopé, quoi qu'il puisse être dopé éventuellement pendant l'épitaxie ou avant la gravure.
Les régions de source et de drain sont implantées de façon autoalignée par rapport au pilier. La source peut être aussi implantée avant l'épitaxie, auquel cas celle-ci est dite"continue" (les zones de source de part et d'autre du pilier se rejoignent). L'oxyde de grille est ensuite formé sur les flancs du pilier de silicium. La grille en polysilicium est ensuite déposée, dopée puis gravée.
Une telle approche, simple à mettre en oeuvre, permet le développement d'une filière CMOS à base de transistors verticaux à moindre coût.
Néanmoins, un tel procédé souffre d'un inconvénient important : la grille présente un fort recouvrement sur les zones de source et de drain, à travers un oxyde dont l'épaisseur est comparable à celle de l'oxyde de grille. Ce recouvrement est fortement pénalisant, puisque les condensateurs associés (pour le recouvrement de la grille sur le drain et pour le recouvrement de la grille sur la source) contribuent à la capacité de charge totale d'une cellule élémentaire. On pénalise ainsi le fonctionnement en fréquence des circuits logiques. Par ailleurs, cet état de fait rend le transistor vertical inapproprié pour des applications radiofréquence nécessitant des fréquences de transition élevées, puisque la fréquence de transition d'un transistor MOS est directement proportionnelle à l'inverse des capacités de recouvrement.
Ainsi, l'approche"gravure anisotrope du pilier", simple et réalisable à moindre coût, est dévaluée car elle ne permet pas de prendre en compte tous les bénéfices de l'architecture à grille enrobante pour les applications de logique rapide, et hypothèque les performances radiofréquence.
Une façon de diminuer les capacités de recouvrement consiste à
<Desc/Clms Page number 3>
découpler la croissance de l'oxyde sur les flancs du pilier de celle de l'oxyde sur le substrat. Cependant, il faudrait réaliser un oxyde sur le substrat dix fois plus épais que l'oxyde de grille pour que le recouvrement sur la source devienne négligeable, le recouvrement sur le drain n'étant pas pour autant diminué. Aussi, les techniques existantes, permettant de réduire le recouvrement de la grille sur la source ou de la grille sur le drain dans le cas notamment d'un pilier formé par gravure anisotrope, restent peu performantes.
L'invention vise à apporter une solution à ce problème.
Un but de l'invention est de proposer un procédé de fabrication d'un transistor vertical à grille isolée, basé sur une gravure anisotrope du pilier de silicium, qui permette de diminuer les capacités électriques de recouvrement de la grille du transistor vertical tout en étant simple à mettre en oeuvre et compatible avec un procédé de fabrication CMOS.
L'invention propose donc un procédé de fabrication d'un transistor vertical à grille isolée, comprenant une formation par gravure anisotrope, d'un pilier vertical semiconducteur sur un substrat semiconducteur, et la formation d'une grille semiconductrice diélectriquement isolée s'appuyant sur les flancs du pilier et sur la surface supérieure du substrat.
Selon une caractéristique générale de l'invention, la formation de la grille isolée comporte - la formation d'une couche de diélectrique de grille sur les flancs du pilier et sur la surface supérieure du substrat, - la réalisation d'un bloc semiconducteur s'appuyant sur la couche de diélectrique de grille, et - la formation de cavités diélectriques s'appuyant partiellement dans le bloc semiconducteur de grille, entre ce bloc semiconducteur de grille et la couche de diélectrique de grille, et respectivement situées en regard de parties au moins des régions de source et de drain.
Selon un mode de mise en oeuvre de l'invention, la formation de la grille isolée comporte : - le dépôt sur la couche de diélectrique de grille, d'un empilement semiconducteur comportant un premier matériau semiconducteur, par exemple un alliage de silicium-germanium,
<Desc/Clms Page number 4>
surmonté d'un deuxième matériau semiconducteur, par exemple du silicium, le premier matériau pouvant être gravé sélectivement par rapport au deuxième matériau, - une gravure anisotrope de l'empilement de façon à former ledit bloc semiconducteur de grille, et - une gravure sélective partielle du premier matériau par rapport au deuxième matériau, de façon à former lesdites cavités.
Bien que ces cavités puissent être en théorie remplies d'un diélectrique gazeux, par exemple de l'air, il est préférable de les remplir d'un matériau diélectrique solide.
A cet égard, le remplissage des cavités peut s'effectuer par oxydation ou dépôt d'un matériau diélectrique.
La formation du pilier vertical comporte une épitaxie d'une couche semiconductrice sur le substrat et une gravure anisotrope de ladite couche semiconductrice épitaxiée.
L'invention propose également un circuit intégré comprenant un transistor vertical à grille isolée, comportant sur un substrat semiconducteur un pilier vertical incorporant à son sommet l'une des régions de source et de drain, l'autre des régions de source et de drain étant située dans le substrat à la périphérie du pilier. Le transistor comporte également une couche de diélectrique de grille située sur les flancs du pilier et sur la surface supérieure du substrat, et une grille semiconductrice s'appuyant sur la couche de diélectrique de grille.
Selon une caractéristique générale de l'invention, la grille comporte un bloc semiconducteur possédant une première région s'appuyant sur la couche de diélectrique de grille, et une deuxième région située en regard de parties au moins des régions de source et de drain, et séparée de ces parties des régions de source et de drain, par des cavités diélectriques.
Selon un mode de réalisation de l'invention, la première région du bloc semiconducteur de grille est formée d'un premier matériau semiconducteur, par exemple un alliage de silicium-germanium. La deuxième région du bloc semiconducteur de grille est formée d'un deuxième matériau semiconducteur, par exemple du silicium ;
A cet égard, le pourcentage de germanium peut être compris
<Desc/Clms Page number 5>
entre 30 et 50 environ. La longueur des cavités peut être comprise entre 25 nm et 40 nm environ, et la largeur de ces cavités peut être comprise entre 30 nm et 60 nm environ.
D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée de modes de mise en oeuvre et de réalisation, nullement limitatifs, et des dessins annexés, sur lesquels : - les figures 1 à 14 illustrent les principales étapes d'un mode de mise en oeuvre d'un procédé selon l'invention, aboutissant à un mode de réalisation d'un transistor selon l'invention.
Sur la figure 1, la référence 1 désigne un substrat semiconducteur, par exemple en silicium, comportant des zones d'isolation latérale 2, du type"tranchée peu profonde" ("Shallow Trench Isolation"en langue anglaise). La zone d'isolation latérale 2 délimite une zone active de substrat dans et sur laquelle sera réalisé le futur transistor vertical.
A ce stade du procédé, des caissons d'isolation sont également implantés dans le substrat 1. Ils ne sont pas représentés sur la figure 1 à des fins de simplification.
Puis, une couche de silicium 3 (figure 2) est épitaxiée sur la surface supérieure de la structure illustrée sur la figure 1. L'épaisseur de la couche 3 fixe la hauteur du futur pilier de silicium. Sur la figure 2, l'épitaxie n'est pas sélective, conduisant à une croissance de la couche de silicium à la fois sur le substrat 1 et sur la zone d'isolement latéral 2. Ceci étant, en variante, cette épitaxie peut être sélective par rapport à la zone d'isolation latérale 2. Dans ce cas, la couche de silicium 3 ne croît que sur le silicium du substrat.
Sur la figure 3, on dope la couche de silicium et le substrat par implantation 4. Cette implantation, dont le type et le dosage dépendent des caractéristiques souhaitées pour le transistor, va permettre de doper le canal du futur transistor.
Puis, comme illustré sur la figure 4, le pilier 5 du futur transistor est gravé de façon anisotrope. Cette gravure peut être à détection de fin d'attaque sur l'isolement, ou bien être une gravure à temps fixe.
On forme ensuite (figure 5) sur la surface de la structure illustrée
<Desc/Clms Page number 6>
sur la figure 4, un oxyde sacrificiel 6.
Puis, les régions de source S et de drain D sont réalisées par implantation 40 autoalignée par rapport au pilier 5, ce qui permet une connexion entre le corps du pilier et le substrat.
En variante, la source peut également être implantée avant l'épitaxie de la couche de silicium 3, en même temps que l'implantation des caissons d'isolement. Dans ce cas, la source S est continue.
A l'étape suivante (figure 7), l'oxyde sacrificiel 6 est retiré par une étape de désoxydation classique.
Puis, une couche d'oxyde de grille 7 est formée (figure 8) par exemple par croissance dans un four.
Puis, une couche 8 d'un alliage de silicium-germanium polycristallin est déposée (figure 9). Le dépôt est classique et connu en soi. Il est conforme. A cet égard, il est préférable de déposer préalablement à la couche 8 une fine couche de polysilicium permettant de réaliser une bonne accroche sur l'oxyde de grille et de prévenir que l'alliage de silicium-germanium polycristallin ne se volatilise au contact de l'oxyde de grille.
Postérieurement au dépôt de la couche de silicium-germanium 8, on dépose également par un dépôt classique conforme, une couche de polysilicium 9 (figure 10). On dope ensuite par implantation l'empilement des grilles formé de la couche de polysilicium 9 et de la couche de silicium-germanium polycristallin 8.
On effectue ensuite (figure 11) la formation du bloc semiconducteur de grille. Cette formation s'effectue par une gravure anisotrope de l'empilement des couches 9 et 8, avec arrêt sur la couche d'oxyde 7. On voit alors sur la figure 11 que le bloc semiconducteur de grille possède à ce stade du procédé, une partie 80 en silicium-germanium, s'appuyant sur l'oxyde de grille et une partie 90 en silicium, s'appuyant sur la partie 80.
Puis, on procède (figure 12) à une gravure sélective connue en soi du silicium-germanium 80 par rapport au polysilicium 90 et à l'oxyde de grille 7, de façon à former des cavités 10 et 11.
Ainsi, à ce stade du procédé, le bloc semiconducteur de grille possède une première région 800, en silicium-germanium, s'appuyant sur
<Desc/Clms Page number 7>
la couche de diélectrique de grille 7 et une deuxième région 90 située en regard d'une partie de la région de drain D et en regard d'une partie de la région de source S. Par ailleurs, cette deuxième région 90 est séparée de ces parties des régions de source et de drain par les cavités 11 et 10.
Ainsi, le recouvrement de la grille sur la source et le drain est nettement réduit. Par contre, l'interface entre la grille et l'oxyde dans la zone du canal reste en silicium-germanium polycristallin.
L'étape suivante, illustrée sur la figure 13, consiste à réoxyder la grille ou bien à déposer un oxyde, ce qui permet de remplir de diélectrique, par exemple du dioxyde de silicium 12, les cavités ouvertes 10 et 11.
Le transistor selon l'invention, tel qu'illustré sur la figure 13, comporte donc sur un substrat semiconducteur 1, un pilier vertical 5 incorporant à son sommet la région de drain D. La région de source S est située dans le substrat à la périphérie du pilier 5.
Une couche de diélectrique de grille 7 est située sur le flanc du pilier sur la surface supérieure du substrat. La grille semiconductrice, qui s'appuie sur la couche de diélectrique de grille, comporte un bloc semiconducteur possédant une première région 800, en siliciumgermanium, s'appuyant sur la couche de diélectrique de grille 7, et une deuxième région 90 située en regard d'une partie du drain D et d'une partie de la source S, cette deuxième région étant séparée de ces parties des régions de source et de drain par des cavités diélectriques 14S et 14D.
La longueur LS de la cavité 14S et la longueur LD de la cavité 14D peuvent être comprises entre 25 et 40 nm environ. Par ailleurs, la largeur de ces cavités, c'est-à-dire l'épaisseur de la couche de siliciumgermanium peut être comprise entre 30 et 60 nm environ.
La figure 14 illustre une vue de dessus de la structure de la figure 13 sur laquelle ont été en outre représentés les contacts de source, drain et grille.
Comme indiqué ci-avant, l'interface entre la grille et l'oxyde de grille dans la zone du canal reste en silicium-germanium polycristallin en fin de procédé. Aussi, en utilisant une couche de silicium-germanium à faible fraction de germanium (typiquement entre 15 et 40%), l'activation du bore et du phosphore, dopants usuels des grilles Pl et N+, est améliorée. On réduit ainsi significativement le phénomène d'appauvrissement
<Desc/Clms Page number 8>
(déplétion) de grille, ce qui en retour, contribue à améliorer le courant Ion et à réduire davantage les effets des canaux courts.
Outre la réduction de l'appauvrissement de grille, l'invention permet de réduire les capacités de recouvrement de la grille sur le drain et sur la source. On augmente ainsi automatiquement la fréquence de transition du transistor.
A titre indicatif, pour une couche de silicium-germanium ayant une épaisseur de l'ordre de 60 nm, la cavité représente près de quarante fois l'épaisseur de la couche d'oxyde de grille (15 dans une technologie 0,1 micron). La capacité associée est donc divisée par quarante du fait de la formation des cavités.
Ceci montre bien que la réalisation des cavités permet de remonter très sensiblement la fréquence de transition du transistor vertical. Et, plus les cavités sont profondes, plus la fréquence de transition est élevée. Pour des cavités de dimensions proches de celles du recouvrement sur le drain et la source, cette technique permet même de dépasser les performances d'un transistor MOS classique du type "planar".
L'invention permet ainsi de bénéficier pleinement des avantages du transistor vertical. En particulier, elle permet la réalisation du pilier de silicium par gravure anisotrope, ce qui est particulièrement simple à mettre en oeuvre, et rend cette réalisation compatible pour des applications de logique rapide ou radiofréquence.

Claims (11)

REVENDICATIONS
1. Procédé de fabrication d'un transistor vertical à grille isolée, comprenant une formation d'un pilier vertical semiconducteur (5) sur un substrat semiconducteur (1) par gravure anisotrope, et la formation d'une grille semiconductrice diélectriquement isolée s'appuyant sur les flancs du pilier et sur la surface supérieure du substrat, caractérisé par le fait que la formation de la grille isolée comporte la formation d'une couche de diélectrique de grille (7) sur les flancs du pilier et sur la surface supérieure du substrat, la réalisation d'un bloc semiconducteur (90,800) s'appuyant sur la couche de diélectrique de grille, et la formation de cavités diélectriques (10, 11) s'étendant partiellement dans le bloc semiconducteur de grille, entre ce bloc semiconducteur de grille et la couche de diélectrique de grille, et respectivement situées en regard de parties au moins des régions de source et de drain.
2. Procédé selon la revendication 1, caractérisé par le fait que la formation de la grille isolée comporte le dépôt sur la couche de diélectrique de grille, d'un empilement semiconducteur comportant un premier matériau semiconducteur (8) surmonté d'un deuxième matériau semiconducteur (9), le premier matériau pouvant être gravé sélectivement par rapport au deuxième matériau, une gravure anisotrope de l'empilement de façon à former ledit bloc semiconducteur de grille, et une gravure sélective partielle du premier matériau (8) par rapport au deuxième matériau (9), de façon à former lesdites cavités.
3. Procédé selon la revendication 2, caractérisé par le fait que le deuxième matériau (9) est du silicium, et par le fait que le premier matériau (8) est un alliage de silicium-germanium.
4. Procédé selon l'une des revendications précédentes, caractérisé par le fait qu'on remplit les cavités (10, 11) d'un matériau diélectrique solide.
5. Procédé selon la revendication 4, caractérisé par le fait que le remplissage des cavités s'effectue par oxydation ou dépôt d'un matériau diélectrique.
<Desc/Clms Page number 10>
6. Procédé selon l'une des revendications précédentes, caractérisé par le fait que la formation du pilier vertical (5) comporte une épitaxie d'une couche semiconductrice (3) sur le substrat et une gravure anisotrope de ladite couche semiconductrice épitaxiée.
7. Circuit intégré comprenant un transistor vertical à grille isolée comportant sur un substrat semiconducteur, un pilier vertical (5) incorporant à son sommet l'une des régions de source et de drain, l'autre des régions de source et de drain étant située dans la substrat à la périphérie du pilier, une couche de diélectrique de grille (7) située sur les flancs du pilier et sur la surface supérieure du substrat, et une grille semiconductrice s'appuyant sur la couche de diélectrique de grille, caractérisé par le fait que la grille comporte un bloc semiconducteur possédant une première région (800) s'appuyant sur la couche de diélectrique de grille (7), et une deuxième région (90) située en regard de parties au moins des régions de source et de drain, et séparée de ces parties des régions de source et de drain par des cavités diélectriques (14S, 14D).
8. Circuit intégré selon la revendication 7, caractérisé par le fait que la première région (800) du bloc semiconducteur de grille est formée d'un premier matériau semiconducteur, par le fait que la deuxième région (90) du bloc semiconducteur de grille est formée d'un deuxième matériau semiconducteur, et par le fait que le premier matériau est capable d'être gravé sélectivement par rapport au deuxième matériau.
9. Circuit intégré selon la revendication 8, caractérisé par le fait que le deuxième matériau est du silicium, et par le fait que le premier matériau est un alliage de silicium-germanium.
10. Circuit intégré selon la revendication 9, caractérisé par le fait que le pourcentage de germanium est compris entre 30 et 50 environ, par le fait que la longueur des cavités est comprise entre 25nm et 40 nm environ, et par le fait que la largeur des cavités est comprise entre 30 nm et 60 nm environ.
11. Circuit intégré selon l'une des revendications 7 à 10, caractérisé par le fait que les cavités diélectriques (14S, 14D) sont remplies d'un matériau diélectrique solide.
FR0104436A 2001-04-02 2001-04-02 Procede de fabrication d'un transistor vertical a grille isolee a faible recouvrement de la grille sur la source et sur le drain, et circuit integre comportant un tel transistor Expired - Lifetime FR2823009B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR0104436A FR2823009B1 (fr) 2001-04-02 2001-04-02 Procede de fabrication d'un transistor vertical a grille isolee a faible recouvrement de la grille sur la source et sur le drain, et circuit integre comportant un tel transistor
US10/114,329 US6861684B2 (en) 2001-04-02 2002-04-02 Method of fabricating a vertical insulated gate transistor with low overlap of the gate on the source and the drain, and an integrated circuit including this kind of transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0104436A FR2823009B1 (fr) 2001-04-02 2001-04-02 Procede de fabrication d'un transistor vertical a grille isolee a faible recouvrement de la grille sur la source et sur le drain, et circuit integre comportant un tel transistor

Publications (2)

Publication Number Publication Date
FR2823009A1 true FR2823009A1 (fr) 2002-10-04
FR2823009B1 FR2823009B1 (fr) 2004-07-09

Family

ID=8861827

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0104436A Expired - Lifetime FR2823009B1 (fr) 2001-04-02 2001-04-02 Procede de fabrication d'un transistor vertical a grille isolee a faible recouvrement de la grille sur la source et sur le drain, et circuit integre comportant un tel transistor

Country Status (2)

Country Link
US (1) US6861684B2 (fr)
FR (1) FR2823009B1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10350751A1 (de) * 2003-10-30 2005-06-09 Infineon Technologies Ag Verfahren zum Herstellen eines vertikalen Feldeffekttransistors und Feldeffekttransistor

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI431771B (zh) * 2004-10-07 2014-03-21 Fairchild Semiconductor 帶狀隙經設計之金屬氧化物半導體（ｍｏｓ）閘控功率電晶體
US20070052012A1 (en) * 2005-08-24 2007-03-08 Micron Technology, Inc. Vertical tunneling nano-wire transistor
US7446372B2 (en) * 2005-09-01 2008-11-04 Micron Technology, Inc. DRAM tunneling access transistor
US8354311B2 (en) * 2006-04-04 2013-01-15 Micron Technology, Inc. Method for forming nanofin transistors
US7491995B2 (en) 2006-04-04 2009-02-17 Micron Technology, Inc. DRAM with nanofin transistors
US20070228491A1 (en) * 2006-04-04 2007-10-04 Micron Technology, Inc. Tunneling transistor with sublithographic channel
US8734583B2 (en) * 2006-04-04 2014-05-27 Micron Technology, Inc. Grown nanofin transistors
JP5229635B2 (ja) * 2006-04-04 2013-07-03 マイクロン テクノロジー， インク． サラウンディングゲートを有するナノワイヤ・トランジスタ
US7425491B2 (en) * 2006-04-04 2008-09-16 Micron Technology, Inc. Nanowire transistor with surrounding gate
US8679903B2 (en) * 2007-07-27 2014-03-25 Stmicroelectronics, Inc. Vertical quadruple conduction channel insulated gate transistor
US8183628B2 (en) 2007-10-29 2012-05-22 Unisantis Electronics Singapore Pte Ltd. Semiconductor structure and method of fabricating the semiconductor structure
KR100929635B1 (ko) * 2007-11-05 2009-12-03 주식회사 하이닉스반도체 수직형 트랜지스터 및 그의 형성방법
US8188537B2 (en) * 2008-01-29 2012-05-29 Unisantis Electronics Singapore Pte Ltd. Semiconductor device and production method therefor
US8598650B2 (en) 2008-01-29 2013-12-03 Unisantis Electronics Singapore Pte Ltd. Semiconductor device and production method therefor
JP5317343B2 (ja) 2009-04-28 2013-10-16 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置及びその製造方法
JP5356970B2 (ja) * 2009-10-01 2013-12-04 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
WO2011111662A1 (fr) * 2010-03-08 2011-09-15 日本ユニサンティスエレクトロニクス株式会社 Dispositif de capture de semi-conducteurs
US8487357B2 (en) 2010-03-12 2013-07-16 Unisantis Electronics Singapore Pte Ltd. Solid state imaging device having high sensitivity and high pixel density
JP5066590B2 (ja) 2010-06-09 2012-11-07 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置とその製造方法
JP5087655B2 (ja) 2010-06-15 2012-12-05 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置及びその製造方法
US8564034B2 (en) 2011-09-08 2013-10-22 Unisantis Electronics Singapore Pte. Ltd. Solid-state imaging device
US8669601B2 (en) 2011-09-15 2014-03-11 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device having pillar-shaped semiconductor
US8916478B2 (en) 2011-12-19 2014-12-23 Unisantis Electronics Singapore Pte. Ltd. Method for manufacturing semiconductor device and semiconductor device
US8772175B2 (en) 2011-12-19 2014-07-08 Unisantis Electronics Singapore Pte. Ltd. Method for manufacturing semiconductor device and semiconductor device
US8748938B2 (en) 2012-02-20 2014-06-10 Unisantis Electronics Singapore Pte. Ltd. Solid-state imaging device
KR102050561B1 (ko) 2012-12-18 2020-01-09 삼성디스플레이 주식회사 수직형 박막트랜지스터 및 이의 제조 방법
US10026658B2 (en) * 2014-04-14 2018-07-17 Taiwan Semiconductor Manufacturing Company Limited Methods for fabricating vertical-gate-all-around transistor structures
US9755033B2 (en) 2014-06-13 2017-09-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of forming vertical structure
US11088033B2 (en) 2016-09-08 2021-08-10 International Business Machines Corporation Low resistance source-drain contacts using high temperature silicides
US10361300B2 (en) * 2017-02-28 2019-07-23 International Business Machines Corporation Asymmetric vertical device
US10600778B2 (en) 2017-11-16 2020-03-24 International Business Machines Corporation Method and apparatus of forming high voltage varactor and vertical transistor on a substrate

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0145567A2 (fr) * 1983-11-25 1985-06-19 Thomson-Csf Transistor à effet de champ à structure verticale
US5073519A (en) * 1990-10-31 1991-12-17 Texas Instruments Incorporated Method of fabricating a vertical FET device with low gate to drain overlap capacitance
US5576245A (en) * 1987-10-08 1996-11-19 Siliconix Incorporated Method of making vertical current flow field effect transistor
WO1998013880A1 (fr) * 1996-09-25 1998-04-02 Advanced Micro Devices, Inc. GRILLE POLY-Si/POLY-SiGe POUR DISPOSITIFS CMOS
FR2765245A1 (fr) * 1997-06-25 1998-12-31 France Telecom Procede d'obtention d'une couche de silicium-germanium polycristallin sur un substrat et son application a la microelectronique
US5998289A (en) * 1997-06-25 1999-12-07 France Telecom Process for obtaining a transistor having a silicon-germanium gate
DE19845003C1 (de) * 1998-09-30 2000-02-10 Siemens Ag Vertikaler Feldeffekttransistor mit innenliegendem ringförmigen Gate und Herstellverfahren

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5087581A (en) * 1990-10-31 1992-02-11 Texas Instruments Incorporated Method of forming vertical FET device with low gate to source overlap capacitance

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0145567A2 (fr) * 1983-11-25 1985-06-19 Thomson-Csf Transistor à effet de champ à structure verticale
US5576245A (en) * 1987-10-08 1996-11-19 Siliconix Incorporated Method of making vertical current flow field effect transistor
US5073519A (en) * 1990-10-31 1991-12-17 Texas Instruments Incorporated Method of fabricating a vertical FET device with low gate to drain overlap capacitance
WO1998013880A1 (fr) * 1996-09-25 1998-04-02 Advanced Micro Devices, Inc. GRILLE POLY-Si/POLY-SiGe POUR DISPOSITIFS CMOS
FR2765245A1 (fr) * 1997-06-25 1998-12-31 France Telecom Procede d'obtention d'une couche de silicium-germanium polycristallin sur un substrat et son application a la microelectronique
US5998289A (en) * 1997-06-25 1999-12-07 France Telecom Process for obtaining a transistor having a silicon-germanium gate
DE19845003C1 (de) * 1998-09-30 2000-02-10 Siemens Ag Vertikaler Feldeffekttransistor mit innenliegendem ringförmigen Gate und Herstellverfahren

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10350751A1 (de) * 2003-10-30 2005-06-09 Infineon Technologies Ag Verfahren zum Herstellen eines vertikalen Feldeffekttransistors und Feldeffekttransistor
DE10350751B4 (de) * 2003-10-30 2008-04-24 Infineon Technologies Ag Verfahren zum Herstellen eines vertikalen Feldeffekttransistors und Feldeffekt-Speichertransistor, insbesondere FLASH-Speichertransistor
US7405127B2 (en) 2003-10-30 2008-07-29 Infineon Technologies Ag Method for producing a vertical field effect transistor
US7745875B2 (en) 2003-10-30 2010-06-29 Infineon Technologies Ag Method for producing a vertical field effect transistor

Also Published As

Publication number Publication date
FR2823009B1 (fr) 2004-07-09
US6861684B2 (en) 2005-03-01
US20020177265A1 (en) 2002-11-28

Similar Documents

Publication Publication Date Title
FR2823009A1 (fr) Procede de fabrication d&#39;un transistor vertical a grille isolee a faible recouvrement de la grille sur la source et sur le drain, et circuit integre comportant un tel transistor
EP1145300B1 (fr) Procede de fabrication d&#39;un transistor mis sur un substrat semi-conducteur
EP1266409B1 (fr) Transistor mos a source et drain metalliques, et procede de fabrication d&#39;un tel transistor
FR2823010A1 (fr) Procede de fabrication d&#39;un transistor vertical a grille isolee a quadruple canal de conduction, et circuit integre comportant un tel transistor
EP0426251A1 (fr) Procédé pour fabriquer un dispositif à transistors MIS ayant une électrode de grille en forme de &#34;T&#34; inversé
EP1091417A1 (fr) Procédé fabrication d&#39;un dispositif semi-conducteur à grille enveloppante et dispositif obtenu
EP2643848A2 (fr) Procede de fabrication d&#39;un dispositif de transistor a effet de champ implemente sur un reseau de nanofils verticaux, dispositif de transistor resultant, dispositif electronique comprenant de tels dispositifs de transistors, et processeur comprenant au moins un tel dispositif electronique.
FR2821483A1 (fr) Procede de fabrication d&#39;un transistor a grille isolee et a architecture du type substrat sur isolant, et transistor correspondant
EP2323160A1 (fr) Procédé de réalisation de transistors à effet de champs avec une contre-électrode et dispositif semi-conducteur
FR2990295A1 (fr) Procede de formation de contacts de grille, de source et de drain sur un transistor mos
FR2795554A1 (fr) Procede de gravure laterale par trous pour fabriquer des dis positifs semi-conducteurs
EP0990266B1 (fr) Transistor hyperfrequence a structure quasi-autoalignee et son procede de fabrication
EP1132955A1 (fr) Procédé de fabrication d&#39;un transistor bipolaire double-polysilicium autoaligné.
EP1218942A1 (fr) Dispositif semi-conducteur combinant les avantages des architectures massives et soi, et procede de fabrication
EP0522938B1 (fr) Procédé de fabrication d&#39;un transistor à effet de champ vertical, et transistor obtenu par ce procédé
WO2006070154A1 (fr) Structure amelioree de transistor sur film mince semi-conducteur
FR2848726A1 (fr) Transistor mis a grille auto-alignee et son procede de fabrication
FR2827705A1 (fr) Transistor et procede de fabrication d&#39;un transistor sur un substrat sige/soi
EP3903342B1 (fr) Structure de type semi-conducteur pour applications digitales et radiofréquences, et procédé de fabrication d&#39;une telle structure
FR3069702A1 (fr) Procede de fabrication simultanee de transistors soi et de transistors sur substrat massif
EP1746643B1 (fr) Procédé de réalisation d&#39;un transistor MOS.
FR2897201A1 (fr) Dispositif de transistor a doubles grilles planaires et procede de fabrication.
FR3138965A1 (fr) Transistor MOSFET
FR2803096A1 (fr) Circuit integre comprenant des transistors haute tension et logiques et des cellules eprom
FR3036847A1 (fr) Procede de realisation de transistors mos a largeur de canal augmentee, a partir d&#39;un substrat de type soi, en particulier fdsoi, et circuit integre correspondant