FR2897201A1 - Dispositif de transistor a doubles grilles planaires et procede de fabrication. - Google Patents
Dispositif de transistor a doubles grilles planaires et procede de fabrication. Download PDFInfo
- Publication number
- FR2897201A1 FR2897201A1 FR0600970A FR0600970A FR2897201A1 FR 2897201 A1 FR2897201 A1 FR 2897201A1 FR 0600970 A FR0600970 A FR 0600970A FR 0600970 A FR0600970 A FR 0600970A FR 2897201 A1 FR2897201 A1 FR 2897201A1
- Authority
- FR
- France
- Prior art keywords
- grids
- layer
- dielectric
- channel
- semiconductor channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000000463 material Substances 0.000 claims abstract description 50
- 239000004065 semiconductor Substances 0.000 claims abstract description 41
- 229910052760 oxygen Inorganic materials 0.000 claims description 27
- 239000001301 oxygen Substances 0.000 claims description 27
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 26
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 23
- 229910052710 silicon Inorganic materials 0.000 claims description 21
- 239000010703 silicon Substances 0.000 claims description 20
- 238000002513 implantation Methods 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 13
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 7
- 239000012212 insulator Substances 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 230000009466 transformation Effects 0.000 claims description 2
- -1 oxygen ions Chemical class 0.000 claims 1
- 239000010410 layer Substances 0.000 description 63
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 19
- 239000011241 protective layer Substances 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000000284 resting effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
- H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Dispositif de transistor planaire 4 à doubles grilles indépendantes, comprenant une première et une deuxième grilles 6a, 6b, un canal semi-conducteur 14 disposé entre les grilles et comprenant un premier matériau, et une zone diélectrique 20, 21 disposée entre les grilles, délimitant le canal semi-conducteur 14 et comprenant un oxyde du premier matériau et procédé de fabrication.
Description
Dispositif de transistor à doubles grilles planaires et procédé de
fabrication.
La présente invention concerne le domaine des circuits intégrés et plus particulièrement des transistors réalisés dans de tels circuits intégrés. On connaît par l'article Triple-self-aligned, planar doublegate MOSFET's : devices and circuits de K.W. Guarini et autres, IBM T.J. Watson research center publié dans 0-7803/7052-X/01/$10.00(c) 2001 IEEE, un procédé de fabrication de transistors à doubles grilles indépendantes de type planaire., par report. La principale limite de cette technologie est son coût. La présente invention a pour but de remédier à ces inconvénients. La présente invention a pour but de proposer un transistor amélioré avec un bon découplage entre les grilles. La présente invention a pour but de réaliser un transistor à doubles grilles indépendantes, planaires, à coût de fabrication compétitif et fiable. Le dispositif de transistor planaire à doubles grilles indépendantes comprend une première et une deuxième grilles, un canal semi-conducteur disposé entre les grilles et comprenant un premier matériau, et une zone diélectrique disposée entre les grilles, délimitant le canal semi-conducteur et comprenant un oxyde du premier matériau. La zone diélectrique évite l'apparition de capacités parasites entre les grilles. La zone diélectrique peut être obtenue par oxydation d'une partie du matériau constituant le canal semi-conducteur. Le canal semi-conducteur et la zone diélectrique peuvent être auto-alignés avec les grilles. Une unique lithographie peut ainsi permettre de définir une grille supérieure et une grille inférieure, ce qui assure une excellente géométrie des éléments du transistor et diminue les capacités parasites.
2 Dans un mode de réalisation, le premier matériau comprend du silicium. Ainsi, la zone diélectrique peut comprendre un oxyde de silicium. Dans un mode de réalisation, le dispositif comprend deux zones diélectriques disposées d'un côté et de l'autre du canal semi-conducteur. Dans un mode de réalisation, le dispositif cornprend une couche comprenant du silicium disposée sous la première grille. Une couche diélectrique peut être disposée sous la couche comprenant du silicium et disposée sous la première grille. On assure ainsi une bonne isolation. Dans un mode de réalisation, le dispositif cornprend une couche diélectrique disposée au-dessus de la deuxième grille. Dans un mode de réalisation, le dispositif cornprend une couche perméable à l'implantation d'oxygène disposée au dessus des grilles. On peut ainsi oxyder une partie de couche à base de silicium pour délimiter le canal. Dans un mode de réalisation, le dispositif comprend une source et un drain disposés de part et d'autre du canal, la source, le drain et le canal présentant un faible enrichissement en oxygène. Dans un mode de réalisation, le dispositif cornprend une couche diélectrique disposée entre les grilles et le canal. Ladite couche diélectrique peut présenter une épaisseur inférieure à celle des grilles ou du canal et peut comprendre de l'oxyde de silicium. Ladite couche diélectrique est souvent appelée oxyde de grille . Dans un mode de réalisation, le dispositif comprend un substrat comprenant du silicium sur isolant. Dans un autre mode de réalisation, le dispositif comprend un substrat comprenant du germanium sur isolant, notamment un alliage de silicium-germanium et/ou du germanium en tant qu'espèce majoritaire. Le procédé de fabrication de transistor planaire à doubles grilles indépendantes comprend les étapes de formation d'une première et d'une deuxième grilles, d'un canal semi-conducteur disposé entre les grilles et comprenant un premier matériau, et d'une zone diélectrique disposée entre les grilles, délimitant le canal semi-conducteur et comprenant un oxyde du premier matériau. Dans un mode de réalisation, la formation de la zone diélectrique comprend l'oxydation sélective d'une partie du matériau formant le canal semi-conducteur. On parvient ainsi à créer une zone diélectrique afin de réduire les capacités parasites entre les grilles. L'oxydation sélective peut comprendre une implantation d'ions oxygène.
Dans un mode de réalisation, la formation de la zone diélectrique comprend un recuit de transformation du matériau oxydé. On favorise ainsi une diffusion convenable de ['oxygène dans le matériau devant être oxydé. Dans un mode de réalisation, l'oxydation sélective d'une partie du matériau formant le canal semi-conducteur est effectuée au moyen d'un masque peu perméable à l'implantation d'oxygène recouvrant le canal et des zones actives et au moyen d'un masque perméable à l'implantation d'oxygène recouvrant les grilles. Le masque perméable permet une gravure sélective du premier matériau. Il en résulte l'auto alignement des grilles et du canal. Dans un mode de réalisation, la formation des grilles comprend le retrait sélectif d'un matériau apte à être gravé par rapport au premier matériau et le dépôt d'un matériau conducteur. Dans un mode de réalisation, la formation du canal semi- conducteur comprend le dépôt d'une couche d'un matériau semi-conducteur à l'état cristallin et diélectrique à l'état oxydé. Dans un mode de réalisation, la couche d'un matériau semi-conducteur est formée sur une couche apte à être gravée sélectivement par rapport audit matériau, et une couche apte à être gravée sélectivement par rapport audit matériau et formée sur ladite couche de matériau semi-conducteur. On peut ainsi réserver l'emplacement futur des grilles. Dans un mode de réalisation, la couche apte à être gravée sélectivement par rapport audit matériau comprend du SiGe. Le SiGe présente une bonne sélectivité de gravure par rapport au silicium et peut ainsi être retiré au cours du procédé de fabrication. Avantageusement, les grilles sont formées auto-alignées. Le même masque sert ainsi à définir les deux grilles, ce qui assure un bon alignement des grilles et du canal semi-conducteur. L'utilisation de couches sacrificielles à base de SiGe qui est ensuite gravé sélectivement par rapport au silicium, s'avère particulièrement avantageuse. La définition de la grille supérieure et de la grille inférieure par une unique lithographie provoque également l'alignement du film de silicium disposé entre les grilles. Des zones de silicium susceptibles d'être à un potentiel contrôlé de manière inefficace sont alors créées, et un risque de capacités parasites entre les grilles existe. Grâce à l'invention, de telles zones sont oxydées sélectivement pour leur conférer les propriétés diélectriques souhaitées. Les grilles sont ainsi découplées, d'où un transistor d'excellente qualité. Dans un mode de réalisation, le procédé de fabrication peut partir d'un substrat de type silicium sur isolant, également connu en langue anglaise par l'acronyme SOI, sur lequel on forme une alternance de couches à base de SiGe et de couches à base de Si. Ensuite, on peut graver les grilles en s'arrêtant sur le substrat de silicium sur isolant, puis former les sources et les drains à base de silicium, puis déposer une couche de protection et graver les couches comprenant du SiGe en conservant les autres couches, puis effectuer une implantation localisée d'oxygène et un recuit afin de créer les zones diélectriques souhaitées, puis former l'oxyde de grille, puis le corps de la grille proprement dite, et enfin implanter les jonctions, assurer la siliciuration des contacts et le recouvrement de l'ensemble du circuit. La couche de protection sert à définir des zones non oxydées et peut être retirée après l'oxydation. La présente invention sera mieux comprise à la lecture de la description détaillée d'un mode de réalisation pris à titre d'exemple nullement limitatif et illustré par les dessins annexés, sur lesquels : -la figure 1 est une vue schématique de dessus des grilles et des zones actives d'un transistor disposé dans un circuit intégré ; - les figures 2 à 9 sont des vues en perspective et en éclaté d'étapes de fabrication d'un transistor dans un circuit intégré correspondant à la figure 1 ; et - la figure 10 est une vue schématique correspondant à la figure 9 d'un autre mode de réalisation. Comme illustré sur la figure 1, un transistor 1 comprend une zone active 2 orientée selon une première direction et une grille 3 orientée selon une deuxième direction perpendiculaire à la première, lesdites deux directions définissant un plan. Ce plan sera dénommé dans ce qui suit et par convention plan principal . Un transistor 4 appartenant au même circuit intégré que le transistor 1 comprend une zone active 5 et une grille 6 orientée selon la première direction. Une grille 7 est disposée entre les transistors 1 à 4 et peut servir de jonction entre deux autres transistors non représentés. La grille 7 est orientée selon la deuxième direction. Cette disposition permettra de voir clairement les différentes étapes de fabrication et les différentes parties des transistors sur les figures 2 à 9.
Comme illustré sur la figure 2, à partir d'un substrat de type SOI comprenant un caisson diélectrique 8 surmonté d'une couche comprenant du silicium 9, on forme une alternance de couches comprenant du SiGe et comprenant du Si, par exemple par épitaxie. La couche 10 disposée sur la couche 9 peut comprendre du SiGe. La couche 11 disposée sur la couche 10 peut comprendre du Si et la couche 12 disposée sur la couche 11 peut comprendre du SiGe. Comme illustré sur la figure 3, on vient ensuite déposer un masque dur 13 à base d'oxyde. Le masque dur peut comprendre une bicouche diélectrique, par exemple comprenant une sous couche à base d'oxyde de silicium sur laquelle est disposée une sous couche à base de TEOS (tétraéthylorthosilicate) au-dessus de la couche à base de SiGe 12. Puis on effectue une étape de gravure avec arrêt sur la couche à base de silicium 9 du substrat, définissant ainsi les emplacements futurs des grilles 3, 6 et 7. Entre les portions subsistantes des couches 10 et 12 à base de SiGe, subsiste une portion de la couche 11 à base de Si qui formera ultérieurement le canal semi-conducteur 14 des transistors. La sous couche à base de TEOS peut avoir été ôtée par la gravure.
Comme on peut le voir à la figure 4, on vient ensuite former une couche épaisse 15 à base de silicium sensiblement jusqu'au niveau de la couche 12 à base de SiGe, puis, on dépose une couche de protection localisée 16 au-dessus d'une partie de la couche 15 et d'une partie du masque 13. La couche de protection 16 peut comprendre du nitrure de silicium déposé sur toute la surface puis gravé selon un masque de lithographie, sélectivement par rapport à la couche 13 à base de SiO2 et par rapport à la couche 15 à base de Si. On effectue ensuite une gravure sélective de la couche 15, permettant ainsi de définir les zones actives 2 et 5 comprenant une source 17 et un drain 18, voir figure 5, protégées par la couche de protection 16. Ladite gravure atteint le caisson diélectrique 8. Puis, on effectue une gravure sélective des portions restantes des couches 10 et 12 à base de SiGe tout en conservant les couches à base de Si, voir figure 6. Cette étape peut être réalisée par un plasma isotrope par exemple à base de CF4. Les zones anciennement occupées par les couches 10 et 12 à base de SiGe deviennent alors creuses. Puis, on effectue une implantation d'oxygène sous forme ionique O+ ou O,+ à une énergie comprise entre 20 et 30 keV, par exemple 23 keV, et à une concentration comprise entre 5* 10+'s cm-2 et 5*10+16 cm-2, par exemple 10+16 cm-2. Grâce à la couche de protection 16 et à la couche 13, l'implantation d'oxygène est effectuée sur la portion subsistante de la couche 11 à base de silicium correspondant à l'emplacement de la grille 7, d'où la formation d'une zone comprenant de l'oxyde de silicium 19 possédant d'excellentes propriétés diélectriques. L'implantation d'oxygène est également effectuée aux extrémités du canal semi-conducteur 14 correspondant à l'emplacement de la grille 6, ce qui permet d'obtenir des extrémités 20 et 21 du canal semi-conducteur 14 également à base de SiO2 et possédant donc d'excellentes propriétés diélectriques, voir figure 7. La
7 couche de protection 16 est peu perméable à l'implantation d'oxygène. Les parties de silicium situées sous la couche de protection 16 sont globalement préservées, d'où une excellente sélectivité de l'implantation. Au contraire, l'oxyde de la couche 13 est très perméable à l'implantation d'oxygène, d'où une bonne oxydation aux endroits voulus, notamment aux extrémités 20 et 21 et à proximité de la grille 7. L'implantation d'oxygène concerne également les portions correspondantes de la couche 9, sous la grille inférieure 7a et sous les extrémités 20 et 21, d'où une excellente isolation par rapport au substrat. On réalise ensuite un recuit à une température comprise entre 900 C et 1100 C, par exemple de l'ordre de 1000 C pendant quelques minutes. On effectue ensuite la croissance d'une fine couche d'oxyde de grille 25, par exemple d'une épaisseur de l'ordre de 1 à 2 nm, par traitement thermique sous oxygène. L'oxyde de grille 25 sert d'interface entre le silicium du canal 14 et le matériau de la grille. Puis, on dépose le matériau de grille sur l'ensemble de la surface et on effectue une gravure anisotropique dudit matériau sélectivement par rapport à la couche 13 pour confiner le matériau de grille dans les emplacements occupés précédemment par les portions subsistantes des couches 10 et 12 à base de SiGe, pour former une grille inférieure 3a et une grille supérieure 3b, de part et d'autre du canal semi-conducteur 14 du transistor 1, des grilles inférieure 7a et supérieure 7b séparées par la couche diélectrique 19 et formant ainsi deux lignes conductrices isolées et une électrode inférieure 6a et une électrode supérieure 6b du transistor 4 séparées en leur centre par le canal semi-conducteur 14 et à leurs extrémités par les zones diélectriques 20 et 21 formées par oxydation des extrémités du canal semi-conducteur 14, voir figure 8. On parvient ainsi à un excellent contrôle de la longueur du canal semi- conducteur 14. Le matériau de grille peut comprendre du métal. On peut choisir un métal dont le travail de sortie soit sensiblement au milieu de la bande de valence du silicium. Le matériau de grille peut comprendre du TiN.
8 On procède ensuite au retrait de la couche de protection 16 par gravure sélective par exemple du SiN par rapport au SiO2, puis, comme illustré sur la figure 9, aux implantations des jonctions, à la siliciuration des contacts, au dépôt d'une couche épaisse diélectrique 22 par exemple à base de SiO2, à la formation de plots de contact 23, par exemple à base de métal, traversant la couche épaisse 22, pour venir en contact avec la source ou le drain du transistor 1, et traversant également la couche diélectrique 13 pour venir en contact avec la grille supérieure 6b, et traversant en outre la grille supérieure 6d et la zone diélectrique 21 pour venir en contact avec la grille inférieure 6a du transistor 4. Dans ce dernier cas, le plot de contact 23 et la grille supérieure 6a sont isolés par une fine couche de matériau diélectrique 24 afin d'éviter une mise en court-circuit des grilles inférieure 6a et supérieure 6b.
Le recuit de l'oxygène implanté dans une partie des portions subsistantes de la couche 11 à base de silicium, assure une diffusion contrôlée de l'espèce oxygène, en fonction de la température et de la durée du recuit, d'où un excellent contrôle de la partie oxydée par rapport à la partie subsistante de la couche 11 à base de silicium prévue pour former le canal semi-conducteur 14. La géométrie des grilles inférieure et supérieure d'un même transistor est déterminée par la géométrie des portions à base de SiGe subsistantes après la gravure, comme illustré sur la figure 3, le matériau des grilles remplaçant ultérieurement le matériau à base de SiGe qui a été retiré. Le même masque sert donc à définir l'emplacement de la grille inférieure et l'emplacement de la grille supérieure du même transistor, d'où un excellent alignement entre les grilles. Le même masque sert également à définir au moins une dimension du canal semi-conducteur, d'où là encore une excellente géométrie et des propriétés électriques satisfaisantes du transistor ainsi obtenu. Bien entendu, les transistors 1 et 4 ont été représentés en position tournée l'un par rapport à l'autre, afin que l'on puisse disposer sur la même figure d'une vue en coupe longitudinale et d'une vue en coupe latérale d'un transistor. Toutefois, un circuit intégré peut comprendre un grand nombre de transistors semblables au transistor 1 et/ou un grand nombre de transistors semblables au transistor 4, ainsi que des pistes analogues à la grille 7. On obtient ainsi une excellente isolation entre les grilles supérieure et inférieure hors des zones actives ainsi qu'une excellente isolation entre les grilles inférieure et supérieure aux extrémités du canal semi-conducteur d'un transistor. Grâce à l'invention, le diélectrique formé entre les extrémités des grilles est donc situé sous le masque de grille et non sous le masque correspondant aux zones actives, et ce grâce au fait que l'oxyde de silicium est plus perméable aux implants que le nitrure de silicium susceptible de former la couche de protection. On cherche donc à avoir les superpositions suivantes correspondant à l'état illustré sur la figure 7, avec au droit des grilles seules, une superposition Si/vide/Si/vide/oxyde, selon un axe perpendiculaire au plan principal au droit des zones actives seules, une superposition Si/couche de protection et au droit des grilles et des zones actives, une superposition Si/vide/Si/vide/oxyde/couche de protection. En d'autres termes, la couche de protection 16 disposée au-dessus et au droit des parties destinées à former les zones actives laisse relativement peu passer l'oxygène lors de l'étape d'oxydation sélective, tandis que les parties subsistantes de la couche diélectrique 13 comprenant un oxyde, par exemple un oxyde de silicium, laissent relativement bien passer l'oxygène, ce qui permet à la couche 19 et aux extrémités 20 et 21 d'être oxydées par une implantation anisotrope d'oxygène traversant les couches disposées à des niveaux supérieurs. On met donc à profit la perméabilité à l'implantation d'oxygène de couches à base d'oxyde pour effectuer l'implantation sélective d'oxygène.
Par ailleurs, l'oxygène est préférablement implanté après le retrait du matériau comprenant du SiGe, ce qui permet de localiser entièrement les implants d'oxygène dans la couche souhaitée et de minimiser ainsi la durée du recuit.
On obtient ainsi un transistor comprenant deux grilles, un canal semi-conducteur disposé entre les grilles, le canal étant réalisé en un premier matériau, et une région diélectrique disposée entre les grilles, le canal semi-conducteur s'étendant entre deux parties de la région diélectrique, la région diélectrique étant réalisée à base d'un oxyde du premier matériau. Dans le mode de réalisation illustré sur la figure 10, le substrat est de type SiGe sur isolant également connu sous l'acronyme anglais SGOI. En d'autres termes la couche 10 à base de SiGe est déposée directement sur le substrat 8. Les autres étapes de fabrication sont similaires. On obtient ainsi des grilles inférieures 3a et 6a reposant sur le substrat. Les grilles inférieures 7a servant de pistes de connexion reposent aussi sur le substrat 8. Le transistor peut être fabriqué par formation de deux grilles, d'un canal semi-conducteur disposé entre les grilles, le canal étant réalisé en un premier matériau, et d'une région diélectrique disposée entre les grilles et comprenant deux parties, le canal semi-conducteur s'étendant entre les deux parties de la région diélectrique, la région diélectrique étant réalisée à base d'un oxyde du premier matériau.
Grâce à l'invention, une excellente isolation entre les grilles est obtenue au-delà des extrémités du canal semi-conducteur.
Claims (16)
1-Dispositif de transistor planaire (4) à doubles grilles indépendantes, caractérisé par le fait qu'il comprend une première et une deuxième grilles (6a, 6b), un canal semi-conducteur (14) disposé entre les grilles et comprenant un premier matériau, et une zone diélectrique (20, 21) disposée entre les grilles, délimitant le canal semi-conducteur et comprenant un oxyde du premier matériau.
2-Dispositif selon la revendication 1, dans lequel le premier matériau comprend du silicium.
3-Dispositif selon l'une quelconque des revendications précédentes, comprenant deux zones diélectriques disposées d'un côté et de l'autre du canal semi-conducteur.
4-Dispositif selon l'une quelconque des revendications précédentes, comprenant une source et un drain disposés de part et d'autre du canal, la source, le drain et le canal présentant un faible enrichissement en oxygène.
5-Dispositif selon l'une quelconque des revendications précédentes, comprenant une couche diélectrique disposée entre les grilles et le canal.
6-Dispositif selon l'une quelconque des revendications précédentes, comprenant un substrat comprenant du silicium sur isolant.
7-Dispositif selon l'une quelconque des revendications 1 à 5, comprenant un substrat comprenant du germanium sur isolant.
8-Procédé de fabrication de transistor planaire à doubles grilles indépendantes, comprenant les étapes de formation d'une première et d'une deuxième grilles (6a, 6b), d'un canal semi-conducteur (14) disposé entre les grilles et comprenant un premier matériau, et d'une zone diélectrique (20, 21) disposée entre les grilles, délimitant le canal semi-conducteur et comprenant un oxyde du premier matériau.
9-Procédé selon la revendication 8, dans lequel la formation de la zone diélectrique comprend l'oxydation sélective d'une partie du matériau formant le canal semi-conducteur.
10-Procédé selon la revendication 9, dans lequel l'oxydation sélective comprend une implantation d'ions oxygène..
11-Procédé selon la revendication 9 ou 10, dans lequel la formation de la zone diélectrique comprend un recuit de transformation du matériau oxydé.
12-Procédé selon la revendication 9, 10 ou 11, dans lequel l'oxydation sélective d'une partie du matériau formant le canal semi-conducteur est effectuée au moyen d'un masque peu perméable à l'implantation d'oxygène recouvrant le canal et des zones actives et au moyen d'un masque perméable à l'implantation d'oxygène recouvrant les grilles.
13-Procédé selon l'une quelconque des revendications 8 à 12, dans lequel la formation des grilles comprend le retrait sélectif d'un matériau apte à être gravé par rapport au premier matériau et le dépôt d'un matériau conducteur.
14-Procédé selon l'une quelconque des revendications 8 à 13, dans lequel la formation du canal semi-conducteur comprend le dépôt d'une couche d'un matériau semi-conducteur à l'état cristallin et diélectrique à l'état oxydé.
15-Procédé selon l'une quelconque des revendications 8 à 14, dans lequel la couche (11) d'un matériau semi-conducteur est formée sur une couche (10) apte à être gravée sélectivement par rapport audit matériau, et une couche (12) apte à être gravée sélectivement par rapport audit matériau est formée sur ladite couche (11) de matériau semi-conducteur.
16-Procédé selon la revendication 15, dans lequel la couche apte à être gravée sélectivement par rapport audit matériau comprend du SiGe.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0600970A FR2897201B1 (fr) | 2006-02-03 | 2006-02-03 | Dispositif de transistor a doubles grilles planaires et procede de fabrication. |
| US11/698,755 US7994008B2 (en) | 2006-02-03 | 2007-01-26 | Transistor device with two planar gates and fabrication process |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0600970A FR2897201B1 (fr) | 2006-02-03 | 2006-02-03 | Dispositif de transistor a doubles grilles planaires et procede de fabrication. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2897201A1 true FR2897201A1 (fr) | 2007-08-10 |
| FR2897201B1 FR2897201B1 (fr) | 2008-04-25 |
Family
ID=36658820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0600970A Expired - Fee Related FR2897201B1 (fr) | 2006-02-03 | 2006-02-03 | Dispositif de transistor a doubles grilles planaires et procede de fabrication. |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7994008B2 (fr) |
| FR (1) | FR2897201B1 (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2178111A1 (fr) * | 2008-10-17 | 2010-04-21 | Commissariat à l'Energie Atomique | Procédé de fabrication de composants empilés et auto-alignés sur un substrat |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009081345A1 (fr) * | 2007-12-21 | 2009-07-02 | Nxp B.V. | Procédé de fabrication amélioré pour des transistors à grille indépendante ou à grille enveloppante |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040016968A1 (en) * | 2002-04-08 | 2004-01-29 | Stmicroelectronics S.A. | Surround-gate semiconductor device encapsulated in an insulating medium |
| US20050189583A1 (en) * | 2002-10-01 | 2005-09-01 | Samsung Electronics Co., Ltd. | Field effect transistors having multiple stacked channels |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6982460B1 (en) * | 2000-07-07 | 2006-01-03 | International Business Machines Corporation | Self-aligned gate MOSFET with separate gates |
| EP1403909A1 (fr) * | 2002-09-30 | 2004-03-31 | STMicroelectronics S.r.l. | Procédé de fabrication d'une résistance intégrée avec une protection contre la silicidation |
| US6995053B2 (en) * | 2004-04-23 | 2006-02-07 | Sharp Laboratories Of America, Inc. | Vertical thin film transistor |
| FR2853454B1 (fr) * | 2003-04-03 | 2005-07-15 | St Microelectronics Sa | Transistor mos haute densite |
| FR2857150A1 (fr) * | 2003-07-01 | 2005-01-07 | St Microelectronics Sa | Element integre de memoire dynamique a acces aleatoire, matrice et procede de fabrication de tels elements |
| KR100521310B1 (ko) * | 2003-10-06 | 2005-10-14 | 에스케이 텔레콤주식회사 | 멀티모달을 이용한 립싱크-아바타 제공 방법 및 장치 |
| US7180134B2 (en) * | 2004-01-30 | 2007-02-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and structures for planar and multiple-gate transistors formed on SOI |
| US7382023B2 (en) * | 2004-04-28 | 2008-06-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fully depleted SOI multiple threshold voltage application |
| DE102004033147B4 (de) * | 2004-07-08 | 2007-05-03 | Infineon Technologies Ag | Planarer Doppel-Gate-Transistor und Verfahren zum Herstellen eines planaren Doppel-Gate-Transistors |
| DE102004033148B4 (de) * | 2004-07-08 | 2007-02-01 | Infineon Technologies Ag | Verfahren zum Herstellen einer Schicht-Anordnung und Schicht-Anordnung zur Verwendung als Doppelgate-Feldeffekttransistor |
| US20060134882A1 (en) * | 2004-12-22 | 2006-06-22 | Chartered Semiconductor Manufacturing Ltd. | Method to improve device isolation via fabrication of deeper shallow trench isolation regions |
| KR100699839B1 (ko) * | 2005-04-21 | 2007-03-27 | 삼성전자주식회사 | 다중채널을 갖는 반도체 장치 및 그의 제조방법. |
| EP2062297A1 (fr) * | 2006-04-07 | 2009-05-27 | Koninklijke Philips Electronics N.V. | Co-integration d'un fet multi-grilles avec d'autres dispositifs à fet en technologie cmos |
-
2006
- 2006-02-03 FR FR0600970A patent/FR2897201B1/fr not_active Expired - Fee Related
-
2007
- 2007-01-26 US US11/698,755 patent/US7994008B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040016968A1 (en) * | 2002-04-08 | 2004-01-29 | Stmicroelectronics S.A. | Surround-gate semiconductor device encapsulated in an insulating medium |
| US20050189583A1 (en) * | 2002-10-01 | 2005-09-01 | Samsung Electronics Co., Ltd. | Field effect transistors having multiple stacked channels |
Non-Patent Citations (1)
| Title |
|---|
| WONG H. P., CHAN K. K. ET AL: "Self-aligned (Top and Bottom) double-gate MOSFET with 25 nm thick silicon channel", ELECTRON DEVICES MEETING, 1997. TECHNICAL DIGEST., INTERNATIONAL, 7 December 1997 (1997-12-07), pages 427 - 430, XP002391499 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2178111A1 (fr) * | 2008-10-17 | 2010-04-21 | Commissariat à l'Energie Atomique | Procédé de fabrication de composants empilés et auto-alignés sur un substrat |
| FR2937463A1 (fr) * | 2008-10-17 | 2010-04-23 | Commissariat Energie Atomique | Procede de fabrication de composants empiles et auto-alignes sur un substrat |
| US8110460B2 (en) | 2008-10-17 | 2012-02-07 | Commissariat A L'energie Atomique | Method for producing stacked and self-aligned components on a substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2897201B1 (fr) | 2008-04-25 |
| US7994008B2 (en) | 2011-08-09 |
| US20070194355A1 (en) | 2007-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1145300B1 (fr) | Procede de fabrication d'un transistor mis sur un substrat semi-conducteur | |
| FR2810161A1 (fr) | Memoire electronique a architecture damascene et procede de realisation d'une telle memoire | |
| FR2823009A1 (fr) | Procede de fabrication d'un transistor vertical a grille isolee a faible recouvrement de la grille sur la source et sur le drain, et circuit integre comportant un tel transistor | |
| FR2795555A1 (fr) | Procede de fabrication d'un dispositif semi-conducteur comprenant un empilement forme alternativement de couches de silicium et de couches de materiau dielectrique | |
| EP2293327A1 (fr) | Circuit intégré à transistors MOS couplés électrostatiquement et procédé de réalisation d'un tel circuit intégré | |
| FR2825834A1 (fr) | Procede de fabrication d'un disositif a semi-conducteur | |
| FR2990295A1 (fr) | Procede de formation de contacts de grille, de source et de drain sur un transistor mos | |
| EP0426251A1 (fr) | Procédé pour fabriquer un dispositif à transistors MIS ayant une électrode de grille en forme de "T" inversé | |
| EP2323160A1 (fr) | Procédé de réalisation de transistors à effet de champs avec une contre-électrode et dispositif semi-conducteur | |
| FR2823010A1 (fr) | Procede de fabrication d'un transistor vertical a grille isolee a quadruple canal de conduction, et circuit integre comportant un tel transistor | |
| FR3043837A1 (fr) | Procede de realisation de transistor a nanofil semi-conducteur et comprenant une grille et des espaceurs auto-alignes | |
| FR2810157A1 (fr) | Procede de realisation d'un composant electronique a source, drain et grille auto-allignes, en architecture damascene | |
| EP1788635B1 (fr) | Procédé de réalisation de transistor à double grilles auto-alignées par réduction de motifs de grille | |
| FR2860920A1 (fr) | Procede de realisation de connexions conductrices de circuits integres, et circuit integre mettant en oeuvre des telles connexions | |
| EP1192653A1 (fr) | Procede de gravure laterale par trous pour fabriquer des dispositifs semi-conducteurs | |
| EP2562802A2 (fr) | Procede de realisation d'un circuit integre tridimensionnel | |
| EP2765599A1 (fr) | Procédé de fabrication d'un transistor | |
| FR2894069A1 (fr) | Fabrication de transistors mos | |
| EP2120258B1 (fr) | Procédé de réalisation d'un transistor à source et drain métalliques | |
| FR2810792A1 (fr) | Transistor mos vertical a grille enterree et procede de fabrication de celui-ci | |
| FR2897201A1 (fr) | Dispositif de transistor a doubles grilles planaires et procede de fabrication. | |
| EP0958602A1 (fr) | Transistor et procede de realisation d'un transistor a contacts et a isolation de champ auto-alignes | |
| EP0675544A1 (fr) | Procédé de fabrication d'un transistor à effet de champ à grille isolée de longueur de canal réduite, et transistor correspondant | |
| FR2890234A1 (fr) | Procede de protection de la grille d'un transistor et circuit integre correspondant | |
| EP3701567B1 (fr) | Procede de fabrication d'un composant electronique a doubles boites quantiques |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20141031 |