FR2810161A1 - Memoire electronique a architecture damascene et procede de realisation d'une telle memoire - Google Patents
Memoire electronique a architecture damascene et procede de realisation d'une telle memoire Download PDFInfo
- Publication number
- FR2810161A1 FR2810161A1 FR0007416A FR0007416A FR2810161A1 FR 2810161 A1 FR2810161 A1 FR 2810161A1 FR 0007416 A FR0007416 A FR 0007416A FR 0007416 A FR0007416 A FR 0007416A FR 2810161 A1 FR2810161 A1 FR 2810161A1
- Authority
- FR
- France
- Prior art keywords
- gate
- layer
- grid
- floating gate
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007667 floating Methods 0.000 title claims abstract description 51
- 230000015654 memory Effects 0.000 title claims abstract description 47
- 239000010410 layer Substances 0.000 claims abstract description 157
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000011247 coating layer Substances 0.000 claims abstract description 18
- 230000008021 deposition Effects 0.000 claims abstract description 14
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 claims abstract description 13
- 239000012212 insulator Substances 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 21
- 238000000151 deposition Methods 0.000 claims description 17
- 125000006850 spacer group Chemical group 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 16
- 238000005520 cutting process Methods 0.000 claims description 14
- 238000009413 insulation Methods 0.000 claims description 11
- 239000011248 coating agent Substances 0.000 claims description 8
- 238000000576 coating method Methods 0.000 claims description 8
- 239000011229 interlayer Substances 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 5
- 238000010292 electrical insulation Methods 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 2
- 238000005538 encapsulation Methods 0.000 claims description 2
- 238000002513 implantation Methods 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 230000010354 integration Effects 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 230000008030 elimination Effects 0.000 description 5
- 238000003379 elimination reaction Methods 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000011282 treatment Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- -1 arsenic ions Chemical class 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000000763 evoking effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
Mémoire électronique, avec une source (118) et un drain (120), comportant, sur un substrat (100), une grille flottante (260) et une grille de commande (264).Conformément a l'invention, la grille flottante (260) présente une section sensiblement en U définissant un espace dans lequel est logée la grille de commande (264).
Description
MEMOIRE ELECTRONIQUE <B>A ARCHITECTURE</B> DAMASCENE <B>ET</B> PROCEDE <B>DE</B> REALISATION <B>D'UNE TELLE</B> MEMOIRE. <U>Domaine technique</U> La présente invention concerne mémoire électronique et un procédé de réalisation d' telle mémoire. De façon plus précise, l'invention concerne mémoire du type mémoire flash, par exemple à architecture damascène. On dit d'un composant semi conducteur qu'il répond à une architecture damascène lorsqu'il présente une surface, superficielle ou intermédiaire, sensiblement plane, à laquelle affleurent des parties conductrices enterrées d'une manière évoquant les armures d'un décor de Damas.
L'invention trouve des applications dans la fabrication de circuits de mémoire et en particulier de circuits de mémoire à forte densité d'intégration. Etat <U>de la technique antérieure</U> Un exemple de mémoire flash de type connu est donné par le document (1), dont les références sont indiquées à la fin de la présente description. Ce document illustre aussi les impératifs de conception et fabrication liés au performances et caractéristiques attendues pour un tel composant.
De façon générale, on cherche à réaliser des mémoires ou des circuits de mémoire avec une capacité de stockage d'informations toujours accrue, et avec des vitesses d'écriture et de lecture toujours plus élevées. Ces impératifs conduisent à la miniaturisation des composants et à leur intégration avec des densités croissantes. structure classique d'un point de mémoire, c'est-à dire d'un composant de mémoire individuel est comparable â celle d'un transistor à effet de champ avec une source, un canal et un drain. Toutefois, le canal est coiffé, non pas d'une grille unique, mais d'une structure de grille comprenant une grille flottante et une grille de commande, électriquement isolée de la grille flottante. Pour autoriser une programmation et une lecture rapide, une mémoire doit présenter un certain rapport de capacités entre une première capacité existant entre la grille flottante et la grille de commande, et une deuxième capacité existant entre la grille flottante et le substrat. Ce rapport doit en particulier être supérieur à 1, est détermine en fonction des paramètres électriques de la mémoire. Pour atteindre des densités d'intégration très fortes est connu de réduire la taille des points de mémoire. Ceci implique une réduction de la taille de leurs grilles et donc de l'épaisseur de l'isolant de grille qui sépare la grille flottante du canal sous- jacent. La réduction de l'épaisseur de l'isolant de grille conduit à une augmentation de la capacité électrique existant entre la grille flottante et le canal ou le substrat. Pour conserver le rapport entre les capacités indiqué ci-dessus, il convient donc d'augmenter également la valeur de la capacité entre la grille flottante et la grille de commande. Cette capacité, peut être légèrement augmentée en choisissant un isolant inter-grilles avec une constante diélectrique la plus élevée possible, mais reste limitée par la réduction de la taille des grilles imposée par miniaturisation du composant, et celle de l'épaisseur de l'isolant de grille. En effet, pour une épaisseur d'isolant de grille inférieure à 9 nm, des problèmes perte d'information apparaissent, liés à une perte charge à travers l'oxyde.
Une difficulté importante existe donc pour concilier impératifs de l'intégration et du maintien caractéristiques de fonctionnement des mémoires. A titre d'illustration de l'état de la technique, et plus particulièrement des techniques de fabrication de composants de type mémoire ou transistor, on peut se reporter encore aux documents (2) et (3) dont les références complètes sont également données à la de la description. <U>Exposé de l'invention.</U>
La presente invention a pour but de proposer une mémoire, de même qu'un procédé de réalisation d'une mémoire, qui ne présentent pas les limitations et difficultés mentionnées ci-dessus. Un autre but est de proposer une mémoire susceptible d' forte intégration et qui présente une capacité grille flottante- grille de commande améliorée par rapport à celle des dispositifs de mémoire connus.
Un est encore de proposer un procédé de fabrication de la mémoire qui soit à la fois économique et compatible avec les exigences d'une intégration forte. Pour atteindre ces buts, l'invention a plus précisément pour objet une mémoire électronique, avec une source et un drain, comportant, sur un substrat, une grille flottante et grille de commande. Conformément à l'invention la grille flottante présente une section sensiblement en U définissant un espace dans lequel est logée grille de commande.
Grâce à la forme en U de la grille flottante une surface en regard entre la grille flottante et la grille de commande peut être rendue plus importante que la surface en regard entre la grille flottante et 1e substrat. Ceci permet de disposer d'un rapport de capacités adapté à une écriture et â une lecture rapides et permet d'abaisser les tensions d'écriture.
Dans ces expressions Cint et C.X désignent respectivement une capacité inter-grilles, dont le diélectrique est une couche d'isolant inter-grilles, et une capacité formée entre la grille flottante et le substrat, dont le diélectrique est une couche 'isolant de grille. Les termes eax, eint. Eox. Einti et Sint désignent l'épaisseur, la constante diélectrique et la surface respectivement de l'oxyde de grille (ox) et de l'oxyde inter-grilles (int).
Dans ces expressions Cint et C.X désignent respectivement une capacité inter-grilles, dont le diélectrique est une couche d'isolant inter-grilles, et une capacité formée entre la grille flottante et le substrat, dont le diélectrique est une couche 'isolant de grille. Les termes eax, eint. Eox. Einti et Sint désignent l'épaisseur, la constante diélectrique et la surface respectivement de l'oxyde de grille (ox) et de l'oxyde inter-grilles (int).
Or, si on baisse tensions d'écriture (de programmation) il convient d'augmenter le rapport
ce est possible avec la mémoire conforme à l'invention De façon plus précise, la mémoire de l'invention peut être telle que - la grille de commande présente une première face tournée vers le substrat et des faces, dites latérales, sensiblement perpendiculaires à la première face, tournées respectivement vers la source et le drain, - la grille flottante présente une première partie située entre la première face de la grille de commande et le substrat, en regard de ladite première face de la grille de commande, - la grille flottante présente en outre des deuxième et troisième parties, dites latérales, sensiblement perpendiculaires à la première partie et disposées en regard des faces latérales de la grille de commande.
ce est possible avec la mémoire conforme à l'invention De façon plus précise, la mémoire de l'invention peut être telle que - la grille de commande présente une première face tournée vers le substrat et des faces, dites latérales, sensiblement perpendiculaires à la première face, tournées respectivement vers la source et le drain, - la grille flottante présente une première partie située entre la première face de la grille de commande et le substrat, en regard de ladite première face de la grille de commande, - la grille flottante présente en outre des deuxième et troisième parties, dites latérales, sensiblement perpendiculaires à la première partie et disposées en regard des faces latérales de la grille de commande.
On constate que la surface en regard entre la grille flottante et la grille de commande correspond sensiblement ' la somme de la surface de la première face et de celle des faces latérales de la grille de commande. En revanche la surface en regard entre la grille flottante et le substrat se limite à la surface de la première partie de la grille flottante, c'est-à- dire environ la surface de la première face de la grille de commande.
Dans réalisation particulière du composant de mémoire l'invention, celui-ci peut comporter une couche d'isolant inter-grilles, disposée entre la grille flottante et la grille de commande. Cette couche présente également une section sensiblement en U ajustée la grille flottante et sur la grille de commande Différentes possibilités de mise en forme de la couche isolant de grille seront exposées dans la suite du texte.
L'invention concerne également un procédé de fabrication d'une mémoire, par exemple telle qu'indiquee ci-dessus. Le procédé comporte les étapes successives suivantes a) la formation sur un substrat d'une grille factice, b) la réalisation dans le substrat d'une source et d'un drain, auto alignées sur la grille factice, c) l'enrobage de la grille factice par une couche d'enrobage, et planage de cette couche avec arrêt sur grille factice, d) l'élimination de la grille factice pour libérer un puits grille destiné à recevoir la grille flottante et la grille de commande, e) le dépot d'au moins une première couche de grille, d'au mois une couche d'isolant inter-grilles et d'au moins deuxième couche de grille, et mise en forme couches pour définir une grille flottante et une grille de commande séparées par un isolant inter-grilles, la première couche de grille et la couche d'isolant inter-grilles présentant une épaisseur globale inférieure à une hauteur du puits.
La grille factice a un rôle important pour fixer l'emplacement et les dimensions des grilles définitives. Elle peut aussi être utilisée comme masque d'implantation lors de la formation des régions de source et de drain. En effet, lorsque ces régions sont formées par implantation d'impuretés dopantes, elles sont automatiquement alignées sur les flancs de la grille factice, et donc sur ceux des grilles définitives qui remplaceront la grille factice.
La source et le drain peuvent être formes, par exemple, en une ou deux étapes d'implantation en utilisant à chaque fois la grille factice comme masque d'implantation. I1 est alors de plus possible d'équiper la grille factice d'espaceurs latéraux qui garnissent ses flancs. Lorsque ces espaceurs sont formés entre les deux étapes d'implantation, on obtient, de façon connue en soi, des régions de source et de drain graduelles.
Enfin, il convient de relever le rôle de la grille factice lors de la siliciuration des régions de source et de drain. Lorsque les matériaux utilises pour la grille factice et ceux utilisés pour les espaceurs latéraux sont choisis pour ne pas réagir avec un métal de siliciuration, il est possible de déposer ce métal sur l'ensemble de la structure puis de soumettre celle- ci ' un traitement thermique avec une température suffisante pour provoquer la siliciuration. La siliciuration n'a alors lieu que dans des régions où le métal est en contact direct avec du silicium. Une telle siliciuration est qualifiée de sélective.
Le procédé de l'invention offre plusieurs possibilités pour l'isolation électrique mutuelle des couches de matériaux formant la grille flottante et la grille de commande. L'isolation doit être prévue entre les couches et aux extrémités de celles-ci. Les extrémités considérées ici correspondent aux limites d'extension des couches dans une direction normale à la direction drain-source, c'est à dire le long drain le long de la source, perpendiculairement au sens de circulation d'un courant de canal.
A cet effet, et selon une première possibilité, 'étape e) du procédé peut comporter le dépôt de la première couche de grille et de la couche d'isolant inter-grilles, - la gravure de ces couches pour définir leur extension le long des source et drain, - l'isolation électrique de flancs de découpage des couches, obtenus par la gravure, - le dépôt de la deuxième couche de grille avec une épaisseur suffisante pour combler le puits de grille, - le polissage de la deuxième couche de grille, de la couche d'isolant inter-grilles et de la première couche de grille, avec arrêt sur la couche d'enrobage.
L'isolation électrique des flancs de découpage peut avoir lieu par exemple par oxydation de ces flancs, ou par recouvrement de ces flancs au moyen d'une couche de diélectrique, comparable à des espaceurs latéraux de grille.
I1 est également possible de profiter de la couche d'isolant inter-grilles pour isoler électriquement les flancs de découpage. Dans ce cas, 'étape e) du procédé peut comporter dans l'ordre le dépôt de la première couche de grille, - la gravure de la première couche de grille pour définir son extension le/ long de la source et du drain, - le dépôt de la couche d'isolant inter-grilles et de la deuxième couche de grille, la couche isolant inter-grilles présentant avec la première couche de grille un épaisseur totale inférieure à la hauteur du puits de grille, et la deuxième couche grille présentant une épaisseur suffisante pour combler le puits de grille, - le polissage de la deuxième couche de grille, de la couche d'isolant inter-grilles et de la première couche de grille, avec arrêt sur la couche d'enrobage.
La couche d'enrobage de la grille factice a, dans la cadre du procédé, essentiellement un rôle de "moule", pour former le puits de grille après l'élimination de la grille factice. Le matériau d'enrobage peut cependant se voir conférer autres fonctions. Par exemple, le matériau d'enrobage peut être choisi électriquement conducteur et former des accès de contact pour la source et le drain.
Le matériau d'enrobage peut aussi être choisi électriquement isolant pour isoler, par exemple, différents composants formés sur un même substrat. Dans cas, des passages de prise de contact sont pratiqués dans la couche d'enrobage à l'aplomb de la source et du drain, pour les relier électriquement à lignes interconnexion, par exemple. L'interconnexion des composants fait partie des techniques courantes et usuelles de la microélectronique et n'est davantage decrite ici.
D'autres caractéristiques et avantages de l'invention ressortiront de la description qui va suivre en référence aux figures des dessins annexés. Cette description est donnée à titre purement illustratif et non limitatif. <U>Brève description des figures</U> - Les figures 1 et 2 sont coupes schématiques d'une structure à semi conducteurs illustrant la réalisation d'une grille factice lors de la mise en #uvre d'un procédé conforme à l'invention.
- La figure 3 illustre une siliciuration auto- alignée, opérée sur une structure conforme à la figure 2 - Les figures 4 et 5 illustrent la formation d une couche d'enrobage sur une structure conforme à la figure 3. - La figure 6 illustre l'élimination de la grille factice d'une structure conforme à la figure 5.
- Les figures 7, 8 et 9 montrent, en coupe, la realisation d'une grille définitive à partir d'une structure conforme à la figure 6.
- La figure 10 est une vue de dessus d'une structure comparable à celle de la figure 9 illustre première possibilité de réalisation des grilles.
- La figure 11 est une coupe schématique selon un plan XI-XI de la structure de la figure - La figure 12 est une coupe schématique selon un plan XII-XII de la structure de la figure - La figure 13 est une vue de dessus d'une structure comparable à celle de la figure 9 et illustre une deuxième possibilité de réalisation des grilles. - La figure 14 est une coupe schématique de la structure de la figure 13 selon un plan XIV-XIV.
- La figure est une coupe schématique de la structure de la figure 13 selon un plan XV-XV. Description détaillee de modes de mise en #uvre de <U>l'invention.</U> Des parties identiques similaires ou équivalentes des différentes figures décrites ci-après portent les mêmes reférences numériques de façon à faciliter le report d'une figure à l'autre. Par ailleurs, bien la description concerne la fabrication de composants sur un substrat massif, en l'occurrence de silicium, il convient de souligner que les procédés restent identiques pour la formation des composants sur un substrat à couche mince isolée tel que les substrats de type<B>soi</B> (silicium sur isolant/silicon on insulator).
Enfin, différentes parties de composant représentées sur figures ne le sont pas nécessairement selon échelle uniforme, pour rendre les figures plus lisibles.
La figure 1 montre un substrat de silicium 100 dont la surface a ' ' oxydée afin de former une couche 102 d'oxyde de silicium dite couche piédestal.
Sur la couche 102 sont successivement déposées une couche de silicium polycristallin ou amorphe 104 puis une couche de nitrure de silicium 106. L'ensemble de ces couches forme un empilement 110. L'épaisseur totale des couches 104 et<B>106</B> est, par exemple, de l'ordre de 100 à 500 nm et correspond sensiblement à l'épaisseur totale des grilles d'un point de mémoire qui sera finalement obtenu au terme du procédé de fabrication.
Un masque de gravure 108, représenté trait discontinu, tel qu'un masque de résine photosensible, est formé sur la couche 106 de nitrure de silicium. Ce masque définit l'emplacement, la taille et forme d'une grille factice que l'on souhaite réaliser dans l'empilement 110. Les couches 102, 104 et 106 de l'empilement 110 sont éliminées par gravure à l'exception d' portion protégée par le masque 108.
Cette portion de l'empilement forme le corps de la grille factice, repérée avec la référence 112 sur la figure 2.
La formation de la grille factice suivie d'une première implantation d'ions à faible dose. A titre d'exemple, lors de la première implantation, on peut implanter des ions de bore, de phosphore ou d'arsenic avec une dose de 1013 à 1014<B>CM -2</B> à énergie de 3 a 25 keV.
La première implantation est suivie par la formation sur le ou les flancs de la grille factice d'espaceurs latéraux 114, 116 visibles â la figure 2.
Les espaceurs latéraux comportent une première couche d'oxyde de silicium 114 en contact avec les couches 104 et 106 de la grille factice. Une deuxième couche 116, superficielle, de nitrure de silicium recouvre la couche d'oxyde. La première couche d'espaceur 114 a essentiellement pour rôle de limiter les contraintes de contact avec les couches de matériau la grille factice, et notamment avec le silicium polycristallin. Elle limite aussi les contraintes de contact avec une petite portion de substrat qu'elle touche à la base de la grille factice.
La deuxième couche d'espaceur 116 essentiellement pour rôle de protéger la grille factice traitements ultérieurs du procédé et en particulier les traitements de siliciuration.
La formation des espaceurs latéraux peut avoir lieu selon des techniques connues en soi, qui prévoient pour l'essentiel le dépôt en pleine plaque matériaux sélectionnés puis la gravure anisotrope de ces matériaux pour n'en laisser subsister qu'une faible épaisseur sur les flancs de la grille factice.
Eventuellement, après la formation des espaceurs latéraux, une deuxième implantation impuretés peut être conduite à plus forte dose, par exemple de 1014 à 5. 1015 at/cmZ . La deuxième implantation utilise alors la grille factice, élargie les espaceurs latéraux, comme masque d'implantation. Elle permet d'obtenir dans le substrat des régions 118,120 de source et de drain graduelles avec un dopage qui diminue en allant vers le canal 121. Le caractère graduel des régions de source et de drain n'est volontairement pas représenté sur les figures pour des raisons de clarté.
La figure 3 montre une étape suivante qui consiste à effectuer une siliciuration sélective du substrat dans les régions de source et de drain. Cette opération comporte le dépôtld'une couche 124 de métal tel que, par exemple, du titane, du cobalt, ou du nickel puis un traitement thermique â une température suffisante pour provoquer une réaction de siliciuration entre le métal et le silicium du substrat. La siliciuration permet d'augmenter localement la conductivité de la source et du drain et réduire ainsi leur résistance d'accès.
La siliciuration est qualifiée de sélective dans mesure où elle est limitée aux zones dans lesquelles le métal de la couche 124 est directement en contact avec du silicium. On peut observer sur la figure que la couche de métal 124 a disparu dessus des régions de source et de drain pour y former des couches superficielles 126,128 de siliciure. En revanche la couche de métal 124 persiste sur dessus et sur les flancs de la grille factice. En effet, sur ces parties, le nitrure de silicium des couches 106 et 116 de la grille factice et des espaceurs ont empêché la siliciuration.
Une vue légèrement élargie donnée à la figure 3 montre, sous la forme d'amorces en trait mixte, d'autres grilles factices éventuellement réalisées sur le même substrat.
Les figures 4 et 5 montrent une opération d'enrobage de la grille factice. Une épaisse couche de matériau d'enrobage 200 est déposée sur l'ensemble de la structure pour en épouser la forme. On peut observer que la couche d'enrobage présente une épaisseur qui est supérieure à la hauteur de la grille factice. Le matériau d'enrobage peut être choisi conducteur ou isolant. Dans l'exemple décrit, il s'agit, par exemple une couche d'oxyde de silicium, c'est à dire un matériau isolant électrique.
La figure 5 montre le résultat d'une opération planage lors de laquelle la couche d'enrobage a eté polie pour lui conférer une surface plane 236. Le polissage est poursuivi avec arrêt sur la couche de nitrure de silicium 106 de la grille factice pour la rendre affleurante à la surface plane 236. On peut noter que lorsque le matériau d'enrobage est conducteur électrique, le planage avec arrêt sur la couche de nitrure de silicium conduit à la séparation électrique de la source et du drain.
Une étape suivante du procédé comprend, comme le montre la figure 6, l'élimination de la grille factice pour former un puits 240 délimité par les espaceurs latéraux 114, 116 et entouré par la couche d'enrobage 200. L'élimination de la grille factice comprend la gravure successive des couches 104, 106 composant la grille factice, puis la gravure de la couche de piédestal 102, qui, dans cet exemple, est également éliminée.
La figure 7 illustre une première série d',opérations pour la réalisation d'une grille définitive. Tout d'abord une couche d'isolant de grille 248 est formée au fond du puits 240. I1 s'agit, par exemple, d'une couche d'oxyde de silicium obtenue par dépôt de Si02 ou par oxydation du substrat 100 sous- jacent. On dépose ensuite une première couche de grille 260 suivie d'une couche d'isolant inter-grilles 262.
La première couche de grille peut être formée, par exemple, en un matériau choisi parmi : Si, W, TaN, W/TiN, Ti, TaN ou Cu/TaN, W/Nb ; W/Ru02 ou en un empilement de sous-couches formées de ces matériaux. La couche d'isolant inter-grilles peut également être massive ou formée d' empilement de sous-couches diélectriques. I1 s'agit par exemple, d'un empilement oxyde/ nitrure /oxyde qui présente l'avantage d'une forte constante diélectrique.
La couche d'isolant intergrilles peut être aussi un isolant à forte constante diélectrique (HiK). L'épaisseur de cette couche est donnée, par exemple, par le rapport des constantes diélectriques
Dans cette expression giK, SONO, tilix et toNo sont les constantes diélectriques et les épaisseurs respectivement d'un matériau à forte constante diélectrique et d'un empilement oxyde/nitrure/oxyde.
Dans cette expression giK, SONO, tilix et toNo sont les constantes diélectriques et les épaisseurs respectivement d'un matériau à forte constante diélectrique et d'un empilement oxyde/nitrure/oxyde.
Ce matériau est par exemple A1203 (E=12), Ti02 (s=40), Hf02 (E=2 ) BST (s>200 en couche mince). De préférence, on choisit une couche d'isolant intergrilles en un matériau avec une constante diélectrique supérieure à celle de l'isolant de grille. Lorsque ces matériaux sont respectivement un empilement oxyde/nitrure/oxyde et de l'oxyde de silicium, l'épaisseur des couches est, par exemple, de 140Â (0/N/0) et 90Â (oxyde) respectivement.
On peut observer sur la figure 7 que l'épaisseur globale de la première couche de grille et de la couche d'isolant de gille est inférieure à la profondeur du puits 240 c'est à dire inférieure à la hauteur de la grille factice précédemment éliminée. On neglige dans cette évaluation de l'épaisseur la couche d'isolant de grille 148 qui, tout comme la couche d'isolant inter-grilles sont représentées avec épaisseurs.. exagérées pour des raisons de clarte des figures. A ce stade du procédé, de même qu'avant le depôt de la couche d'isolant inter-grilles, peuvent intervenir des opérations de gravure et/ou d'isolation certaines parties. Ces opérations n'apparaissent pas la figure 7 mais seront décrites ultérieurement. Les figures 8 et 9 montrent l'achèvement du composant de mémoire. Une deuxième couche de grille , en un ou plusieurs matériaux conducteurs choisis parmi ceux mentionnés précédemment pour la première couche de grille, est déposée sur la couche d'isolant inter-grilles 262. Comme le montre la figure 8, l'épaisseur de la deuxième couche de grille est suffisante pour entièrement combler la partie du puits non encore occupée par les autres couches de la grille définitive.
Le dépôt de la deuxième couche de grille est suivi, comme le montre la figure 9, d'un planage qui permet d'éliminer tous les matériaux qui dépassent au dessus de la couche d'enrobage 200 pour remettre nu sa face superficielle 236. Cette opération termine le procédé de fabrication de la mémoire proprement dite. Il peut toutefois être complété par l'interconnexion du composant de mémoire avec d'autres composants réalisés sur le même substrat ou non. Les opérations d'interconnexion sortent du cadre strict de l'invention et sont en soi bien connues. Elles ne sont donc pas décrites ici. Simplement, des lignes en trait discontinu indiquent la position de passages de prise de contact 270 qu'il est possible de pratiquer dans la couche d'enrobage 200 pour relier la source le drain à des lignes d'interconnexion non représentées La figure 9 qui correspond à un plan de coupe du composant passant par la source et le drain, montre la forme en U de la grille flottante finalement obtenue à partir de la première couche de grille. La grille flottante est séparée de la grille de commande par l'isolant inter-grilles, également en U. Elle .entoure la grille de commande sur trois cotés, en l'occurrence, le côté tourné vers le canal 121, et les deux côtes latéraux perpendiculaires au substrat.
Pour des raisons de commodité, les références 260 et 264 sont utilisées dans la suite du texte aussi bien pour désigner les première et deuxième couches de grille que pour désigner la grille flottante et la grille de commande, respectivement formées par ces couches.
La figure 10 est une vue de dessus du composant de mémoire de la figure 9. Elle correspond à une mise #uvre particulière du procédé de l'invention dans laquelle on a d'abord formé la première couche de grille 260 et la couche d'isolant inter-grilles 262, puis découpé ces couches avant de former la deuxième couche de grille 264. Le découpage correspond ici à une gravure de ces couches, destinée à fixer leur extension long de la source et du drain 118 et 120. Sur la figure l'emplacement des régions de source et de drain 118, 120, cachées par la couche d'enrobage, est indiqué en trait discontinu. Les bords de la première couche de grille et de la couche d'isolant inter-grilles, tels que fixés par le découpage, sont indiqués par des flèches 280. La référence 282 indique une couche d'isolant appelée isolant de bords, recouvre les bords de découpage de la première couche de grille et de la couche d'isolant inter-grilles. La couche d'isolant de bords peut être obtenue oxydation du bord découpage de la première couche de grille. Elle peut aussi être formée par dépôt d'une couche de matériau diélectrique puis par gravure anisotrope de ce matériau, comme pour la formation des espaceurs latéraux sur les flancs de la grille factice. La couche d'isolant de bords 282 permet d'isoler électriquement la première couche de grille 260 et la deuxième couche de grille 264, formée ultérieurement, sur les bords de découpage 280.
Les figures 9 et 10 montrent la structure dite damascène qui se caractérise par l'affleurement des couches métalliques et en particulier la deuxième couche de grille formant la grille de commande, à la surface libre 236 de la couche d'enrobage. Sur la figure 10 on observe aussi que la deuxième couche de grille 264 peut se prolonger parallèlement aux régions de source et de drain (perpendiculairement au plan de coupe la figure 9) pour former une ligne de mots, par exemple.
Enfin, on a indiqué sur la figure 10 des plans de coupe IX-IX, XI-XI et XII-XII qui correspondent aux figures 9, 11 et 12. La figure 11 est une coupe de la structure des figures 9 et 10 selon un plan de coupe qui traverse, en son milieu, la partie de la première couche grille 262 remontant sur les espaceurs latéraux 114, 116. Elle permet de mieux montrer l'isolant de bords 282 qui délimite latéralement la grille flottante La couche d'isolant inter-grilles 262 et la deuxième couche de grille 264, formant la grille de commande, sont indiquées en trait discontinu car cachées la première couche de grille (grille flottante). La référence 290 désigne une tranchée profonde d'oxyde de silicium pratiquée dans le substrat 100 pour isoler le composant de mémoire d'autres composants formés sur le même substrat.
La figure 12, est une coupe de la structure des figures 9 et 10 qui traverse, en son milieu, la grille de commande selon une direction perpendiculaire au plan de la figure 9. Cette coupe laisse apparaitre la première couche de grille 260 et la couche d'isolant de grille 262, qui ont été découpées et protégées par la couche d'isolant de bords 282, avant la formation de la deuxième couche de grille 264.
__ La figure 13, est une vue de dessus d'un composant comparable à celui de la figure 9 et illustre une autre possibilité de réalisation de la grille flottante et de la grille de commande. Selon cette variante du procédé, on dépose d'abord la première couche de grille 260, puis on découpe cette couche avant de déposer la couche d'isolant inter-grilles 262 et la deuxième couche de grille 264. Le découpage de la première couche de grille 260, opéré par gravure de celle-ci selon un masque de gravure approprié, est destine à fixer son extension parallèlement aux régions de source et de drain. En somme, le découpage ne se distingue de celui opéré dans la variante précédemment décrite, que par le fait qu'il ne concerne que la première couche de grille, sans affecter la couche d'isolant inter-grilles déposée ultérieurement. On peut observer sur la figure 13 qu'aucune couche d'isolant de bords 'est prévue.
Le fait qu'une isolation spécifique des bords de découpe de la première couche de grille soit inutile pour un composant conforme à la figure 13, ressort encore plus clairement de la figure 14. La figure 14 est une coupe de la structure de la figure 13 selon un plan de coupe XIV-XIV qui traverse, en son milieu, la partie de la couche d'isolant inter-grilles qui remonte le long des espaceurs 114, 116, et le long des flancs latéraux de la grille flottante et de la grille de commande. On peut observer que les bords de découpage de la première couche de grille 260 portant la référence 280 par analogie avec les figure 11 et 12, sont entièrement recouvertes et isolées la deuxième couche de grille 264, par la couche d'isolant inter- grilles 262. Celle-ci encapuchonne en quelque sorte la grille flottante 260.
On peut faire la même observation la figure 15 qui est une coupe selon un plan coupe XV-XV parallèle à celui de la figure 14 passant par le milieu de la grille de commande. L'indication des plans de coupe est également donnée sur la figure 13. La grille de commande 264 est de type damascène affleure à la surface 236 de la couche d'enrobage cachée sur figure 'ensemble des réalisations décrites référence aux figures concerne chaque fois un point mémoire isolé.
Toutefois, les procédés de l'invention s'appliquent de façon identique pour la réalisation collective d'une pluralité de points de mémoire. <U>DOCUMENTS CITES</U> "Novel 0.44um2 Ti-Salicide STI Cell Technology High Density NOR Flash Memories and High Performance Embedded Application" de H WATANABE et coll.
1998 IEEE, pages 975-978 (2) FR-A-2 757 312 (3) FR-A-2 750 534
Claims (3)
1. Mémoire électronique, avec une source (118) et un drain (120), comportant, sur un substrat (100), une grille flottante (260) et une grille commande (264 , caractérisée en ce que la grille flottante (260) présente une section sensiblement en U définissant un espace dans lequel est logée la grille commande (264 .
2. Mémoire selon la revendication 1, dans laquelle - grille de commande (264) présente première face tournée vers le substrat (100) et des faces, dites latérales, sensiblement perpendiculaires à la première face, tournées respectivement vers la source le drain, - la grille flottante (260) présente une première partie située entre la première face de grille de commande (264) et le substrat (100), regard de ladite première face de la grille de commande, et caractérisée en ce que - la grille flottante présente en outre deuxième et troisième parties, dites latérales, sensiblement ...perpendiculaires à la première partie et disposées en regard des faces latérales de la grille de commande.
3. Mémoire selon l'une des revendication 1 ou 2, comprenant une couche d'isolant inter-grilles (262), disposée entre la grille flottante (260) et la grille de commande (264), et présentant également une section sensiblement en U ajustée sur la grille flottante et sur la grille de commande. . Mémoire selon la revendication , dans laquelle la couche (262) d'isolant inter grilles comporte un empilement de sous-couches diélectriques. . Mémoire selon la revendication , dans laquelle la couche d'isolant intergrilles est en un matériau avec une constante diélectrique supérieure à celle 'un isolant de grille séparant la grille flottante du substrat. 6. Mémoire selon la revendication 3, dans laquelle la couche d'isolant inter-grilles (262) et la grille flottante (260) présentent au moins un bord commun sensiblement en forme de U. 7. Mémoire selon la revendication 6, dans laquelle le bord commun est recouvert d'un matériau isolant électrique (282) séparant la grille flottante de la grille de commande. 8. Procédé de fabrication d'une mémoire avec une source (118), un drain (120), une grille flottante (260) une grille de commande (264), le procédé comportant les étapes successives suivantes a) formation sur un substrat d'une grille factice ( b) réalisation dans le substrat de régions de source et de drain (118, 120), auto-alignées sur la grille factice, c) enrobage de la grille factice par une couche d'enrobage (200) et planage de cette couche avec arrêt sur la grille factice, d) élimination de la grille factice pour libérer un puits de grille (240) destiné à recevoir la grille flottante et la grille de commande, e) dépôt d'au moins une première couche de grille (260), d'au mois une couche d'isolant inter-grilles (262) et d'au moins une deuxième couche de grille (264), et mise en forme des couches pour définir une grille flottante et une grille de commande separées par un isolant inter-grilles, la première couche de grille et la couche d'isolant inter-grilles presentant une épaisseur globale inférieure à une hauteur du puits de grille. 9. Procédé selon la revendication 8 dans lequel l'étape e) comporte dans l'ordre - le dépôt de la première couche de grille (260 et de la couche d'isolant inter-grilles (262), - gravure de ces couches pour définir leur extension le long des source et drain, - isolation électrique de flancs de découpe des couches, obtenus par la gravure, - dépot de la deuxième couche de grille (264) avec une épaisseur suffisante pour combler le puits de grille, - polissage de la deuxième couche de grille (264), de la couche d'isolant inter-grilles (262) et de la première couche de grille (260) avec arrêt sur la couche d'enrobage. 10. Procédé selon la revendication 8, dans lequel l'étape e) comporte dans l'ordre - le dépôt de la première couche de grille (260), - la gravure de la première couche de grille (260) pour définir son extension le long de la source et du drain, - le dépôt de la couche d'isolant inter-grilles (262) et de la deuxième couche de grille (264), la couche d'isolant inter-grilles présentant avec la première couche de grille un épaisseur totale inférieure a la hauteur du puits de grille (240), et la deuxième couche de gille présentant une épaisseur suffisante pour combler le puits de grille, - le polissage de la deuxième couche de grille, de la couche d'isolant inter-grilles et de la première couche de grille, avec arrêt sur la couche d'enrobage (200). 11. Procédé selon la revendication 8, dans lequel avant l'étape c), on forme sur la .grille factice des espaceurs de grille (114, 116) en au moins un matériau isolant électrique. 12. Procédé selon la revendication 8, dans lequel la couche d'enrobage (200) est en un matériau conducteur électrique pour former des accès de contact de la source et du drain. 13. Procédé selon la revendication 8, dans lequel le matériau de la couche d'enrobage (200) un matériau isolant électrique. 14. Procédé selon la revendication 8, comprenant, avant l'enrobage de la grille factice, une siliciuration auto-alignée des régions de source et de drain.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0007416A FR2810161B1 (fr) | 2000-06-09 | 2000-06-09 | Memoire electronique a architecture damascene et procede de realisation d'une telle memoire |
US10/296,201 US6955963B2 (en) | 2000-06-09 | 2001-06-08 | Damascene architecture electronic storage and method for making same |
PCT/FR2001/001775 WO2001095392A1 (fr) | 2000-06-09 | 2001-06-08 | Memoire electronique a architecture damascene et procede de realisation d'une telle memoire |
EP01943589A EP1292984A1 (fr) | 2000-06-09 | 2001-06-08 | Memoire electronique a architecture damascene et procede de realisation d'une telle memoire |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0007416A FR2810161B1 (fr) | 2000-06-09 | 2000-06-09 | Memoire electronique a architecture damascene et procede de realisation d'une telle memoire |
Publications (2)
Publication Number | Publication Date |
---|---|
FR2810161A1 true FR2810161A1 (fr) | 2001-12-14 |
FR2810161B1 FR2810161B1 (fr) | 2005-03-11 |
Family
ID=8851145
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR0007416A Expired - Fee Related FR2810161B1 (fr) | 2000-06-09 | 2000-06-09 | Memoire electronique a architecture damascene et procede de realisation d'une telle memoire |
Country Status (4)
Country | Link |
---|---|
US (1) | US6955963B2 (fr) |
EP (1) | EP1292984A1 (fr) |
FR (1) | FR2810161B1 (fr) |
WO (1) | WO2001095392A1 (fr) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8389368B2 (en) | 2009-03-27 | 2013-03-05 | Commissariat à l'énergie atomique et aux energies alternatives | Method for producing a conductive nanoparticle memory device |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100469129B1 (ko) * | 2002-09-30 | 2005-01-29 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그 제조방법 |
US6909151B2 (en) | 2003-06-27 | 2005-06-21 | Intel Corporation | Nonplanar device with stress incorporation layer and method of fabrication |
US7456476B2 (en) | 2003-06-27 | 2008-11-25 | Intel Corporation | Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication |
KR100518594B1 (ko) * | 2003-09-09 | 2005-10-04 | 삼성전자주식회사 | 로컬 sonos형 비휘발성 메모리 소자 및 그 제조방법 |
US7268058B2 (en) * | 2004-01-16 | 2007-09-11 | Intel Corporation | Tri-gate transistors and methods to fabricate same |
US7154118B2 (en) * | 2004-03-31 | 2006-12-26 | Intel Corporation | Bulk non-planar transistor having strained enhanced mobility and methods of fabrication |
US7042009B2 (en) | 2004-06-30 | 2006-05-09 | Intel Corporation | High mobility tri-gate devices and methods of fabrication |
US7348284B2 (en) * | 2004-08-10 | 2008-03-25 | Intel Corporation | Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow |
US7405116B2 (en) * | 2004-08-11 | 2008-07-29 | Lsi Corporation | Application of gate edge liner to maintain gate length CD in a replacement gate transistor flow |
KR100587396B1 (ko) * | 2004-08-13 | 2006-06-08 | 동부일렉트로닉스 주식회사 | 비휘발성 메모리 소자 및 그의 제조방법 |
US7332439B2 (en) * | 2004-09-29 | 2008-02-19 | Intel Corporation | Metal gate transistors with epitaxial source and drain regions |
US7422946B2 (en) | 2004-09-29 | 2008-09-09 | Intel Corporation | Independently accessed double-gate and tri-gate transistors in same process flow |
US7361958B2 (en) * | 2004-09-30 | 2008-04-22 | Intel Corporation | Nonplanar transistors with metal gate electrodes |
US20060086977A1 (en) * | 2004-10-25 | 2006-04-27 | Uday Shah | Nonplanar device with thinned lower body portion and method of fabrication |
US7518196B2 (en) | 2005-02-23 | 2009-04-14 | Intel Corporation | Field effect transistor with narrow bandgap source and drain regions and method of fabrication |
US20060202266A1 (en) * | 2005-03-14 | 2006-09-14 | Marko Radosavljevic | Field effect transistor with metal source/drain regions |
US7858481B2 (en) | 2005-06-15 | 2010-12-28 | Intel Corporation | Method for fabricating transistor with thinned channel |
US7547637B2 (en) * | 2005-06-21 | 2009-06-16 | Intel Corporation | Methods for patterning a semiconductor film |
US7279375B2 (en) * | 2005-06-30 | 2007-10-09 | Intel Corporation | Block contact architectures for nanoscale channel transistors |
JP4851740B2 (ja) * | 2005-06-30 | 2012-01-11 | 株式会社東芝 | 半導体装置およびその製造方法 |
KR100824400B1 (ko) * | 2005-07-08 | 2008-04-22 | 삼성전자주식회사 | 비휘발성 기억 소자 및 그 형성 방법 |
US7402875B2 (en) * | 2005-08-17 | 2008-07-22 | Intel Corporation | Lateral undercut of metal gate in SOI device |
US20070090416A1 (en) * | 2005-09-28 | 2007-04-26 | Doyle Brian S | CMOS devices with a single work function gate electrode and method of fabrication |
US20070090408A1 (en) * | 2005-09-29 | 2007-04-26 | Amlan Majumdar | Narrow-body multiple-gate FET with dominant body transistor for high performance |
US7485503B2 (en) | 2005-11-30 | 2009-02-03 | Intel Corporation | Dielectric interface for group III-V semiconductor device |
US20070152266A1 (en) * | 2005-12-29 | 2007-07-05 | Intel Corporation | Method and structure for reducing the external resistance of a three-dimensional transistor through use of epitaxial layers |
EP1840947A3 (fr) * | 2006-03-31 | 2008-08-13 | Semiconductor Energy Laboratory Co., Ltd. | Dispositif de mémoire à semi-conducteurs non volatile |
US8143646B2 (en) | 2006-08-02 | 2012-03-27 | Intel Corporation | Stacking fault and twin blocking barrier for integrating III-V on Si |
US8362566B2 (en) | 2008-06-23 | 2013-01-29 | Intel Corporation | Stress in trigate devices using complimentary gate fill materials |
US20100062593A1 (en) * | 2008-09-10 | 2010-03-11 | Promos Technologies Inc. | Method for preparing multi-level flash memory devices |
FR2943850B1 (fr) | 2009-03-27 | 2011-06-10 | Commissariat Energie Atomique | Procede de realisation d'interconnexions electriques a nanotubes de carbone |
CN102237365B (zh) * | 2010-04-28 | 2013-01-02 | 中国科学院微电子研究所 | 一种闪存器件及其制造方法 |
CN103811318B (zh) * | 2012-11-08 | 2016-08-31 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法 |
CN103811423B (zh) * | 2012-11-13 | 2016-07-06 | 中芯国际集成电路制造(上海)有限公司 | 存储器件的形成方法 |
US10141417B2 (en) | 2015-10-20 | 2018-11-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gate structure, semiconductor device and the method of forming semiconductor device |
JP2017139336A (ja) * | 2016-02-03 | 2017-08-10 | 渡辺 浩志 | フラッシュメモリの構造とその動作法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08204032A (ja) * | 1995-01-20 | 1996-08-09 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
DE19639026C1 (de) * | 1996-09-23 | 1998-04-09 | Siemens Ag | Selbstjustierte nichtflüchtige Speicherzelle |
FR2757312A1 (fr) * | 1996-12-16 | 1998-06-19 | Commissariat Energie Atomique | Transistor mis a grille metallique auto-alignee et son procede de fabrication |
US5801415A (en) * | 1996-05-16 | 1998-09-01 | Taiwan Semiconductor Manufacturing Company Ltd. | Non-volatile-memory cell for electrically programmable read only memory having a trench-like coupling capacitors |
DE19732870A1 (de) * | 1997-07-30 | 1999-02-18 | Siemens Ag | Nichtflüchtige Speicherzelle mit hoher Koppelkapazität |
US6002151A (en) * | 1997-12-18 | 1999-12-14 | Advanced Micro Devices, Inc. | Non-volatile trench semiconductor device |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5960270A (en) * | 1997-08-11 | 1999-09-28 | Motorola, Inc. | Method for forming an MOS transistor having a metallic gate electrode that is formed after the formation of self-aligned source and drain regions |
US5856225A (en) * | 1997-11-24 | 1999-01-05 | Chartered Semiconductor Manufacturing Ltd | Creation of a self-aligned, ion implanted channel region, after source and drain formation |
JP4488565B2 (ja) * | 1999-12-03 | 2010-06-23 | 富士通株式会社 | 半導体記憶装置の製造方法 |
-
2000
- 2000-06-09 FR FR0007416A patent/FR2810161B1/fr not_active Expired - Fee Related
-
2001
- 2001-06-08 US US10/296,201 patent/US6955963B2/en not_active Expired - Lifetime
- 2001-06-08 WO PCT/FR2001/001775 patent/WO2001095392A1/fr active Application Filing
- 2001-06-08 EP EP01943589A patent/EP1292984A1/fr not_active Withdrawn
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08204032A (ja) * | 1995-01-20 | 1996-08-09 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
US5801415A (en) * | 1996-05-16 | 1998-09-01 | Taiwan Semiconductor Manufacturing Company Ltd. | Non-volatile-memory cell for electrically programmable read only memory having a trench-like coupling capacitors |
DE19639026C1 (de) * | 1996-09-23 | 1998-04-09 | Siemens Ag | Selbstjustierte nichtflüchtige Speicherzelle |
FR2757312A1 (fr) * | 1996-12-16 | 1998-06-19 | Commissariat Energie Atomique | Transistor mis a grille metallique auto-alignee et son procede de fabrication |
DE19732870A1 (de) * | 1997-07-30 | 1999-02-18 | Siemens Ag | Nichtflüchtige Speicherzelle mit hoher Koppelkapazität |
US6002151A (en) * | 1997-12-18 | 1999-12-14 | Advanced Micro Devices, Inc. | Non-volatile trench semiconductor device |
Non-Patent Citations (1)
Title |
---|
PATENT ABSTRACTS OF JAPAN vol. 1996, no. 12 26 December 1996 (1996-12-26) * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8389368B2 (en) | 2009-03-27 | 2013-03-05 | Commissariat à l'énergie atomique et aux energies alternatives | Method for producing a conductive nanoparticle memory device |
Also Published As
Publication number | Publication date |
---|---|
US6955963B2 (en) | 2005-10-18 |
FR2810161B1 (fr) | 2005-03-11 |
WO2001095392A1 (fr) | 2001-12-13 |
US20040029345A1 (en) | 2004-02-12 |
EP1292984A1 (fr) | 2003-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FR2810161A1 (fr) | Memoire electronique a architecture damascene et procede de realisation d'une telle memoire | |
EP1292974B1 (fr) | Procede de realisation d'un composant electronique a source, drain et grille auto-alignes, en architecture damascene. | |
EP0258141B1 (fr) | Circuit intégré MIS tel qu'une cellule de mémoire EPROM et son procédé de fabrication | |
EP2577730B1 (fr) | Circuit integre a dispositif de type fet sans jonction et a depletion | |
EP0426251A1 (fr) | Procédé pour fabriquer un dispositif à transistors MIS ayant une électrode de grille en forme de "T" inversé | |
EP0296030B1 (fr) | Cellule de mémoire non volatile et son procédé de fabrication | |
FR2860920A1 (fr) | Procede de realisation de connexions conductrices de circuits integres, et circuit integre mettant en oeuvre des telles connexions | |
EP1346405B1 (fr) | Procede de fabrication d'un ilot de matiere confine entre des electrodes, et applications aux transistors | |
EP0648375A1 (fr) | Memoire eeprom de type flash a triples grilles et son procede de fabrication | |
FR3038133A1 (fr) | Cellule memoire a changement de phase ayant une structure compacte | |
EP0190243B1 (fr) | Procede de fabrication d'un circuit integre de type mis | |
WO2009147347A1 (fr) | Memoire a structure du type eeprom et a lecture seule | |
EP1433206B1 (fr) | Transistor a un electron et a canal vertical, et procedes de realisation d'un tel transistor | |
FR2577339A1 (fr) | Memoire dynamique en circuit integre | |
EP2645371B1 (fr) | Cellule mémoire électronique à double grille et procédé de fabrication d'une telle cellule | |
EP1042818B1 (fr) | Dispositif de mémoire multiniveaux à blocage de Coulomb et méthodes correspondantes de fabrication et d'opération | |
FR2549274A1 (fr) | Cellule de memoire vive dynamique a rendement eleve et procede de fabrication | |
FR2577338A1 (fr) | Procede de fabrication d'une memoire dynamique en circuit integre et memoire obtenue par ce procede | |
EP1573793A2 (fr) | Transistor mis a grille auto-alignee et son procede de fabrication | |
FR2842944A1 (fr) | Procede de formation d'ouvertures de contact sur un circuit integre mos | |
FR2826779A1 (fr) | Contact antistatique pour ligne en silicium polycristallin | |
FR2897201A1 (fr) | Dispositif de transistor a doubles grilles planaires et procede de fabrication. | |
FR2655194A1 (fr) | Procede de fabrication de circuits integres constituant des memoires eprom. | |
EP0194193B1 (fr) | Procédé de fabrication d'un circuit intégré à transistors MOS à électrodes en siliciure métallique | |
FR2832854A1 (fr) | Fabrication de memoire dram et de transistor mos |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TP | Transmission of property | ||
PLFP | Fee payment |
Year of fee payment: 17 |
|
ST | Notification of lapse |
Effective date: 20180228 |