FR2890234A1 - Procede de protection de la grille d'un transistor et circuit integre correspondant - Google Patents
Procede de protection de la grille d'un transistor et circuit integre correspondant Download PDFInfo
- Publication number
- FR2890234A1 FR2890234A1 FR0508835A FR0508835A FR2890234A1 FR 2890234 A1 FR2890234 A1 FR 2890234A1 FR 0508835 A FR0508835 A FR 0508835A FR 0508835 A FR0508835 A FR 0508835A FR 2890234 A1 FR2890234 A1 FR 2890234A1
- Authority
- FR
- France
- Prior art keywords
- gate
- dielectric layer
- layer
- transistor
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000005530 etching Methods 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 claims description 24
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 20
- 239000011347 resin Substances 0.000 claims description 20
- 229920005989 resin Polymers 0.000 claims description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 6
- 238000002955 isolation Methods 0.000 abstract description 20
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 114
- 229910021332 silicide Inorganic materials 0.000 description 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 12
- 125000006850 spacer group Chemical group 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000000945 filler Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 229910003481 amorphous carbon Inorganic materials 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910018999 CoSi2 Inorganic materials 0.000 description 2
- 230000003667 anti-reflective effect Effects 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052593 corundum Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 description 2
- UXBCHMIKTYBYTN-LQPTXBPRSA-N (3s,8s,9s,10r,13r,14s,17r)-3-[12-(3-iodophenyl)dodecoxy]-10,13-dimethyl-17-[(2r)-6-methylheptan-2-yl]-2,3,4,7,8,9,11,12,14,15,16,17-dodecahydro-1h-cyclopenta[a]phenanthrene Chemical compound O([C@@H]1CC2=CC[C@H]3[C@@H]4CC[C@@H]([C@]4(CC[C@@H]3[C@@]2(C)CC1)C)[C@H](C)CCCC(C)C)CCCCCCCCCCCCC1=CC=CC(I)=C1 UXBCHMIKTYBYTN-LQPTXBPRSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910019001 CoSi Inorganic materials 0.000 description 1
- VXAUWWUXCIMFIM-UHFFFAOYSA-M aluminum;oxygen(2-);hydroxide Chemical compound [OH-].[O-2].[Al+3] VXAUWWUXCIMFIM-UHFFFAOYSA-M 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
Procédé de protection de la grille (6) d'un transistor dans un circuit intégré (1) pour la réalisation d'un plot d'interconnexion, le transistor comprenant un substrat (2), au moins une zone active formée dans le substrat, au moins une zone isolante (3) formée dans le substrat, une grille (6), la grille étant formée au-dessus d'une zone active, le procédé comprenant les étapes suivantes :- former une couche diélectrique (16) sur le transistor, la couche diélectrique venant recouvrir la grille ;- effectuer une gravure de la couche diélectrique (16) en la laissant subsister au moins sur ladite grille de telle sorte que ladite grille est isolée électriquement par rapport à d'autres éléments formés au-dessus de ladite couche diélectrique, ladite gravure étant effectuée au moyen d'un masque utilisé pour la fabrication de la grille et au moyen d'un masque utilisé pour la fabrication de la zone isolante
Description
Procédé de protection de la grille d'un transistor et circuit intégré
correspondant L'invention concerne le domaine des circuits intégrés pourvus d'une architecture d'interconnexion extrêmement dense permettant un gain de densité à l'échelle de la cellule élémentaire d'un circuit intégré, par exemple une cellule mémoire de type DRAM ou SRAM.
Le document FR 2 821 208 (STMicroelectronics SA) décrit un procédé de protection de la grille d'un transistor dans un circuit intégré ayant pour but de réaliser un plot de connexion à cheval sur une grille de transistor et le substrat de silicium tout en étant isolé par rapport à la grille par une couche de nitrure gravée sélectivement hors de la zone de grille pour que le plot de connexion soit en contact avec le substrat. La gravure sélective est obtenue au moyen d'une couche de polysilicium dopé qui est ensuite partiellement gravée puis isolée par un bouchon en nitrure.
Le procédé est relativement complexe et onéreux à mettre en oeuvre. En outre, la demanderesse s'est aperçue que les espèces dopantes implantées dans le chapeau en polysilicium présentaient un risque de diffusion non négligeable vers d'autres couches.
L'invention vise à remédier aux inconvénients évoqués ci-dessus.
L'invention a notamment pour but de simplifier et de rendre plus économique la fabrication d'un circuit intégré à très haute densité.
Le procédé est destiné à la protection de la grille d'un transistor dans un circuit intégré pour la réalisation d'un plot d'interconnexion. Le transistor comprend un substrat, au moins une zone active formée dans le substrat, au moins une zone isolante formée dans le substrat, et une grille formée au-dessus d'une zone active.
Le procédé comprend les étapes suivantes: - former une couche diélectrique sur le transistor, la couche diélectrique venant recouvrir la partie supérieure de la grille, retirer la couche diélectrique en la laissant subsister au moins sur ladite grille de telle sorte que ladite grille est isolée électriquement par rapport à d'autres éléments formés au-dessus de ladite couche diélectrique, ladite gravure étant effectuée au moyen d'un masque utilisé pour la fabrication de la grille et au moyen d'un masque utilisé pour la fabrication de la zone isolante.
La couche diélectrique est formée par des moyens économiques déjà mis en oeuvre pour la fabrication du transistor. La grille peut comprendre une partie inférieure et une partie supérieure comprenant du siliciure métallique.
Dans un mode de réalisation, le masque utilisé pour la fabrication de la grille et le masque utilisé pour la fabrication de la zone isolante sont combinés préalablement à la gravure. Une étape d'exposition suffit pour définir les parties à graver.
Dans un autre mode de réalisation, le masque utilisé pour la fabrication de la grille et le masque utilisé pour la fabrication de la zone isolante sont mis en oeuvre successivement. On peut ainsi exposer de façon plus faible une partie correspondant à une grille formée sur une zone active pour élargir la couche diélectrique.
Dans un mode de réalisation, la couche diélectrique comprend deux souscouches superposées. La couche diélectrique peut comprendre une souscouche à base d'oxyde d'aluminium et une sous-couche à base de nitrure de silicium.
Dans un autre mode de réalisation, la couche diélectrique comprend une couche à base d'oxyde d'aluminium. 10
La couche à base d'oxyde d'aluminium peut être formée par dépôt atomique. La couche à base d'oxyde d'aluminium peut être gravée sélectivement par rapport au substrat et la couche à base de nitrure de silicium peut être gravée sélectivement par rapport à la couche à base d'oxyde d'aluminium. La couche à base de nitrure de silicium peut servir d'arrêt lors de la gravure d'une couche de SiO2 formée à un niveau supérieur. La gravure de la couche à base d'oxyde d'aluminium peut être effectuée par voie humide avec du HF dilué. La gravure de la couche à base de nitrure de silicium peut être effectuée par voie sèche.
Dans un mode de réalisation, un plot d'interconnexion est formé au-dessus d'une zone active et partiellement au-dessus de la grille. Le plot d'interconnexion reste isolé de la grille par la couche diélectrique.
Dans un mode de réalisation, la formation de la couche diélectrique comprend le dépôt conforme d'au moins une couche pouvant être gravée sélectivement par rapport au substrat. Ladite couche peut ainsi être retirée du dessus du substrat.
Dans un mode de réalisation, le retrait partiel de la couche diélectrique comprend le dépôt d'une couche de résine, l'exposition de la couche de résine hors de ladite grille, le développement des parties exposées de la couche de résine, le retrait de la partie découverte de la couche diélectrique, et le retrait du reste de la couche de résine. Avant le dépôt d'une remplissage, et couche de résine a lieu le dépôt d'une couche de entre le développement des parties exposées de la couche de résine et le retrait de la partie découverte de la couche diélectrique, a lieu le retrait de la partie découverte de la couche de remplissage.
La couche de remplissage peut comprendre du carbone 30 amorphe, notamment lorsque la couche diélectrique comprend une seule couche d'oxyde d'aluminium. La couche de remplissage peut comprendre un matériau de type antiréfléchissant connu sous le nom de BARC .
Le circuit intégré comprend un transistor formé dans un substrat pourvu d'au moins une zone isolante. Le transistor comprend au moins une zone active formée dans le substrat, une grille au-dessus d'une zone active, et une couche diélectrique comprenant de l'oxyde d'aluminium, recouvrant au moins la partie supérieure de la grille, de telle sorte que ladite grille est isolée électriquement par rapport à d'autres éléments formés au-dessus de ladite couche diélectrique.
On bénéficie d'une excellente sélectivité de gravure de la couche diélectrique par rapport au substrat, ce qui facilite l'utilisation de masques préexistants.
La grille peut comprendre une partie inférieure et une partie supérieure comprenant du siliciure métallique, par exemple du CoSi2.
Le siliciure métallique est à distance de la couche de nitrure de silicium.
Dans un mode de réalisation, la couche diélectrique comprend une épaisseur à base d'oxyde d'aluminium comprise entre 3 et 20 nm, préférablement entre 3 et 15 nm.
Dans un mode de réalisation, la couche diélectrique comprend, en outre, une épaisseur à base de nitrure de silicium comprise entre 5 et 15 nm, préférablement entre 8 et 12 nm. Lorsque la couche à base de nitrure de silicium est présente, la couche à base d'oxyde d'aluminium peut présenter une épaisseur inférieure ou égale à 6 nm, préférablement inférieure ou égale à 5 nm.
Grâce à l'invention, on bénéficie d'un procédé simple et robuste pour fabriquer des circuits intégrés possédant des contacts susceptibles d'être disposés au-dessus de zones de grille en polysilicium siliciuré tout en étant isolés électriquement. On peut ainsi créer des plots de contact à cheval entre la grille et une zone active de substrat, par exemple un drain ou une source, dont une zone supérieure peut également être siliciurée. La grille peut s'étendre longitudinalement jusqu'au- dessus d'une zone de tranchée d'isolation où la place nécessaire pour former un contact rejoignant des niveaux d'interconnexion est plus élevée. On peut ainsi diminuer l'espace entre un plot de contact et une grille en polysilicium à une distance de l'ordre de 30 à 40 nrn, préférablement 30 à 35 nm, et ce avec un plot de contact présentant un diamètre de l'ordre de 60 à 90 nm avec une distance entre grilles de l'ordre de 80 nm tout en autorisant la siliciuration de zones supérieures des grilles en polysilicium. Le procédé peut être mis en oeuvre au moyen de masques de gravure utilisés pour des étapes antérieures de fabrication du circuit intégré, notamment des étapes de définition des tranchées d'isolation peu profondes et de définition des grilles, en général en polysilicium.
La présente invention sera mieux comprise à l'étude de la description détaillée de quelques modes de réalisation pris à titre d'exemples nullement limitatifs et illustrés par les dessins annexés, sur lesquels: la figure 1 est une vue schématique en coupe d'un circuit intégré en cours de fabrication; - les figures 2 à 8 sont des vues correspondantes à la figure 1 illustrant les étapes de fabrication selon un premier mode de réalisation de l'invention; et - les figures 9 à 14 sont des vues correspondantes à la figure 1 illustrant les étapes de fabrication selon un second mode de réalisation.
Comme on peut le voir sur la figure 1, le circuit intégré référencé 1 dans son ensemble comprend un substrat 2, par exemple en silicium, en silicium sur isolant généralement nommé SOI ou encore en silicium sur rien, généralement dénommé SON. Dans le substrat 2 sont formées une pluralité de tranchées d'isolation peu profondes 3 généralement dénommées STI, et comprenant un matériau isolant, par exemple du SiO2. Le circuit intégré 1 comprend un transistor pourvu de zones de drain 4, de source 5 et d'une grille 6. Les zones de drain 4 et source 5 n'ont pas été représentées en détail et comprennent une partie supérieure siliciurée 7 et 8 respectivement, par exemple à base de CoSi2, assurant un excellent contact électrique avec des plots de connexion. La grille 6 comprend une partie inférieure 9 à base de polysilicium, et une partie supérieure 10 siliciurée, par exemple à base de CoSi2. Des espaceurs 11 sont disposés d'un côté et de l'autre des parties inférieure 9 et supérieure 10. Les espaceurs 11 peuvent comprendre du SiN ou du SION.
Le circuit intégré 1 comprend également une autre grille 12 de structure semblable à la grille 6, mais disposée au-dessus d'une tranchée d'isolation 3 et non au-dessus d'une zone active. La grille 12 comprend une partie inférieure 13, une partie supérieure 14 et des espaceurs 15. La grille 12 peut se prolonger au-delà de la tranchée peu profonde 3 et venir coopérer avec des zones de drain et de source pour former un autre transistor non représenté. Le fait qu'une grille 12 se prolonge au-dessus d'une tranchée d'isolation 3 permet de venir former une interconnexion en contact avec la partie supérieure 14 de la grille 12 dans une zone du circuit intégré où la densité de composants est plus faible que dans les zones actives disposées entre deux tranchées d'isolation 3.
Ensuite, une couche diélectrique 16 est déposée sur l'ensemble du circuit intégré 1 et présente une épaisseur sensiblement constante et relativement faible, par exemple de l'ordre de 30 à 50 angstroms. La couche diélectrique 16 peut comprendre de l'oxyde d'aluminium Al2O3. L'oxyde d'aluminium peut être déposé par un procédé de dépôt atomique de couche souvent désigné par l'acronyme anglais ALD. La couche diélectrique 16 recouvre le substrat 2, les tranchées d'isolation 3, les parties siliciurées 7, 8 et les grilles 6 et 12. La couche diélectrique 16 peut être gravée sélectivement par rapport aux tranchées d'isolation. L'oxyde d'aluminium présente une bonne sélectivité de gravure par rapport au SiO2 souvent utilisé dans les tranchées d'isolation de type STI.
Ensuite, une couche diélectrique supplémentaire 17 est déposée sur la couche 16 de façon conforme. La couche diélectrique 17 présente une épaisseur relativement faible, de l'ordre de 50 à 200 angstrôms, préférablement entre 80 et 120 angstroms. La couche diélectrique 17 peut comprendre du nitrure de silicium. La couche diélectrique 17 présente une excellente sélectivité de gravure par rapport à la couche diélectrique 16. Le nitrure de silicium peut être gravé par gravure sèche s'arrêtant sur l'oxyde d'aluminium. L'oxyde d'aluminium peut être gravé par voie humide avec de l'acide fluorhydrique dilué en s'arrêtant sur le dioxyde de silicium, sur le silicium du substrat ou encore sur les zones siliciurées 7 et 8. Le circuit intégré 1 se trouve dans l'état illustré sur la figure 2.
Comme illustré sur la figure 3, une couche de remplissage 21 est déposée sur la couche diélectrique 17, en général sur l'ensemble du circuit intégré 1. La couche de remplissage 21 présente une forte épaisseur et a pour but d'offrir une surface supérieure plane permettant les étapes de gravure par masque. La couche de remplissage 21 peut être à base de carbone amorphe déposé par un procédé chimique en phase vapeur également connu sous l'acronyme CVD. Le carbone amorphe peut faire l'objet d'une gravure sèche anisotropique.
La couche de remplissage 21 peut également comprendre du BARC, acronyme anglais pour Bottom Anti-Reflective coating . Il s'agit d'une couche organique (carbonée), anti-réflective à la longueur d'onde utilisée par l'étape de lithographie planarisante, de 800 Â environ d'épaisseur, qui est ensuite enlevée par gravure sèche anisotropique à base d'02.
La surface supérieure de la couche de remplissage 21 est sensiblement plane et une couche de résine 18 y est déposée. On procède ensuite au moyen d'un masque approprié à l'exposition de zones 19 et 20 de la couche 18 de résine. Ledit masque peut être le masque ayant servi à la formation des tranchées d'isolation 3. Les zones exposées 19 et 20 sont disposées au-dessus des tranchées d'isolation.
Puis, au moyen d'un autre masque ayant par exemple servi à la formation des grilles 6 et 12, on vient exposer l'ensemble de la couche de résine 18 à l'exception de deux zones protégées 22 et 23 situées verticalement au-dessus des grilles 6 et 12 ( voir figure 4). La zone protégée 23 étant entièrement comprise dans la zone exposée 20, la résine se trouvant dans la zone protégée 23 a néanmoins déjà subi une exposition au préalable. Au contraire, la zone protégée 22 n'est exposée ni au cours de la première exposition dans la mesure où ladite zone protégée 22 est décalée par rapport aux tranchées d'isolation 3, ni au cours de la deuxième exposition où elle est spécifiquement protégée. Avantageusement, la deuxième exposition est plus faible que la première, de telle sorte que la résine se trouvant sur les bords de la zone protégée 22 subsiste sur une largeur supérieure à celle prévue sur le masque égale à celle de la grille 6. L'on parvient ainsi à conserver une zone protégée 22 dont la largeur correspond sensiblement à celle de la grille 6 et des espaceurs 11.
L'on procède ensuite au développement des parties exposées, la résine étant retirée dans les zones ayant subi une exposition simple et dans les zones ayant subi une double exposition. La couche de remplissage 21 est gravée à l'exception de la partie située entre la zone protégée 22 et la grille 6. L'on procède ensuite à la gravure de la couche diélectrique 17, par exemple par gravure sèche s'arrêtant sur la couche diélectrique 16. Le reste de couche de résine présent dans la zone protégée 22 et de couche de remplissage 21 située sous la zone protégée 22 est retiré par exemple par un procédé à l'oxygène. On procède ensuite à la gravure de la couche diélectrique 16, par exemple par voie humide avec de l'acide fluorhydrique dilué en s'arrêtant sur la surface supérieure du substrat 2, des tranchées isolantes 3 et des zones siliciurées 7 et 8 ainsi que de la grille 12 et des espaceurs 15. Lors de la gravure de la couche diélectrique 17, ladite couche diélectrique 17 subsiste au droit de la zone protégée 22, en d'autres termes sensiblement au-dessus de la grille 6 et des espaceurs 11. Lors de la gravure de la couche diélectrique 16, la portion de la couche diélectrique 16 située entre la portion restante de la couche diélectrique 17 d'une part et la grille 6 et les espaceurs 11 d'autre part, est protégée et subsiste (voir figure 5).
Comme illustré sur la figure 6, on vient ensuite déposer une couche diélectrique épaisse 24 sur l'ensemble du circuit intégré 1. La couche diélectrique épaisse 24 peut comprendre une première sous-couche 25 dite CESL, par exemple à base de nitrure de silicium puis une deuxième souscouche 26 à base de SiO2 qui fait ensuite l'objet d'un aplanissement par polissage mécanochimique CMP. La couche diélectrique épaisse 24 fait ensuite l'objet d'une gravure anisotrope pour former des trous 27 et 28 (voir figure 7). Le trou 27 est formé à cheval entre la zone siliciurée 8 et la portion restante de la couche diélectrique 17 au-dessus de la grille 6. Le trou 28 est disposé principalement au-dessus de la partie supérieure 14 siliciurée de la grille 12 et au-dessus d'un espaceur 15. Les trous 27 et 28 sont formés d'abord par gravure de la sous-couche 26 à base de SiO2 de la couche diélectrique épaisse 24, puis par gravure de la sous-couche 25 d'arrêt à base de nitrure de silicium de la couche diélectrique épaisse 24. Le trou 27 atteint d'une part la zone siliciurée 8 et d'autre part est limité par la couche diélectrique 16 qui présente une excellente sélectivité de gravure par rapport à la couche diélectrique 17. Le trou 28 débouche sur la surface supérieure de la partie supérieure siliciurée 14 de la grille 12.
Comme on peut le voir sur la figure 8, on vient ensuite déposer du métal dans les trous 27 et 28, par exemple du tungstène, pour former des plots de connexion 29 et 30 correspondant respectivement aux trous 27 et 28. Le plot 29 est en contact direct avec la zone siliciurée 8 tout en étant isolé de la zone siliciurée 10 de la grille 6 en raison de la présence de la couche diélectrique 16. Le plot d'interconnexion 30 est en contact direct avec la zone siliciurée 14 de la grille 12 d'où un excellent contact électrique.
Grâce à l'invention, on voit qu'en utilisant judicieusement deux masques de gravure utilisés au préalable pour la formation des tranchées d'isolation 3 et des grilles 6 et 12, on parvient à former des plots d'interconnexion 29 destinés à entrer en contact avec des parties supérieures du substrat tout en restant isolés d'une grille 6 voisine disposée au-dessus du substrat 2 et des plots d'interconnexion 30 en contact direct avec une grille 12 située au-dessus d'une tranchée d'isolation 3. En assurant ainsi de façon fiable et économique l'isolation électrique entre un plot d'interconnexion destiné à être relié à une source ou à un drain et une grille, on peut réduire la distance séparant un plot d'interconnexion et une grille, et réduire la distance entre deux grilles disposées au-dessus de zones actives d'un substrat, d'où une densité d'intégration plus élevée, ce qui permet d'envisager de fabriquer des cellules mémoire en occupant une surface de substrat plus faible.
A titre de variante, on peut envisager de remplacer les deux étapes d'exposition illustrées respectivement sur les figures 3 et 4 par une seule étape au cours de laquelle on mettra en oeuvre un masque résultant de la combinaison mathématique des masques utilisés dans les étapes des figures 3 et 4. Ledit masque comporte seulement des zones protégées 22 correspondant à des grilles de transistor, lesdites grilles étant disposées au-dessus de zones actives du substrat 2. Ledit masque peut être généré de façon économique à partir de deux masques existants par combinaison mathématique et ce, sans être soumis au coût et au délai de développement d'un masque entièrement nouveau.
Dans le mode de réalisation illustré sur les figures 9 à 14, les références des éléments semblables ont été conservées. Comme on peut le voir sur la figure 9, une couche diélectrique 16 plus épaisse que dans le mode de réalisation précédent est déposée sur le circuit intégré 1. L'épaisseur de la couche diélectrique 16 peut être comprise entre 50 et 200 angstroms, préférablement entre 80 et 150 angstroms. La couche diélectrique 16 peut comprendre du dioxyde d'aluminium Al2O3. A la différence du mode de réalisation précédent, il n'est pas prévu de couche diélectrique 17 disposée sur la couche diélectrique 16.
Comme on peut le voir sur la figure 10, une couche de remplissage 21 est déposée suivie d'une couche de résine 18. Au moyen d'un masque 31 résultant de la combinaison mathématique des deux masques utilisés aux modes de réalisation précédents, on effectue une exposition unique de la couche de résine 18, une portion protégée 22 disposée verticalement audessus de la grille 6 restant non exposée.
On procède ensuite au développement de la résine exposée, ce qui provoque sa disparition sauf dans la zone protégée 22. Puis on effectue une gravure du matériau de remplissage 21 qui peut comprendre du carbone amorphe. La gravure peut s'effectuer à l'oxygène et provoque le retrait du matériau de remplissage 21 en dehors d'une zone comprise entre la zone protégée 22 et la couche diélectrique 16. On procède ensuite à la gravure anisotrope de la couche diélectrique 16, ce qui provoque son retrait sauf dans la zone protégée par la zone protégée 22 et la portion de matériau de remplissage restant entre la zone protégée 22 et la grille. La gravure de la couche diélectrique 16 peut être effectuée par voie humide avec de l'acide fluorhydrique dilué. Ce type de gravure est très sélectif par rapport au silicium du substrat 2, à l'oxyde de silicium des tranchées isolantes 3 et au siliciure métallique des zones siliciurées 7 et 8. Comme on peut le voir sur la figure 11, il subsiste alors un chapeau de matériau diélectrique résultant de la gravure de la couche diélectrique 16 disposée au-dessus de la grille 6 et des espaceurs 11.
On dépose ensuite un ensemble bi-couches 24 comprenant une première couche 25 d'arrêt, par exemple à base de nitrure de silicium et une deuxième couche diélectrique 26, par exemple à base d'oxyde de silicium et présentant une forte épaisseur, ce qui permet d'obtenir une surface supérieure plane ii partir de laquelle on peut procéder aisément à des étapes de gravure.
L'on effectue tout d'abord une gravure anisotrope de la couche diélectrique 26 sélectivement par rapport à la couche d'arrêt 25, puis une gravure anisotrope de la couche d'arrêt 25 sélective par rapport à la couche diélectrique 16 et par rapport à la partie supérieure 14 siliciurée de la grille 12 et par rapport à la zone siliciurée 8 (voir figure 13). On procède ensuite au remplissage des trous 27 et 28 ainsi formés à travers l'ensemble bi-couche 24 par une espèce métallique, par exemple du tungstène, pour former des connecteurs.
Comme on peut le voir sur la figure 14, les connecteurs 29 et 30 formés dans les trous 27 et 28 de la figure 13 remplissent lesdits trous. Le connecteur 29 est isolé par rapport à la partie supérieure siliciurée 10 de la grille 6 grâce au chapeau formé par la couche diélectrique 16 tout en étant en contact électrique avec la zone siliciurée 8. Le connecteur 30 est en contact direct avec la partie supérieure siliciurée 14 de la grille 12.
A titre de variante, on peut prévoir de réaliser le premier mode de réalisation avec un seul masque résultant de la combinaison mathématique du masque servant à la définition des tranchées d'isolation et du masque servant à la définition des grilles ou encore d'exécuter le deuxième mode de réalisation en mettant en oeuvre lesdits deux masques successivement.
Le procédé se prête extrêmement bien à une fabrication économique de circuits intégrés, notamment de cellules mémoire à très haute densité en réduisant très fortement le risque de court-circuit entre le contact et une grille disposée sur une zone active. De par sa conception, le procédé assure qu'une grille disposée au-dessus d'une tranchée d'isolation peut être reliée à un plot de contact, ce qui s'avère souhaitable dans la mesure où l'encombrement du circuit intégré est nettement plus faible audessus des tranchées d'isolation, et assure également qu'une grille disposée au-dessus d'une zone active est isolée par rapport aux plots de connexion, ce qui permet d'utiliser de façon fiable des plots pour la connexion avec un drain ou une source de transistor dans une zone où l'encombrement du circuit intégré est en général très élevé. Bien entendu, la grille 6 illustrée sur les figures peut s'étendre transversalement au plan de coupe jusqu'à venir au-dessus d'une tranchée d'isolation et être reliée en ce lieu à un plot de connexion permettant de commander le ou les transistors correspondants.
Le procédé de fabrication d'un circuit intégré permet de réaliser une grille isolée d'un plot d'interconnexion formé à proximité et relié à une surface supérieure de substrat au-dessus d'une zone active. A cette fin, une couche diélectrique est formée au-dessus de la partie supérieure de la grille et éventuellement au-dessus de I'espaceur voisin de la grille. La couche diélectrique est formée sur l'ensemble du circuit intégré puis gravée en utilisant les masques utilisés au préalable pour la fabrication de la grille et pour la fabrication de la zone isolante.
Le circuit intégré peut comprendre un substrat dans lequel est formée au moins une zone active et au moins une zone isolante, par exemple une tranchée d'isolation peu profonde. Une grille est formée au-dessus d'une zone active du substrat. Une couche diélectrique comprenant de l'oxyde d'aluminium est disposée au-dessus de la partie supérieure de la grille tout en étant dans la mesure du possible, légèrement plus large. Ainsi, la grille est isolée électriquement par rapport à d'autres éléments formés au voisinage de la couche diélectrique, notamment d'un plot de connexion relié à la zone active mais susceptible de chevaucher partiellement la grille compte tenu des imprécisions de fabrication.
Claims (12)
1-Procédé de protection de la grille (6) d'un transistor dans un circuit intégré (1) pour la réalisation d'un plot d'interconnexion (29), le transistor comprenant un substrat (2), au moins une zone active formée dans le substrat, au moins une zone isolante (3) formée dans le substrat, une grille (6), la grille étant formée au-dessus d'une zone active, le procédé comprenant les étapes suivantes: former une couche diélectrique (16) sur le transistor, la couche diélectrique venant recouvrir la grille; effectuer une gravure de la couche diélectrique (16) en la laissant subsister au moins sur ladite grille de telle sorte que ladite grille est isolée électriquement par rapport à d'autres éléments formés au-dessus de ladite couche diélectrique, ladite gravure étant effectuée au moyen d'un masque utilisé pour la fabrication de la grille et au moyen d'un masque utilisé pour la fabrication de la zone isolante.
2-Procédé selon la revendication 1, dans lequel le masque utilisé pour la fabrication de la grille et le masque utilisé pour la fabrication de la zone isolante sont combinés préalablement à la gravure.
3-Procédé selon la revendication 1, dans lequel le masque utilisé pour la fabrication de la grille et le masque utilisé pour la fabrication de la zone isolante sont mis en oeuvre successivement.
4-Procédé selon l'une quelconque des revendications précédentes, dans lequel la couche diélectrique comprend une sous-couche (16) à base d'oxyde d'aluminium et une sous-couche (17) à base de nitrure de silicium.
5-Procédé selon l'une quelconque des revendications 1 à 3, dans lequel la couche diélectrique comprend une couche à base d'oxyde d'aluminium.
6-Procédé selon l'une quelconque des revendications précédentes, dans lequel un plot d'interconnexion (29) est formé au- dessus d'une zone active et partiellement au dessus de la grille.
7-Procédé selon l'une quelconque des revendications précédentes, dans lequel l'étape a) comprend le dépôt conforme d'au moins une couche pouvant être gravée sélectivement par rapport au substrat.
8-Procédé selon l'une quelconque des revendications précédentes, dans lequel l'étape b) comprend: bl) le dépôt d'une couche de résine (18), b2) l'exposition de la couche de résine hors de ladite grille, b3) le développement des parties exposées de la couche de résine, b4) le retrait de la partie découverte de la couche diélectrique, b5) le retrait du reste de la couche de résine.
9-Procédé selon la revendication 8, dans lequel avant l'étape b 1) a lieu le dépôt d'une couche de remplissage (21), entre les étapes b3) et b4) a lieu le retrait de la partie découverte de la couche de remplissage (21).
10-Circuit intégré (1) comprenant un transistor formé dans un substrat pourvu d'au moins une zone isolante (3), le transistor comprenant au moins une zone active formée dans le substrat, une grille (6), la grille étant formée au-dessus d'une zone active, caractérisé par le fait qu'il comprend une couche diélectrique (16) comprenant de l'oxyde d'aluminium, recouvrant au moins la grille, de telle sorte que ladite grille (6) est isolée électriquement par rapport à d'autres éléments formés au-dessus de ladite couche diélectrique.
11-Circuit selon la revendication 10, dans lequel la couche diélectrique (16) comprend une épaisseur à base d'oxyde d'aluminium comprise entre 3 et 15 nm.
12-Circuit selon la revendication 11, dans lequel la couche 5 diélectrique comprend, en outre, une épaisseur à base de nitrure de silicium comprise entre 5 et 15 nm.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0508835A FR2890234A1 (fr) | 2005-08-29 | 2005-08-29 | Procede de protection de la grille d'un transistor et circuit integre correspondant |
| US11/510,115 US7838407B2 (en) | 2005-08-29 | 2006-08-25 | Method for protecting the gate of a transistor and corresponding integrated circuit |
| EP06291365A EP1760772A1 (fr) | 2005-08-29 | 2006-08-28 | Procédé de protection de la grille d'un transistor et circuit intégré correspondant |
| US12/944,115 US8823107B2 (en) | 2005-08-29 | 2010-11-11 | Method for protecting the gate of a transistor and corresponding integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0508835A FR2890234A1 (fr) | 2005-08-29 | 2005-08-29 | Procede de protection de la grille d'un transistor et circuit integre correspondant |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2890234A1 true FR2890234A1 (fr) | 2007-03-02 |
Family
ID=36451488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0508835A Withdrawn FR2890234A1 (fr) | 2005-08-29 | 2005-08-29 | Procede de protection de la grille d'un transistor et circuit integre correspondant |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7838407B2 (fr) |
| EP (1) | EP1760772A1 (fr) |
| FR (1) | FR2890234A1 (fr) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010205908A (ja) * | 2009-03-03 | 2010-09-16 | Toshiba Corp | 半導体装置およびその製造方法 |
| US20140264480A1 (en) * | 2013-03-14 | 2014-09-18 | United Microelectronics Corp. | Semiconductor device and method of forming the same |
| CN106549014B (zh) * | 2015-09-21 | 2020-04-14 | 中国科学院微电子研究所 | 一种半导体器件及其制造方法 |
| DE102019003481B3 (de) * | 2019-05-16 | 2020-06-18 | Tdk-Micronas Gmbh | Hallsensorstruktur |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5384287A (en) * | 1991-12-13 | 1995-01-24 | Nec Corporation | Method of forming a semiconductor device having self-aligned contact holes |
| US5710073A (en) * | 1996-01-16 | 1998-01-20 | Vanguard International Semiconductor Corporation | Method for forming interconnections and conductors for high density integrated circuits |
| US20040067629A1 (en) * | 2000-08-31 | 2004-04-08 | Micron Technology, Inc. | Sputtered insulating layer for wordline stacks |
| US20050032314A1 (en) * | 2002-08-29 | 2005-02-10 | Micron Technology, Inc. | Dopant barrier for doped glass in memory devices |
| US20050130439A1 (en) * | 2003-12-10 | 2005-06-16 | Juseon Goo | Methods of forming spin-on-glass insulating layers in semiconductor devices and associated semiconductor device |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5904521A (en) * | 1997-08-28 | 1999-05-18 | Vanguard International Semiconductor Corporation | Method of forming a dynamic random access memory |
| KR100269309B1 (ko) * | 1997-09-29 | 2000-10-16 | 윤종용 | 고집적강유전체메모리장치및그제조방법 |
| US6518362B1 (en) * | 1998-02-18 | 2003-02-11 | 3M Innovative Properties Company | Melt blending polyphenylene ether, polystyrene and curable epoxy |
| FR2821208B1 (fr) * | 2001-02-21 | 2003-04-11 | St Microelectronics Sa | Procede de realisation du niveau d'interconnexion intermediaire utilisant le couple dielectrique-conducteur sur grille |
| US7229893B2 (en) * | 2004-06-23 | 2007-06-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for a semiconductor device with a high-k gate dielectric |
| JP4803995B2 (ja) * | 2004-06-28 | 2011-10-26 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
-
2005
- 2005-08-29 FR FR0508835A patent/FR2890234A1/fr not_active Withdrawn
-
2006
- 2006-08-25 US US11/510,115 patent/US7838407B2/en active Active
- 2006-08-28 EP EP06291365A patent/EP1760772A1/fr not_active Withdrawn
-
2010
- 2010-11-11 US US12/944,115 patent/US8823107B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5384287A (en) * | 1991-12-13 | 1995-01-24 | Nec Corporation | Method of forming a semiconductor device having self-aligned contact holes |
| US5710073A (en) * | 1996-01-16 | 1998-01-20 | Vanguard International Semiconductor Corporation | Method for forming interconnections and conductors for high density integrated circuits |
| US20040067629A1 (en) * | 2000-08-31 | 2004-04-08 | Micron Technology, Inc. | Sputtered insulating layer for wordline stacks |
| US20050032314A1 (en) * | 2002-08-29 | 2005-02-10 | Micron Technology, Inc. | Dopant barrier for doped glass in memory devices |
| US20050130439A1 (en) * | 2003-12-10 | 2005-06-16 | Juseon Goo | Methods of forming spin-on-glass insulating layers in semiconductor devices and associated semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110057264A1 (en) | 2011-03-10 |
| US8823107B2 (en) | 2014-09-02 |
| US7838407B2 (en) | 2010-11-23 |
| US20070051971A1 (en) | 2007-03-08 |
| EP1760772A1 (fr) | 2007-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2711275A1 (fr) | Procédé automatiquement aligné de contact en fabrication de semi-conducteurs et dispositifs produits. | |
| FR3060839A1 (fr) | Procede de realisation d'un dispositif semi-conducteur a nanofil et espaceurs externe et interne alignes | |
| EP2323160A1 (fr) | Procédé de réalisation de transistors à effet de champs avec une contre-électrode et dispositif semi-conducteur | |
| FR3043837A1 (fr) | Procede de realisation de transistor a nanofil semi-conducteur et comprenant une grille et des espaceurs auto-alignes | |
| FR2823010A1 (fr) | Procede de fabrication d'un transistor vertical a grille isolee a quadruple canal de conduction, et circuit integre comportant un tel transistor | |
| FR2979481A1 (fr) | Procede de realisation d'un circuit integre tridimensionnel | |
| FR2990295A1 (fr) | Procede de formation de contacts de grille, de source et de drain sur un transistor mos | |
| EP1881533A2 (fr) | Procédé de realisation de transistor a double grilles auto-alignées par reduction de motifs de grille | |
| US8956964B2 (en) | Semiconductor device and fabrication method | |
| EP2706565A1 (fr) | Dispositif microélectronique à tranchées d'isolation débordant sous une zone activé | |
| KR101604040B1 (ko) | 반도체 메모리 소자의 제조 방법 | |
| EP2120258B1 (fr) | Procédé de réalisation d'un transistor à source et drain métalliques | |
| EP2765613A1 (fr) | Procédé de fabrication d'un transistor | |
| JP2009260184A (ja) | 半導体装置及び半導体装置の製造方法 | |
| FR2890234A1 (fr) | Procede de protection de la grille d'un transistor et circuit integre correspondant | |
| US11729963B2 (en) | Semiconductor devices | |
| FR2858717A1 (fr) | Procede de fabrication d'une cellule auto-alignee du type silicium-oxyde-nitrure-oxyde-silicium et cette cellule | |
| FR3080486A1 (fr) | Procede de formation d'un dispositif microelectronique | |
| EP3079178B1 (fr) | Procede de fabrication d'un circuit integre cointegrant un transistor fet et un point memoire oxram | |
| FR3049110A1 (fr) | Procede de fabrication d'un transistor a effet de champ a capacite parasite reduite | |
| US8288279B1 (en) | Method for forming conductive contact | |
| FR3076076A1 (fr) | Assemblage ameliore pour circuit 3d a niveaux de transistors superposes | |
| FR2885733A1 (fr) | Structure de transistor a trois grilles | |
| FR2947384A1 (fr) | Procede de realisation d'un transistor a source et drain metalliques | |
| FR2963161A1 (fr) | Procede de realisation d’un circuit integre |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20070430 |