JP2009260184A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2009260184A JP2009260184A JP2008110210A JP2008110210A JP2009260184A JP 2009260184 A JP2009260184 A JP 2009260184A JP 2008110210 A JP2008110210 A JP 2008110210A JP 2008110210 A JP2008110210 A JP 2008110210A JP 2009260184 A JP2009260184 A JP 2009260184A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor device
- interlayer insulating
- forming
- pillar portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 96
- 238000004519 manufacturing process Methods 0.000 title claims description 46
- 239000000758 substrate Substances 0.000 claims abstract description 46
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 40
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 40
- 239000010703 silicon Substances 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims description 120
- 239000011229 interlayer Substances 0.000 claims description 102
- 239000000463 material Substances 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 9
- 238000009413 insulation Methods 0.000 abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 35
- 229910052814 silicon oxide Inorganic materials 0.000 description 33
- 229910052581 Si3N4 Inorganic materials 0.000 description 29
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 29
- 238000010586 diagram Methods 0.000 description 28
- 238000009792 diffusion process Methods 0.000 description 18
- 239000010410 layer Substances 0.000 description 18
- 230000015572 biosynthetic process Effects 0.000 description 12
- 238000001312 dry etching Methods 0.000 description 11
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 238000007796 conventional method Methods 0.000 description 10
- 229910052698 phosphorus Inorganic materials 0.000 description 10
- 239000011574 phosphorus Substances 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 239000011800 void material Substances 0.000 description 9
- 238000001459 lithography Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 238000005498 polishing Methods 0.000 description 5
- 239000007769 metal material Substances 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 description 2
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000012782 phase change material Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】接触抵抗の増加が抑制されたピラー形状の縦型ＭＯＳトランジスタを用いた半導体装置を提供する
【解決手段】基部１ａと複数のピラー部１Ａとを有するシリコン基板１と、基部１ａに設けられた一方のソースドレイン領域６と、ピラー部１Ａの側面１ｂを覆うゲート絶縁膜４と、ゲート絶縁膜４を介してピラー部１Ａの側面１ｂを覆うゲート電極５と、ピラー部１Ａの上部に設けられた他方のソースドレイン領域１２と、他方のソースドレイン領域１２と接続されるコンタクトプラグ９とを備え、ピラー部１Ａの上面１ｃの全面にコンタクトプラグ９が接続されていることを特徴とする半導体装置１０。
【選択図】図１
【解決手段】基部１ａと複数のピラー部１Ａとを有するシリコン基板１と、基部１ａに設けられた一方のソースドレイン領域６と、ピラー部１Ａの側面１ｂを覆うゲート絶縁膜４と、ゲート絶縁膜４を介してピラー部１Ａの側面１ｂを覆うゲート電極５と、ピラー部１Ａの上部に設けられた他方のソースドレイン領域１２と、他方のソースドレイン領域１２と接続されるコンタクトプラグ９とを備え、ピラー部１Ａの上面１ｃの全面にコンタクトプラグ９が接続されていることを特徴とする半導体装置１０。
【選択図】図１
Description
本発明は、半導体装置及び半導体装置の製造方法に関するものであり、特に３次元に立体化され、上下にソース／ドレイン拡散層を有するピラー（柱）形状のトランジスタにおいて、上部拡散層と上部拡散層に接続される導体との接触抵抗を低減した半導体装置およびその製造方法に関するものである。
従来、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）は一つのトランジスタと一つのキャパシタからなる必要最小限の要素でメモリセルを構成し、リソグラフィ技術の進歩に併せて高集積化を達成してきた。
しかしながら、従来から用いられてきたような半導体基板上に平面的にレイアウトされたトランジスタでは、さらなる集積度向上が困難となっている。そこで、この困難性を克服するため特許文献１には、縦方向に３次元化した構成を有するトランジスタが提案されている。
より具体的には、特許文献１に記載された縦方向に３次元化した構成を有するトランジスタは、シリコン半導体がピラー形状に形成され、最上部にドレイン（またはソース）拡散層、中央部にゲート電極で囲まれたチャネル領域、基板側にソース（またはドレイン）拡散層を有するＭＯＳトランジスタが形成されている。
上記のような、ピラー形状のＭＯＳトランジスタを用いた半導体装置である、ＤＲＡＭのメモリセルを形成する従来の製造方法について、図１６〜図２１を参照して説明する。なお、図１６〜図２１は、いずれも（ａ）に平面図を、（ｂ）は（ａ）図のＡ−Ａ’断面を、（ｃ）図は（ａ）図のＢ−Ｂ’断面を示している。
まず、シリコン基板１０１を約８５０℃で１０分の条件で熱酸化して、図１６に示すように、シリコン基板１０１の表面にシリコン酸化膜１０２を形成する。
次に、シリコン酸化膜１０２上に厚さ１００ｎｍのシリコン窒化膜を形成する。このシリコン窒化膜をリソグラフィ技術及びドライエッチング技術により加工して、図１７（ａ）に示すような平面視楕円形状のハードマスク１０３を形成する。そして、このシリコン窒化膜からなるハードマスク１０３を用いて、このハードマスク１０３に被覆されていない領域のシリコン酸化膜１０２とシリコン基板１０１とをドライエッチングする。このようにして、図１７（ｂ）及び図１７（ｃ）に示すように、シリコン基板１０１の表面に複数の柱状のピラー１０１Ａを形成する。
次に、図１８に示すように、約１０００℃で１分の熱酸化を行い、ピラー１０１Ａの側壁１０１ａを含むシリコン表面にゲート酸化膜１０４を形成する。次に、リンをｉｎ−ｓｉｔｕドープしたポリシリコン５をＣＶＤ法で基板の全面に堆積し、さらにドライエッチング法によりエッチバックしてピラー１０１Ａの側壁１０１ａに形成したゲート酸化膜１０４上にゲート電極１０５を形成する。ここで、図１８（ｂ）に示すように、Ａ−Ａ’断面において、ピラー１０１Ａ，１０１Ａ間は、ポリシリコン電極１０５が充填されている。これに対して、図１８（ｃ）に示すように、Ｂ−Ｂ’断面において、ピラー１０１Ａ，１０１Ａ間は、ポリシリコン電極１０５，１０５間に空隙が存在する。次に、例えばリンを約１×１０１５ｃｍ−２注入して、縦型ＭＯＳトランジスタの下部拡散層１０６を形成する。
次に、例えばプラズマＣＶＤ法を用いて層間酸化膜１０７を基板の全面に形成する。次に、図１９に示すように、ＣＭＰ法を用いて層間酸化膜１０７を研磨する。ここで、ＣＭＰ法においては、シリコン窒化膜１０３をストッパーとし、研磨剤にはセリアを利用する。なお、図１９（ａ）および図１９（ｃ）に示すように、ＣＭＰ研磨後のピラー１０１Ａ，１０１Ａ間において、層間酸化膜１０７の未充填箇所には、ボイド１０８が生じる。
次に、図２０に示すように、シリコン窒化膜１０３を熱燐酸で選択的に除去する。次に、ピラー１０１Ａの上部１０１ｂに、例えばリンを約２．５×１０１５ｃｍ−２注入して、縦型ＭＯＳトランジスタの上部拡散層１１５を形成する。次に、図２０に示すように、シリコン酸化膜１０２をドライエッチングにより除去してピラー１０１Ａの上部１０１ｂに形成した上部拡散層１１５を露出させる。
次に、図２１に示すように、層間酸化膜１０７の開口部から露出した上部拡散層１１５の開口部１１５ａに接するように、この上部拡散層１１５上に金属材料を埋め込んで上部電極１０９を形成する。上部電極１０９の形成には、公知の方法を用いることができる。例えば、Ｔｉをスパッタ法で形成し、その後、バリア膜となるＴｉＮをＣＶＤ法で成長させる。その後、Ｗを全面に成長させた後、ＣＭＰ法をもちいてＷを研磨し、Ｗで埋め込まれた上部電極１０９を形成する。以上のような工程により、従来の縦型ＭＯＳトランジスタが形成される。
しかしながら、上述したような従来の工程では、上部電極１０９の形成工程において、層間酸化膜１０７を形成する際に生じるボイド１０８に金属材料が埋め込まれてしまう。したがって、このボイド１０８に埋め込まれた金属材料と隣接するゲート電極１０５とがショートするおそれがあるという問題があった。
そこで、上記ショートの問題を回避するために、ピラー形状のＭＯＳトランジスタを用いて、ＤＲＡＭのメモリセルを形成する従来の他の方法が開示されている。この他の方法について、さらに図２２〜図２４を参照して説明する。なお、図２２〜図２４については、いずれも（ａ）に平面図を、（ｂ）は（ａ）図のＡ−Ａ’断面を、（ｃ）図は（ａ）図のＢ−Ｂ’断面を示している。
他の形成方法は、上述した形成方法において図１９に示した工程後、基板の全面にシリコン窒化膜を形成する。その後、このシリコン窒化膜をドライエッチング法によりエッチバックすることにより、図２２に示すように、窒化シリコンからなるサイドウォール１５１を形成する。ここで、ボイド１０８の内部は、シリコン窒化膜で充填されるので、その後の工程において金属材料が埋め込まれることを回避することができる。
次に、図２３に示すように、基板の表面上に層間膜酸化膜１５２を形成する。次に、図２４に示すように、公知のＳＡＣ（Ｓｅｌｆ Ａｌｉｇｎ Ｃｏｎｔａｃｔ）法で、コンタクトホールを形成した後、上部拡散層１１５の開口部１１５ａに接するように上部電極１０９を埋め込む。このようにして上部電極１０９を形成すると、セルフアラインで電極を形成できる。しかしながら、サイドウォール１５１を形成することにより上部拡散層１１５の開口部１１５ａの面積が小さくなってしまうため、上部電極１０９と上部拡散層１１５との接触面積が減少してしまう。したがって、接触抵抗が増大してしまうという問題があった。
ところで、特許文献２及び特許文献３には、ピラー形状の縦型ＭＯＳトランジスタを用いた読み取り専用集積回路（ＲＯＭ）やＤＲＡＭのメモリセルの構成が開示されている。
特開２００４−３１９８０８号公報
特開２００５−３０３１０８号公報
特開２００５−３０３１０９号公報
しかしながら、特許文献２及び特許文献３には、上述したようなピラー１０１Ａ，１０１Ａ間に生じるボイド１０８に起因するショートの問題や、上部電極１０９と上部拡散層１１５との接触抵抗が増大するという問題については、特に触れられていない。
本発明は、上記の課題を解決するためになされたものであって、ソースドレイン領域とコンタクトプラグとの接触抵抗の増加が抑制された縦型ＭＯＳトランジスタを用いた半導体装置及び半導体装置の製造方法を提供することを目的とする。
上記の目的を達成するために、本発明は以下の構成を採用した。
すなわち、本発明の半導体装置は、基部と前記基部に立設された複数のピラー部とを有するシリコン基板と、前記基部に設けられた一方のソースドレイン領域と、前記ピラー部の側面を覆うゲート絶縁膜と、前記ゲート絶縁膜を介して前記ピラー部の側面を覆うゲート電極と、前記ピラー部の上部に設けられた他方のソースドレイン領域と、前記他方のソースドレイン領域と接続されるコンタクトプラグとを備えた半導体装置であって、前記ピラー部の上面の全面に前記コンタクトプラグが接続されていることを特徴とする。
すなわち、本発明の半導体装置は、基部と前記基部に立設された複数のピラー部とを有するシリコン基板と、前記基部に設けられた一方のソースドレイン領域と、前記ピラー部の側面を覆うゲート絶縁膜と、前記ゲート絶縁膜を介して前記ピラー部の側面を覆うゲート電極と、前記ピラー部の上部に設けられた他方のソースドレイン領域と、前記他方のソースドレイン領域と接続されるコンタクトプラグとを備えた半導体装置であって、前記ピラー部の上面の全面に前記コンタクトプラグが接続されていることを特徴とする。
本発明の半導体装置によれば、ピラー部の上面の全面にコンタクトプラグが接続されて構成されている。これにより、ピラー部の上面とコンタクトプラグとの接触面積が大きく確保されているため、ソースドレイン領域とコンタクトプラグとの接触抵抗の増加を抑制することができる。
また、本発明の半導体装置は、前記ピラー部の上面の中心位置と前記コンタクトプラグの底面の中心位置とが一致していることが好ましい。
このような構成を有しているため、コンタクトプラグがピラー部の上面からはみだしてゲート電極とショートするおそれがない。これにより、電気的な信頼性が高い半導体装置を提供することができる。
このような構成を有しているため、コンタクトプラグがピラー部の上面からはみだしてゲート電極とショートするおそれがない。これにより、電気的な信頼性が高い半導体装置を提供することができる。
さらに、本発明の半導体装置は、前記ピラー部の間及び前記コンタクトプラグの間であって前記ピラー部よりも高い位置まで充填されて形成された一方の層間絶縁膜と、前記コンタクトプラグの間であって前記一方の層間絶縁膜上に形成された他方の層間絶縁膜とを有し、前記一方の層間絶縁膜と前記他方の層間絶縁膜とのエッチング選択比が異なることが好ましい。更にまた、本発明の半導体装置は、前記一方の層間絶縁膜は、空隙を有しており、前記空隙には、前記他方の層間絶縁膜が充填されていることが好ましい。
このように、一方の層間絶縁膜中の空隙には他方の層間絶縁膜が充填されているため、トランジスタもしくはダイオード間のショートを回避することができる。これにより、電気的な信頼性が高い半導体装置を提供することができる。
このように、一方の層間絶縁膜中の空隙には他方の層間絶縁膜が充填されているため、トランジスタもしくはダイオード間のショートを回避することができる。これにより、電気的な信頼性が高い半導体装置を提供することができる。
一方、本発明の半導体装置の製造方法は、先のいずれか一項に記載の半導体装置の製造方法であって、シリコン基板上に前記他方の層間絶縁膜と同じ材質からなるハードマスクを形成する工程と、前記ハードマスクを用いて前記シリコン基板に基部とピラー部とを形成する工程と、前記ピラー部の側面にゲート絶縁膜を形成する工程と、前記ピラー部の側面であって前記ゲート絶縁膜上にゲート電極を形成する工程と、前記シリコン基板の前記基部に一方のソースドレイン領域を形成する工程と、前記ピラー部の間及び前記ハードマスクの間に前記一方の層間絶縁膜を充填して平坦化処理する工程と、前記ハードマスク及び前記一方の層間絶縁膜の上に、前記他方の層間絶縁膜を形成する工程と、前記ハードマスクを除去してコンタクトホールを形成する工程と、前記ピラー部の上部に他方のソースドレイン領域を形成する工程と、前記コンタクトホールにコンタクトプラグを形成する工程とを備えることを特徴とする。
本発明の半導体装置の製造方法によれば、ピラー部を形成するためのハードマスクとピラー部の間及びハードマスクの間に充填する層間絶縁膜とをドライエッチングの選択比が異なる材質を用いて形成している。このため、ハードマスクのみエッチング除去することができ、コンタクトホールをピラー部に対してセルフアラインで形成することができる。これにより、コンタクトプラグとピラー部との位置決め精度が向上すると共に、コンタクトプラグとピラー部の上面との接触面積を大きく確保することができる。したがって、トランジスタもしくはダイオード間のショートを回避すると共に、コンタクトプラグとピラー部の上面との接触抵抗を低減することができる。
また、コンタクトプラグを形成する前に、一方の層間絶縁膜上に他方の層間絶縁膜を積層して形成するため、一方の層間絶縁膜中の空隙には他方の層間絶縁膜が充填される。したがって、コンタクトプラグの形成工程において一方の層間絶縁膜中の空隙にコンタクトプラグを構成する導電性物質が充填されることがない。これにより、トランジスタもしくはダイオード間のショートを回避することができ、電気的接続信頼性が高い半導体装置の製造方法を提供することができる。
以上説明したように、本発明の半導体装置によれば、接触抵抗の増加が抑制されたピラー形状の縦型ＭＯＳトランジスタを用いた半導体装置を提供することができる。
また、本発明の半導体装置の製造方法によれば、接触抵抗の増加が抑制されたピラー形状の縦型ＭＯＳトランジスタを用いた半導体装置の製造方法を提供することができる。
また、本発明の半導体装置の製造方法によれば、接触抵抗の増加が抑制されたピラー形状の縦型ＭＯＳトランジスタを用いた半導体装置の製造方法を提供することができる。
以下、図面を参照して本発明の適用した実施形態について詳細に説明する。また、以下の各実施形態に係る半導体装置の製造方法については、当該製造方法により製造される半導体装置とともに説明する。尚、以下の図は、本発明の実施形態の構成を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の半導体装置の寸法関係とは異なる場合がある。
＜第１実施形態＞
図１は、本発明を適用した第１の実施形態である半導体装置を模式的に示す図である。また、図２〜図８は、本実施形態の半導体装置の製造方法の各工程を模式的に示す工程図である。なお、図１〜図８は、いずれも（ａ）に平面図を、（ｂ）に（ａ）中に示すＡ−Ａ’線に沿った断面図を、（ｃ）に（ａ）中に示すＢ−Ｂ’線に沿った断面図をそれぞれ示している。
図１は、本発明を適用した第１の実施形態である半導体装置を模式的に示す図である。また、図２〜図８は、本実施形態の半導体装置の製造方法の各工程を模式的に示す工程図である。なお、図１〜図８は、いずれも（ａ）に平面図を、（ｂ）に（ａ）中に示すＡ−Ａ’線に沿った断面図を、（ｃ）に（ａ）中に示すＢ−Ｂ’線に沿った断面図をそれぞれ示している。
先ず、本実施形態の半導体装置の構成について説明する。本実施形態の半導体装置は、柱状のボディ部を備えた縦型ＭＯＳトランジスタを有する半導体装置である。図１に示すように、半導体装置１０は、基部１ａと複数のピラー部（ボディ部）１Ａとを有するシリコン基板１と、ピラー部１Ａの側面１ｂを覆うゲート絶縁膜４と、このゲート絶縁膜４を介してピラー部１Ａの側面１ｂを覆うゲート電極５と、基部１ａに設けられた一方のソースドレイン領域６と、ピラー部１Ａの上部に設けられた他方のソースドレイン領域１２と、他方のソースドレイン領域１２と接続されるコンタクトプラグ９とを備えている。
シリコン基板１は、平坦面からなる基部１ａとこの基部１ａに立設された複数のピラー部１Ａとから構成されている。ピラー部１Ａは、シリコンからなる柱状部であり、上面１ｃは、楕円形状となっている。また、この上面１ｃの高さは、ほぼ均一とされている。
なお、シリコン基板１は、基板上にシリコン層が形成されたものを用いてもよい。
なお、シリコン基板１は、基板上にシリコン層が形成されたものを用いてもよい。
ゲート絶縁膜４は、シリコン酸化膜から構成されており、ピラー部１Ａの側面１ｂを覆うように設けられている。ゲート電極５は、リン等がドープされたポリシリコンから構成されており、上記のゲート絶縁膜４を介してピラー部１Ａの側面１ｂを覆うように設けられている。
一方のソースドレイン領域６は、ドーパントがイオン注入された不純物拡散領域から構成されており、シリコン基板１の基部１ａに設けられている。本実施形態の一方のソースドレイン領域６には、例えばリンが約１×１０１５ｃｍ−２の濃度となるように注入されている。
他方のソースドレイン領域１２は、ドーパントがイオン注入された不純物拡散領域から構成されており、シリコン基板１のピラー部１Ａの上部に設けられている。本実施形態の他方のソースドレイン領域１２には、例えばリンが約２．５×１０１５ｃｍ−２の濃度となるように注入されている。
コンタクトプラグ９は、例えば、Ｔｉ，ＴｉＮ，Ｗの三層から構成されており、ピラー部１Ａの上面１ｃの全面に接続されて設けられている。また、コンタクトプラグ９は、他方のソースドレイン領域１２と接続されている。ここで、コンタクトプラグ９の底面９ａの中心位置とピラー部１Ａの上面１ｃの中心位置とが一致している。一方、コンタクトプラグ９の上面９ｂは、上記底面９ａよりもわずかに大きな楕円形状を有している。
図１に示すように、ピラー部１Ａの間及びコンタクトプラグ９の間の領域には、一方の層間絶縁膜７が設けられている。この一方の層間絶縁膜７は、本実施形態ではシリコン窒化膜から構成されている。また、この一方の層間絶縁膜７は、ピラー部１Ａの間に充填されており、ピラー部１Ａよりも高い位置まで充填されて形成されている。
コンタクトプラグ９の間の領域であって、一方の層間絶縁膜７上には、他方の層間絶縁膜１１が形成されている。この他方の層間絶縁膜１１は、本実施形態ではシリコン酸化膜から構成されている。このように、本発明では、一方の層間絶縁膜７と他方の層間絶縁膜１１は相互にエッチング選択比の異なる材質とされている。
図１（ｃ）に示すように、一方の層間絶縁膜７中には、空隙（ボイド）８が存在する。この空隙８には、他方の層間絶縁膜１１を構成するシリコン酸化膜が充填されている。このように、本実施形態では、空隙８には導電性物質が埋め込まれていない構成となっているため、ゲート電極５と空隙８との間でショートが生じるおそれがない。
次に、本実施形態の半導体装置の製造方法について説明する。本実施形態の半導体装置１０の製造方法は、シリコン基板上に前記他方の層間絶縁膜と同じ材質からなるハードマスクを形成する工程と、前記ハードマスクを用いて前記シリコン基板に基部とピラー部（柱状部）とを形成する工程と、前記ピラー部の側面にゲート絶縁膜を形成する工程と、前記ピラー部の側面であって前記ゲート絶縁膜上にゲート電極を形成する工程と、前記シリコン基板の前記基部に一方のソースドレイン領域を形成する工程と、前記ピラー部の間及び前記ハードマスクの間に前記一方の層間絶縁膜を充填して平坦化処理する工程と、前記ハードマスク及び前記一方の層間絶縁膜の上に、前記他方の層間絶縁膜を形成する工程と、前記ハードマスクを除去してコンタクトホールを形成する工程と、前記ピラー部の上部に他方のソースドレイン領域を形成する工程と、前記コンタクトホールにコンタクトプラグを形成する工程とから概略構成されている。以下、各工程について詳細に説明する。
（ハードマスク形成工程）
先ず、シリコン基板１上に前記他方の層間絶縁膜１１と同じ材質からなるハードマスク３を形成する工程、いわゆるハードマスク形成工程について説明する。ハードマスク形成工程は、先ず、シリコン基板１の表面を熱酸化する。熱酸化は、約８５０℃で１０分間行う。これにより、図２に示すように、シリコン基板１の表面にシリコン酸化膜２が形成される。
先ず、シリコン基板１上に前記他方の層間絶縁膜１１と同じ材質からなるハードマスク３を形成する工程、いわゆるハードマスク形成工程について説明する。ハードマスク形成工程は、先ず、シリコン基板１の表面を熱酸化する。熱酸化は、約８５０℃で１０分間行う。これにより、図２に示すように、シリコン基板１の表面にシリコン酸化膜２が形成される。
次に、ＣＶＤ法等の公知の手法を用いてシリコン酸化膜２上にシリコン酸化膜を積層して形成する。このシリコン酸化膜は、たとえば１００ｎｍ成長させる。
次に、公知のリソグラフィ法及びドライエッチング法を用いてこのシリコン酸化膜を楕円形状にパターニングする。以上のようにして、図３に示すような楕円形状のハードマスク３を形成する。なお、ハードマスク３と他方の層間絶縁膜１１は、同じ材質、すなわちシリコン酸化膜から構成されている。
次に、公知のリソグラフィ法及びドライエッチング法を用いてこのシリコン酸化膜を楕円形状にパターニングする。以上のようにして、図３に示すような楕円形状のハードマスク３を形成する。なお、ハードマスク３と他方の層間絶縁膜１１は、同じ材質、すなわちシリコン酸化膜から構成されている。
（ピラー部形成工程）
次に、前記ハードマスク３を用いて前記シリコン基板１に基部１ａとピラー部（柱状部）１Ａとを形成する工程、いわゆるピラー部形成工程について説明する。ピラー部形成工程は、図３に示すように、シリコン酸化膜からなるハードマスク３を用いて、シリコン基板１をドライエッチングする。このように、ハードマスク３に被覆されていない領域がエッチングにより除去されることにより、シリコン基板１の表面に凹凸が形成される。すなわち、ハードマスク３に被覆されている領域にピラー部１Ａが形成され、ハードマスク３に被覆されていない領域に基部１ａが形成される。以上のようにして、シリコン基板１に基部１ａとピラー部１Ａとを形成する。
次に、前記ハードマスク３を用いて前記シリコン基板１に基部１ａとピラー部（柱状部）１Ａとを形成する工程、いわゆるピラー部形成工程について説明する。ピラー部形成工程は、図３に示すように、シリコン酸化膜からなるハードマスク３を用いて、シリコン基板１をドライエッチングする。このように、ハードマスク３に被覆されていない領域がエッチングにより除去されることにより、シリコン基板１の表面に凹凸が形成される。すなわち、ハードマスク３に被覆されている領域にピラー部１Ａが形成され、ハードマスク３に被覆されていない領域に基部１ａが形成される。以上のようにして、シリコン基板１に基部１ａとピラー部１Ａとを形成する。
（ゲート絶縁膜形成工程）
次に、前記ピラー部１Ａの側面１ｂにゲート絶縁膜４を形成する工程、すなわちゲート絶縁膜形成工程について説明する。ゲート絶縁膜形成工程は、ピラー部１Ａの側面１ｂ及び基部１ａの表面を熱酸化する。熱酸化は、たとえば１０００℃で１分間行う。このようにして、図４に示すように、ピラー部１Ａの側面１ｂ及び基部１ａの表面にシリコン酸化膜からなるゲート絶縁膜４を形成する。
次に、前記ピラー部１Ａの側面１ｂにゲート絶縁膜４を形成する工程、すなわちゲート絶縁膜形成工程について説明する。ゲート絶縁膜形成工程は、ピラー部１Ａの側面１ｂ及び基部１ａの表面を熱酸化する。熱酸化は、たとえば１０００℃で１分間行う。このようにして、図４に示すように、ピラー部１Ａの側面１ｂ及び基部１ａの表面にシリコン酸化膜からなるゲート絶縁膜４を形成する。
（ゲート電極形成工程）
次に、前記ピラー部１Ａの側面１ｂであって前記ゲート絶縁膜４上にゲート電極５を形成する工程、すなわち、ゲート電極形成工程について説明する。ゲート電極形成工程は、先ず、ＣＶＤ法等の公知の手法を用いて、リンをｉｎ−ｓｉｔｕドープしたポリシリコンを基板表面の全面に積層して形成する。次に、ピラー部１Ａの側面１ｂ以外に積層されたポリシリコンをエッチバック処理により除去する。以上のようにして、図４に示すように、ピラー部１Ａの側面１ｂであってゲート絶縁膜４上に、ポリシリコンからなるゲート電極５を形成する。
次に、前記ピラー部１Ａの側面１ｂであって前記ゲート絶縁膜４上にゲート電極５を形成する工程、すなわち、ゲート電極形成工程について説明する。ゲート電極形成工程は、先ず、ＣＶＤ法等の公知の手法を用いて、リンをｉｎ−ｓｉｔｕドープしたポリシリコンを基板表面の全面に積層して形成する。次に、ピラー部１Ａの側面１ｂ以外に積層されたポリシリコンをエッチバック処理により除去する。以上のようにして、図４に示すように、ピラー部１Ａの側面１ｂであってゲート絶縁膜４上に、ポリシリコンからなるゲート電極５を形成する。
（ソースドレイン領域形成工程）
次に、前記シリコン基板１の前記基部１ｂに一方のソースドレイン領域６を形成する工程、すなわち、ソースドレイン領域形成工程について説明する。ソースドレイン領域形成工程は、シリコン基板１の基部１ｂであって縦型ＭＯＳトランジスタの下部拡散層となる領域にイオン注入を行う。イオン注入は、例えば、リンを約１×１０１５ｃｍ−２の濃度となるように注入する。このようにして、図４に示すように、一方のソースドレイン領域６を形成する。
次に、前記シリコン基板１の前記基部１ｂに一方のソースドレイン領域６を形成する工程、すなわち、ソースドレイン領域形成工程について説明する。ソースドレイン領域形成工程は、シリコン基板１の基部１ｂであって縦型ＭＯＳトランジスタの下部拡散層となる領域にイオン注入を行う。イオン注入は、例えば、リンを約１×１０１５ｃｍ−２の濃度となるように注入する。このようにして、図４に示すように、一方のソースドレイン領域６を形成する。
（一方の層間絶縁膜形成工程）
次に、前記ピラー部１Ａの間及び前記ハードマスク３の間に前記一方の層間絶縁膜７を充填して平坦化処理する工程、いわゆる一方の層間絶縁膜形成工程について説明する。一方の層間絶縁膜形成工程は、先ず、ＣＶＤ法等の公知の手法を用いてピラー部１Ａの間及びハードマスク３の間にシリコン窒化膜を充填し、さらにハードマスク３の上面よりも高くなるまで堆積する。この際、ピラー部１Ａ間が離れている領域は、シリコン窒化膜の充填が不十分な箇所が生じ、図５（ｃ）に示すような空隙（ボイド）８が形成される場合がある。
次に、前記ピラー部１Ａの間及び前記ハードマスク３の間に前記一方の層間絶縁膜７を充填して平坦化処理する工程、いわゆる一方の層間絶縁膜形成工程について説明する。一方の層間絶縁膜形成工程は、先ず、ＣＶＤ法等の公知の手法を用いてピラー部１Ａの間及びハードマスク３の間にシリコン窒化膜を充填し、さらにハードマスク３の上面よりも高くなるまで堆積する。この際、ピラー部１Ａ間が離れている領域は、シリコン窒化膜の充填が不十分な箇所が生じ、図５（ｃ）に示すような空隙（ボイド）８が形成される場合がある。
次に、ＣＭＰ研磨方法等の公知の手法を用いて平坦化処理を行う。ＣＭＰ研磨は、例えば、研磨剤としてシリカを用いて行う。以上のようにして、図４に示されるようなハードマスク３と同じ高さに平坦化処理されたシリコン窒化膜からなる一方の層間絶縁膜７を形成する。
（他方の層間絶縁膜形成工程）
次に、前記ハードマスク３及び前記一方の層間絶縁膜７の上に、前記他方の層間絶縁膜１１を形成する工程、すなわち、他方の層間絶縁膜形成工程について説明する。他方の層間絶縁膜形成工程は、ＣＶＤ法等の公知の手法を用いて、平坦化処理されたハードマスク３及び一方の層間絶縁膜７の上にシリコン酸化膜を堆積して形成する。なお、シリコン酸化膜を堆積する際に、前述した空隙８の内部にもシリコン酸化膜が充填される。このようにして、図６に示されるようなシリコン酸化膜からなる他方の層間絶縁膜１１を形成する。
次に、前記ハードマスク３及び前記一方の層間絶縁膜７の上に、前記他方の層間絶縁膜１１を形成する工程、すなわち、他方の層間絶縁膜形成工程について説明する。他方の層間絶縁膜形成工程は、ＣＶＤ法等の公知の手法を用いて、平坦化処理されたハードマスク３及び一方の層間絶縁膜７の上にシリコン酸化膜を堆積して形成する。なお、シリコン酸化膜を堆積する際に、前述した空隙８の内部にもシリコン酸化膜が充填される。このようにして、図６に示されるようなシリコン酸化膜からなる他方の層間絶縁膜１１を形成する。
（コンタクトホール形成工程）
次に、前記ハードマスク３を除去してコンタクトホールを形成する工程、すなわちコンタクトホール形成工程について説明する。このコンタクトホール形成工程は、公知のリソグラフィ法及びドライエッチング法を用いてシリコン酸化膜からなる他方の層間絶縁膜１１をパターニングして行う。ここで、シリコン窒化膜に対してシリコン酸化膜のエッチングレートが高い条件でドライエッチングを行うことにより、シリコン酸化膜を選択的に除去することができる。これにより、シリコン窒化膜からなる一方の層間絶縁膜７がストッパーとなり、シリコン酸化膜からなるハードマスク３のみを選択的に除去されてコンタクトホールを形成することができる。このように、コンタクトホールは、自己整合的（セルフアライン）にピラー部１Ａの上面１ｃの全面に形成される。
次に、前記ハードマスク３を除去してコンタクトホールを形成する工程、すなわちコンタクトホール形成工程について説明する。このコンタクトホール形成工程は、公知のリソグラフィ法及びドライエッチング法を用いてシリコン酸化膜からなる他方の層間絶縁膜１１をパターニングして行う。ここで、シリコン窒化膜に対してシリコン酸化膜のエッチングレートが高い条件でドライエッチングを行うことにより、シリコン酸化膜を選択的に除去することができる。これにより、シリコン窒化膜からなる一方の層間絶縁膜７がストッパーとなり、シリコン酸化膜からなるハードマスク３のみを選択的に除去されてコンタクトホールを形成することができる。このように、コンタクトホールは、自己整合的（セルフアライン）にピラー部１Ａの上面１ｃの全面に形成される。
（ソースドレイン領域形成工程）
次に、前記ピラー部１Ａの上部に他方のソースドレイン領域１２を形成する工程、すなわち、ソースドレイン領域形成工程について説明する。このソースドレイン領域形成工程は、ピラー部１Ａの上部であって縦型ＭＯＳトランジスタの上部拡散層となる領域、すなわち、コンタクトホールから露出しているピラー部１Ａの上部にイオン注入を行う。イオン注入は、例えば、リンを約２．５×１０１５ｃｍ−２の濃度となるように注入する。このようにして、図７に示すように、他方のソースドレイン領域１２を形成する。
次に、前記ピラー部１Ａの上部に他方のソースドレイン領域１２を形成する工程、すなわち、ソースドレイン領域形成工程について説明する。このソースドレイン領域形成工程は、ピラー部１Ａの上部であって縦型ＭＯＳトランジスタの上部拡散層となる領域、すなわち、コンタクトホールから露出しているピラー部１Ａの上部にイオン注入を行う。イオン注入は、例えば、リンを約２．５×１０１５ｃｍ−２の濃度となるように注入する。このようにして、図７に示すように、他方のソースドレイン領域１２を形成する。
（コンタクトプラグ形成工程）
最後に、前記コンタクトホールにコンタクトプラグを形成する工程、すなわちコンタクトプラグ形成工程について説明する。このコンタクトプラグ形成工程は、公知の方法で、他方のソースドレイン領域１２と接するようにコンタクトプラグ９を形成する。コンタクトプラグ９の形成は、例えば、Ｔｉをコンタクトホールの内壁にスパッタリングし、その後、ＣＶＤ法を用いてＴｉＮを成長させる。その後、Ｗを成長してプラグ部分をＷで埋めた後、ＣＭＰによりＷを研磨して平坦化する。以上のようにして、図７に示されるような本実施形態の半導体装置１０を製造する。
最後に、前記コンタクトホールにコンタクトプラグを形成する工程、すなわちコンタクトプラグ形成工程について説明する。このコンタクトプラグ形成工程は、公知の方法で、他方のソースドレイン領域１２と接するようにコンタクトプラグ９を形成する。コンタクトプラグ９の形成は、例えば、Ｔｉをコンタクトホールの内壁にスパッタリングし、その後、ＣＶＤ法を用いてＴｉＮを成長させる。その後、Ｗを成長してプラグ部分をＷで埋めた後、ＣＭＰによりＷを研磨して平坦化する。以上のようにして、図７に示されるような本実施形態の半導体装置１０を製造する。
さらに、図８に示すように、半導体装置１０は、相変化材料１３を埋め込んで形成し、さらに、その上方にビット線配線１４を形成後に保護膜１５を形成することにより、相変化メモリとして利用することができる。
以上説明したように、本実施形態の半導体装置１０によれば、ピラー部１Ａの上面１ｃの全面にコンタクトプラグ９が接続されて構成されている。これにより、ピラー部１Ａの上面１ｃとコンタクトプラグ９との接触面積が大きく確保されているため、ソースドレイン領域１２とコンタクトプラグ９との接触抵抗の増加を抑制することができる。
また、ピラー部１Ａの上面１ｃの中心位置とコンタクトプラグ９の底面９ａの中心位置とが一致している構成であるため、コンタクトプラグ９がピラー部１Ａの上面からはみだしてゲート電極５とショートするおそれがない。これにより、電気的な信頼性が高い半導体装置１０を提供することができる。
さらに、一方の層間絶縁膜７中の空隙８には他方の層間絶縁膜１１を構成するシリコン酸化膜が充填されている。このため、トランジスタもしくはダイオード間のショートを回避することができる。これにより、電気的な信頼性が高い半導体装置１０を提供することができる。
一方、本実施形態の半導体装置１０の製造方法によれば、ピラー部１Ａを形成するためのハードマスク３とピラー部１Ａの間及びハードマスク３の間に充填する層間絶縁膜７とをドライエッチングの選択比が異なる材質を用いて形成している。このため、ハードマスク３のみを選択的にエッチング除去することができ、コンタクトホールをピラー部１Ａに対してセルフアラインで形成することができる。これにより、コンタクトプラグ９とピラー部１Ａとの位置決め精度が向上することができると共に、コンタクトプラグ９とピラー部１Ａの上面１ｃとの接触面積を大きく確保することができる。したがって、トランジスタもしくはダイオード間のショートを回避すると共に、コンタクトプラグ９とピラー部１Ａの上面１ｃとの接触抵抗を低減することができる。
また、コンタクトプラグ９を形成する前に、一方の層間絶縁膜９上に他方の層間絶縁膜１１を積層して形成するため、一方の層間絶縁膜９中の空隙８には他方の層間絶縁膜１１を構成するシリコン酸化膜が充填される。したがって、コンタクトプラグ９の形成工程において一方の層間絶縁膜７中の空隙８にコンタクトプラグ９を構成する導電性物質が充填されることがない。これにより、トランジスタもしくはダイオード間のショートを回避することができ、電気的接続信頼性が高い半導体装置１０の製造することができる。
＜第２の実施形態＞
図９は、本発明を適用した第２の実施形態である半導体装置を模式的に示す図である。また、図１０〜図１５は、本実施形態の半導体装置の製造方法を模式的に示す工程図である。なお、図９〜図１５は、いずれも（ａ）に平面図を、（ｂ）に（ａ）中に示すＡ−Ａ’線に沿った断面図を、（ｃ）に（ａ）中に示すＢ−Ｂ’線に沿った断面図をそれぞれ示している。先ず、本実施形態の半導体装置の構成について説明する。
図９は、本発明を適用した第２の実施形態である半導体装置を模式的に示す図である。また、図１０〜図１５は、本実施形態の半導体装置の製造方法を模式的に示す工程図である。なお、図９〜図１５は、いずれも（ａ）に平面図を、（ｂ）に（ａ）中に示すＡ−Ａ’線に沿った断面図を、（ｃ）に（ａ）中に示すＢ−Ｂ’線に沿った断面図をそれぞれ示している。先ず、本実施形態の半導体装置の構成について説明する。
図９に示すように、本実施形態の半導体装置２０は、一方の層間絶縁膜１７及び他方の層間絶縁膜１８の構成が、前述の第１の実施形態の一方の層間絶縁膜９及び他方の層間絶縁膜１１の構成と異なるものであり、その他の構成については第１の実施形態と同一である。したがって、本実施形態の半導体装置２０については、第１の実施形態の半導体装置１０と同一の構成部分については同じ符号を付すると共に説明を省略する。
図９に示すように、ピラー部１Ａの間及びコンタクトプラグ９の間の領域には、一方の層間絶縁膜１７が設けられている。この一方の層間絶縁膜１７は、本実施形態ではシリコン酸化膜から構成されている。一方、コンタクトプラグ９の間の領域であって、一方の層間絶縁膜７上には、他方の層間絶縁膜１８が形成されている。この他方の層間絶縁膜１８は、本実施形態ではシリコン窒化膜から構成されている。
このように、本実施形態の半導体装置２０では、第１の実施形態の半導体装置１０の一方の層間絶縁膜７と他方の層間絶縁膜１１との材質を入れ替えて構成されている。また、第１の実施形態の半導体装置１０と同様に、一方の層間絶縁膜１７と他方の層間絶縁膜１８とはエッチング選択比が異なる材質によって構成されている。
図９（ｃ）に示すように、一方の層間絶縁膜１７中には、空隙（ボイド）８が存在する。この空隙８には、他方の層間絶縁膜１８を構成するシリコン窒化膜が充填されている。このように、本実施形態においても第１の実施形態の半導体装置１０と同様に、空隙８には導電性物質が埋め込まれていない構成となっているため、ゲート電極５と空隙８との間でショートが生じるおそれがない。
次に、第２の実施形態である半導体装置２０の製造方法について説明する。なお、本実施形態の半導体装置２０の製造方法については、第１の実施形態の半導体装置１０の製造方法と同一の工程については同じ符号を付すると共に説明を省略する。
先ず、シリコン基板１の表面を熱酸化して、図１０に示すように、シリコン基板１の表面にシリコン酸化膜２を形成する。
次に、ＣＶＤ法等の公知の手法を用いてシリコン酸化膜２上にシリコン窒化膜をたとえば１００ｎｍ積層して形成する。
次に、公知のリソグラフィ法及びドライエッチング法を用いてこのシリコン窒化膜を楕円形状にパターニングする。以上のようにして、図１１に示すような楕円形状のハードマスク１６を形成する。なお、ハードマスク１６と他方の層間絶縁膜１８は、同じ材質、すなわち本実施形態においてはシリコン窒化膜から構成されている。
次に、ＣＶＤ法等の公知の手法を用いてシリコン酸化膜２上にシリコン窒化膜をたとえば１００ｎｍ積層して形成する。
次に、公知のリソグラフィ法及びドライエッチング法を用いてこのシリコン窒化膜を楕円形状にパターニングする。以上のようにして、図１１に示すような楕円形状のハードマスク１６を形成する。なお、ハードマスク１６と他方の層間絶縁膜１８は、同じ材質、すなわち本実施形態においてはシリコン窒化膜から構成されている。
次に、図１１に示すように、シリコン窒化膜からなるハードマスク１６を用いて、シリコン基板１をドライエッチングする。このようにして、シリコン基板１に基部１ａとピラー部１Ａとを形成する。
次に、ピラー部１Ａの側面１ｂ及び基部１ａの表面を熱酸化して、図１２に示すように、ピラー部１Ａの側面１ｂ及び基部１ａの表面にシリコン酸化膜からなるゲート絶縁膜４を形成する。
次に、ＣＶＤ法等の公知の手法を用いて、リンをｉｎ−ｓｉｔｕドープしたポリシリコンを基板表面の全面に積層して形成し、その後、ピラー部１Ａの側面１ｂ以外に積層されたポリシリコンをエッチバック処理により除去することによってゲート電極５を形成する。
次に、図１２に示すように、シリコン基板１の基部１ｂに一方のソースドレイン領域６を形成する。
次に、ＣＶＤ法等の公知の手法を用いて、リンをｉｎ−ｓｉｔｕドープしたポリシリコンを基板表面の全面に積層して形成し、その後、ピラー部１Ａの側面１ｂ以外に積層されたポリシリコンをエッチバック処理により除去することによってゲート電極５を形成する。
次に、図１２に示すように、シリコン基板１の基部１ｂに一方のソースドレイン領域６を形成する。
（一方の層間絶縁膜形成工程）
次に、本実施形態の一方の層間絶縁膜形成工程は、先ず、プラズマ励起ＣＶＤ法（ＰＥＣＶＤ）等の公知の手法を用いてピラー部１Ａの間及びハードマスク３の間にシリコン酸化膜を充填し、さらにハードマスク１６の上面よりも高くなるまで堆積する。
次に、ＣＭＰ研磨方法等の公知の手法を用いて平坦化処理を行う。ＣＭＰ研磨は、例えば、研磨剤としてセリアを用いて行う。以上のようにして、図１３に示されるようなハードマスク１６と同じ高さに平坦化処理されたシリコン酸化膜からなる一方の層間絶縁膜１７を形成する。
次に、本実施形態の一方の層間絶縁膜形成工程は、先ず、プラズマ励起ＣＶＤ法（ＰＥＣＶＤ）等の公知の手法を用いてピラー部１Ａの間及びハードマスク３の間にシリコン酸化膜を充填し、さらにハードマスク１６の上面よりも高くなるまで堆積する。
次に、ＣＭＰ研磨方法等の公知の手法を用いて平坦化処理を行う。ＣＭＰ研磨は、例えば、研磨剤としてセリアを用いて行う。以上のようにして、図１３に示されるようなハードマスク１６と同じ高さに平坦化処理されたシリコン酸化膜からなる一方の層間絶縁膜１７を形成する。
（他方の層間絶縁膜形成工程）
次に、本実施形態の他方の層間絶縁膜形成工程は、ＣＶＤ法等の公知の手法を用いて、平坦化処理されたハードマスク１６及び一方の層間絶縁膜１７の上にシリコン窒化膜を堆積して形成する。なお、シリコン窒化膜を堆積する際には、空隙８の内部にもシリコン窒化膜が充填される。このようにして、図１４に示されるようなシリコン窒化膜からなる他方の層間絶縁膜１８を形成する。
次に、本実施形態の他方の層間絶縁膜形成工程は、ＣＶＤ法等の公知の手法を用いて、平坦化処理されたハードマスク１６及び一方の層間絶縁膜１７の上にシリコン窒化膜を堆積して形成する。なお、シリコン窒化膜を堆積する際には、空隙８の内部にもシリコン窒化膜が充填される。このようにして、図１４に示されるようなシリコン窒化膜からなる他方の層間絶縁膜１８を形成する。
（コンタクトホール形成工程）
次に、本実施形態のコンタクトホール形成工程は、公知のリソグラフィ法及びドライエッチング法を用いてシリコン窒化膜からなる他方の層間絶縁膜１８をパターニングして行う。ここで、シリコン酸化膜に対してシリコン窒化膜のエッチングレートが高い条件でドライエッチングを行うことにより、シリコン窒化膜を選択的に除去することができる。これにより、シリコン酸化膜からなる一方の層間絶縁膜１７がストッパーとなり、シリコン窒化膜からなるハードマスク１６が選択的に除去されてコンタクトホールを形成することができる。このように、本実施形態においても第１の実施形態と同様に、コンタクトホールが自己整合的（セルフアライン）にピラー部１Ａの上面１ｃの全面に形成される。
次に、本実施形態のコンタクトホール形成工程は、公知のリソグラフィ法及びドライエッチング法を用いてシリコン窒化膜からなる他方の層間絶縁膜１８をパターニングして行う。ここで、シリコン酸化膜に対してシリコン窒化膜のエッチングレートが高い条件でドライエッチングを行うことにより、シリコン窒化膜を選択的に除去することができる。これにより、シリコン酸化膜からなる一方の層間絶縁膜１７がストッパーとなり、シリコン窒化膜からなるハードマスク１６が選択的に除去されてコンタクトホールを形成することができる。このように、本実施形態においても第１の実施形態と同様に、コンタクトホールが自己整合的（セルフアライン）にピラー部１Ａの上面１ｃの全面に形成される。
以降の工程は、第１の実施形態と同様にして、ソースドレイン領域１２及びコンタクトプラグ９を形成して、図１５に示すような本実施形態の半導体装置２０を製造する。
以上説明したように、本実施形態の半導体装置２０は、前述した第１実施形態の半導体装置１０と同様の効果を得ることができる。
以上説明したように、本実施形態の半導体装置２０は、前述した第１実施形態の半導体装置１０と同様の効果を得ることができる。
本発明の半導体及び半導体装置の製造方法は、縦型ダイオードの構造及び製造方法においても適用することが可能である。より一般には、ピラー部にコンタクトホールを形成する際に利用することができる。
１…シリコン基板、１Ａ…ピラー部、１ａ…基部、１ｂ…ピラー部の側面、１ｃ…ピラー部の上面、３，１６…ハードマスク、４…ゲート絶縁膜、５…ゲート電極、６…一方のソースドレイン領域、７，１７…一方の層間絶縁膜、８…空隙、９…コンタクトプラグ、９ａ…コンタクトプラグの底面、１０，２０…半導体装置、１１，１８…他方の層間絶縁膜、１２…他方のソースドレイン領域
Claims (5)
- 基部と前記基部に立設された複数のピラー部とを有するシリコン基板と、
前記基部に設けられた一方のソースドレイン領域と、
前記ピラー部の側面を覆うゲート絶縁膜と、
前記ゲート絶縁膜を介して前記ピラー部の側面を覆うゲート電極と、
前記ピラー部の上部に設けられた他方のソースドレイン領域と、
前記他方のソースドレイン領域と接続されるコンタクトプラグとを備えた半導体装置であって、
前記ピラー部の上面の全面に前記コンタクトプラグが接続されていることを特徴とする半導体装置。 - 前記ピラー部の上面の中心位置と前記コンタクトプラグの底面の中心位置とが一致していることを特徴とする請求項１に記載の半導体装置。
- 前記ピラー部の間及び前記コンタクトプラグの間であって前記ピラー部よりも高い位置まで充填されて形成された一方の層間絶縁膜と、前記コンタクトプラグの間であって前記一方の層間絶縁膜上に形成された他方の層間絶縁膜とを有し、
前記一方の層間絶縁膜と前記他方の層間絶縁膜とのエッチング選択比が異なることを特徴とする請求項１又は請求項２に記載の半導体装置。 - 前記一方の層間絶縁膜は、空隙を有しており、
前記空隙には、前記他方の層間絶縁膜が充填されていることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。 - 請求項１乃至４のいずれか一項に記載の半導体装置の製造方法であって、
シリコン基板上に前記他方の層間絶縁膜と同じ材質からなるハードマスクを形成する工程と、
前記ハードマスクを用いて前記シリコン基板に基部とピラー部とを形成する工程と、
前記ピラー部の側面にゲート絶縁膜を形成する工程と、
前記ピラー部の側面であって前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記シリコン基板の前記基部に一方のソースドレイン領域を形成する工程と、
前記ピラー部の間及び前記ハードマスクの間に前記一方の層間絶縁膜を充填して平坦化処理する工程と、
前記ハードマスク及び前記一方の層間絶縁膜の上に、前記他方の層間絶縁膜を形成する工程と、
前記ハードマスクを除去してコンタクトホールを形成する工程と、
前記ピラー部の上部に他方のソースドレイン領域を形成する工程と、
前記コンタクトホールにコンタクトプラグを形成する工程とを備えることを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008110210A JP2009260184A (ja) | 2008-04-21 | 2008-04-21 | 半導体装置及び半導体装置の製造方法 |
| US12/426,488 US8310002B2 (en) | 2008-04-21 | 2009-04-20 | Semiconductor device and method of forming the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008110210A JP2009260184A (ja) | 2008-04-21 | 2008-04-21 | 半導体装置及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009260184A true JP2009260184A (ja) | 2009-11-05 |
Family
ID=41200394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008110210A Abandoned JP2009260184A (ja) | 2008-04-21 | 2008-04-21 | 半導体装置及び半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8310002B2 (ja) |
| JP (1) | JP2009260184A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011040421A (ja) * | 2009-08-06 | 2011-02-24 | Elpida Memory Inc | 半導体装置およびその製造方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8138056B2 (en) * | 2009-07-03 | 2012-03-20 | International Business Machines Corporation | Thermally insulated phase change material memory cells with pillar structure |
| US20120168819A1 (en) * | 2011-01-03 | 2012-07-05 | Fabio Alessio Marino | Semiconductor pillar power MOS |
| US9401436B2 (en) | 2011-05-05 | 2016-07-26 | Qualcomm Incorporated | Multiple control transcap variable capacitor |
| US10396208B2 (en) | 2017-01-13 | 2019-08-27 | International Business Machines Corporation | Vertical transistors with improved top source/drain junctions |
| US10109675B2 (en) | 2017-03-08 | 2018-10-23 | International Business Machines Corporation | Forming self-aligned contacts on pillar structures |
| KR102657082B1 (ko) * | 2019-08-05 | 2024-04-16 | 삼성전자주식회사 | 반도체 메모리 소자 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6737316B2 (en) * | 2001-10-30 | 2004-05-18 | Promos Technologies Inc. | Method of forming a deep trench DRAM cell |
| JP2004319808A (ja) | 2003-04-17 | 2004-11-11 | Takehide Shirato | Ｍｉｓ電界効果トランジスタ及びその製造方法 |
| JP4593960B2 (ja) | 2004-04-14 | 2010-12-08 | 白土 猛英 | 半導体記憶装置 |
| JP4565380B2 (ja) | 2004-04-14 | 2010-10-20 | 白土 猛英 | 読み出し専用記憶装置 |
| KR100675285B1 (ko) * | 2005-10-10 | 2007-01-29 | 삼성전자주식회사 | 수직 트랜지스터를 갖는 반도체소자 및 그 제조방법 |
-
2008
- 2008-04-21 JP JP2008110210A patent/JP2009260184A/ja not_active Abandoned
-
2009
- 2009-04-20 US US12/426,488 patent/US8310002B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011040421A (ja) * | 2009-08-06 | 2011-02-24 | Elpida Memory Inc | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8310002B2 (en) | 2012-11-13 |
| US20090261408A1 (en) | 2009-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9041087B2 (en) | Semiconductor devices having dielectric caps on contacts and related fabrication methods | |
| US8247324B2 (en) | Semiconductor device with buried gate and method for fabricating the same | |
| US20060035437A1 (en) | Semiconductor device having dual-STI and manufacturing method thereof | |
| US20180190665A1 (en) | Method of forming semiconductor memory device | |
| JP2009158591A (ja) | 半導体装置およびその製造方法 | |
| KR101116361B1 (ko) | 반도체 장치 제조 방법 | |
| WO2011111133A1 (ja) | 半導体装置及びその製造方法 | |
| JP2009260184A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US8956961B2 (en) | Semiconductor device and method for making the same | |
| JP2012175111A (ja) | 半導体素子及びその形成方法 | |
| JP2010016168A (ja) | 半導体装置およびその製造方法 | |
| JP2010141259A (ja) | 半導体装置及びその製造方法 | |
| WO2014123170A1 (ja) | 半導体装置及びその製造方法 | |
| JP2010027904A (ja) | 半導体装置の製造方法 | |
| US8445957B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2016009801A (ja) | 半導体装置の製造方法 | |
| WO2014069213A1 (ja) | 半導体装置およびその製造方法 | |
| US20070051971A1 (en) | Method for protecting the gate of a transistor and corresponding integrated circuit | |
| JP2006032574A (ja) | 半導体装置及びその製造方法 | |
| WO2014123176A1 (ja) | 半導体装置及びその製造方法 | |
| JP2006080310A (ja) | 半導体装置及びその製造方法 | |
| JP2013182926A (ja) | 半導体装置及びその製造方法 | |
| KR20130022957A (ko) | 반도체 장치의 비트라인 및 그의 제조 방법 | |
| JP2013222720A (ja) | 半導体装置の製造方法 | |
| US7728380B2 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101110 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20121019 |